CN203406293U

CN203406293U - 一种金属氧化物薄膜晶体管存储器件

Info

Publication number: CN203406293U
Application number: CN201320445823.6U
Authority: CN
Inventors: 罗东向; 徐苗; 陶洪; 庞佳威; 周雷; 李洪濛; 王磊; 彭俊彪
Original assignee: GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd
Current assignee: GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd
Priority date: 2013-07-25
Filing date: 2013-07-25
Publication date: 2014-01-22
Anticipated expiration: 2023-07-25

Abstract

一种金属氧化物薄膜晶体管存储器件，器件设置有电荷存储层，金属氧化物薄膜晶体管的有源层位于电荷存储层和金属氧化物薄膜晶体管的绝缘层之间，其制备方法是在常规金属氧化物薄膜晶体管的制备工艺中增加电荷存储层制备工序。电荷存储层为三氧化钼薄膜层、三氧化钨薄膜层、氧化镍薄膜层、C₆₀薄膜层或PCBM薄膜层等。电荷存储层通过旋涂法、真空热蒸发法、磁控溅射法、原子层沉积法或者丝网印刷法中的任意一种方式成膜制备而成。本实用新型的金属氧化物薄膜晶体管存储器件具有电荷保留时间长、重复性高、读写时间短、密度高的特点，其制作工艺简单、成本低，工艺兼容性高。

Description

一种金属氧化物薄膜晶体管存储器件

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种金属氧化物薄膜晶体管存储器件。

背景技术

近年来，随着新型平板显示（FPD）产业的迅猛发展，作为FPD核心技术的薄膜晶体管（TFT）背板技术也在经历着深刻的变革。金属氧化物薄膜晶体管（MOTFT）以其高迁移率、工艺简单、成本低、大面积均匀性高等优点逐渐代替传统的非晶硅（a-Si）TFT和低温多晶硅（LTPS）TFT，而成为业界的新焦点。

利用MOTFT技术在制作大尺寸、高分辨率、以及全透明平板显示器的同时，为了满足显示器向轻薄化、集成化、全透明化发展，需要把半导体存储器集成到平板显示器上面。通常，根据驱动方式的不同，半导体存储器件主要分为挥发性（易失性）和非易失性存储器件两种。常见的动态随机存储器（DRAM）属于典型的挥发性存储器件，它的存储单元由一个晶体管和一个电容器组成，具有读写速度快、集成度高、容量大等优点。但是，由于DRAM是挥发性存储器件，为了保持存储的电荷，必须不断地对其电容进行充电，因此DRAM的功耗较高。最严重的是，一旦断电，存储在DRAM中的所有信息将会丢失。

与此不同，非易失性存储器的电荷保持能力很强，在不供电的情况下，储存的数据也可保持很长一段时间。典型的非易失性存储器件就是我们常说的闪存，闪存广泛应用于当今世界的各个领域。以闪存为代表的非易失性存储器件可作为独立的存储单元集成在逻辑电路上，得益于非易失性存储器的高速发展，智能手机和平板电脑等便携式电子产品得到了迅速的发展。因此，非易失性存储器在FPD产业上的广泛应用指日可待。

非易失性存储器件的工作原理是基于薄膜晶体管的阈值电压在两个值之间的改变来实现的。应用最广泛的非易失性存储器件的结构为传统的栅绝缘层三明治结构，具体为电荷阻挡层/电荷陷阱层或浮栅层/电荷遂穿层。当三明治存储结构中间层为浮栅层时，又称为浮栅型存储结构。随着数字时代的到来，便携式电子产品得到了极大的应用。诸如，数码相机、平板电脑、智能手机、各类型IC卡、和USB闪存，所有以上产品大多数都是采用传统的浮栅结构存储器件。然而，一方面存储在浮栅中的电荷容易逐渐泄漏，导致存储功能消失；另一方面，由于器件采用浮栅结构，进一步缩小尺寸，制作更高容量存储器受到限制。因此，离散的电荷储存介质型存储结构被开发出来，即把三明治存储结构的中间层改为嵌入纳米颗粒作为电荷陷阱层，称之为离散的电荷储存介质型存储结构。这些新结构存储器件利用离散的电荷储存介质，形成类似“浮栅”结构，达到存储功能，以解决传统浮栅结构存储器件电荷泄漏问题。同时，因为纳米颗粒可以达到的尺寸更小，离散的电荷储存介质型存储器件可以达到更高的密度，存储容量更大。

传统的浮栅结构存储器件制作工艺较为简单，并且与传统非晶硅制作工艺相兼容，是在非晶硅工艺中被大量应用的器件结构。然而，存储在浮栅中的电荷容易逐渐泄漏，导致存储功能消失。

新型存储器件一般结构：使用离散的纳米颗粒嵌入到金属-绝缘层-半导体（MIS）结构中的绝缘层中，形成类似“浮栅”结构，达到存储功能，以解决传统浮栅结构存储器件电荷泄漏问题。但是，在栅绝缘层一侧加入离散的纳米电荷存储层，工艺温度高，成本高，工艺复杂（纳米颗粒大小较难控制，导致均匀性较难控制），且工艺兼容性不高，只适合于制作单独的半导体存储设备。

因此，针对现有技术不足，提供一种电荷保留时间长、重复性高、读写时间短、密度高、制作工艺简单、成本低，工艺兼容性高的金属氧化物薄膜晶体管存储器件以克服现有技术不足甚为必要。

发明内容

本实用新型的目的是提供了一种金属氧化物薄膜晶体管存储器件，具有电荷保留时间长、重复性高、读写时间短、密度高、制作工艺简单、成本低，工艺兼容性高的特点。

本实用新型的上述目的通过如下技术手段实现。

一种金属氧化物薄膜晶体管存储器件，设置有电荷存储层，金属氧化物薄膜晶体管的有源层位于所述电荷存储层和金属氧化物薄膜晶体管的绝缘层之间。

上述电荷存储层为三氧化钼薄膜层、三氧化钨薄膜层、氧化镍薄膜层、C₆₀薄膜层、PCBM薄膜层、碳纳米管薄膜层、石墨烯薄膜层、聚乙烯二氧噻吩薄膜层、P-PPV薄膜层、PFO薄膜层或者PFN薄膜层中的任意一种。

上述电荷存储层通过旋涂法、真空热蒸发法、磁控溅射法、原子层沉积法或者丝网印刷法中的任意一种方式成膜制备而成。

上述电荷存储层的层厚设置为1～50 nm。

优选的，上述电荷存储层的层厚设置为5～30 nm。

优选的，上述电荷存储层的层厚设置为10 nm。

上述金属氧化物薄膜晶体管为背沟道刻蚀型底栅结构，所述电荷存储层位于有源层之上、源漏电极和钝化层之下。

上述金属氧化物薄膜晶体管为背沟道刻蚀型底栅结构，所述电荷存储层位于有源层和源漏电极之上、钝化层之下。

上述金属氧化物薄膜晶体管为刻蚀阻挡型底栅结构，所述电荷存储层位于有源层之上、刻蚀阻挡层之下。

上述金属氧化物薄膜晶体管为顶栅结构，所述电荷存储层位于衬底之上、有源层之下。

本实用新型提供的金属氧化物薄膜晶体管存储器件，设置有电荷存储层，金属氧化物薄膜晶体管的有源层位于所述电荷存储层和金属氧化物薄膜晶体管的绝缘层之间。本实用新型的金属氧化物薄膜晶体管存储器件具有电荷保留时间长、重复性高、读写时间短、密度高的特点，其制作工艺简单、成本低，工艺兼容性高。

附图说明

利用附图对本实用新型作进一步的说明，但附图中的内容不构成对本实用新型的任何限制。

图1是本实用新型一种金属氧化物薄膜晶体管存储器件实施例2的结构示意图；

图2是本实用新型一种金属氧化物薄膜晶体管存储器件实施例3的结构示意图；

图3是本实用新型一种金属氧化物薄膜晶体管存储器件实施例4的结构示意图；

图4是本实用新型一种金属氧化物薄膜晶体管存储器件实施例5的结构示意图；

图5是本实用新型一种金属氧化物薄膜晶体管存储器件制备方法中沉积并图形化金属导电层作为栅极的示意图；

图6是本实用新型一种金属氧化物薄膜晶体管存储器件制备方法中在金属导电层上沉积并图形化绝缘层的示意图；

图7是本实用新型一种金属氧化物薄膜晶体管存储器件制备方法中沉积并图形化有源层的示意图；

图8是本实用新型一种金属氧化物薄膜晶体管存储器件制备方法实施例6中制备电荷存储层的示意图；

图9是本实用新型一种金属氧化物薄膜晶体管存储器件制备方法实施例6中图形化源漏电极的示意图；

图10 是本实用新型一种金属氧化物薄膜晶体管存储器件制备方法实施例7中图形化源漏电极的示意图；

图11 是本实用新型一种金属氧化物薄膜晶体管存储器件制备方法实施例7中制备电荷存储层的示意图；

图12是本实用新型一种金属氧化物薄膜晶体管存储器件制备方法实施例8中在电荷存储层上制备刻蚀阻挡层的示意图；

图13是本实用新型一种金属氧化物薄膜晶体管存储器件制备方法实施例8中图形化源漏电极的示意图。

图14 是本实用新型一种金属氧化物薄膜晶体管存储器件制备方法实施例9中在衬底上制备电荷存储层的示意图；

图15 是本实用新型一种金属氧化物薄膜晶体管存储器件制备方法实中图形化有源层的示意图；

图16 是本实用新型一种金属氧化物薄膜晶体管存储器件制备方法实施例9中在有源层上连续沉积并图形化绝缘层和栅极的示意图；

图17 是本实用新型一种金属氧化物薄膜晶体管存储器件制备方法中制备钝化层的示意图；

图18 是本实用新型一种金属氧化物薄膜晶体管存储器件制备方法实施例10中在电荷存储层上连续沉积有源层、绝缘层和栅极的示意图；

图19 是本实用新型一种金属氧化物薄膜晶体管存储器件制备方法实施例10中图形化绝缘层和栅极的示意图。

在图1至图19中，包括：

衬底01、栅极02、绝缘层03、有源层04、电荷存储层05、源漏电极06、钝化层07、刻蚀阻挡层08。

具体实施方式

结合以下实施例对本实用新型作进一步描述。

实施例1。

一种金属氧化物薄膜晶体管存储器件，具体是基于金属氧化物薄膜晶体管的非易失性存储器件。该金属氧化物薄膜晶体管存储器件除了具有常规金属氧化物薄膜晶体管的结构如衬底、绝缘层、栅极、源漏电极等外，还设置有电荷存储层，金属氧化物薄膜晶体管的有源层位于该电荷存储层和金属氧化物薄膜晶体管的绝缘层之间。

为了实现电荷存储功能，本实用新型的金属氧化物薄膜晶体管存储器件增设一层电荷存储层，形成绝缘层/有源层/电荷存储层的三明治结构。在实际过程中，对应不同结构的金属氧化物薄膜晶体管，电荷存储层的具体位置可能有所差异，但只要形成绝缘层/有源层/电荷存储层三明治结构的，都适用于本实用新型的方案。

需要说明的的是，作为本领域公知常识，金属氧化物薄膜晶体管是通过蒸镀、溅射或者其他方式制备的层间结构，各层之间固定连接，此结构特征不再赘述。

具体的，电荷存储层为三氧化钼薄膜层、三氧化钨薄膜层、氧化镍薄膜层、C₆₀薄膜层、PCBM薄膜层、碳纳米管薄膜层、石墨烯薄膜层、聚乙烯二氧噻吩薄膜层、P-PPV薄膜层、PFO薄膜层或者PFN薄膜层中的任意一种。

电荷存储层可通过旋涂法、真空热蒸发法、磁控溅射法、原子层沉积法或者丝网印刷法中的任意一种方式成膜制备而成。

电荷存储层的层厚设置为1～50 nm，优选设置为5～30 nm。

该金属氧化物薄膜晶体管存储器件的制备方法，可在制备金属氧化物薄膜晶体管的工艺中，增设一道电荷存储层的制备工序，使得金属氧化物薄膜晶体管的有源层位于电荷存储层和金属氧化物薄膜晶体管的绝缘层之间即可。

本实用新型的金属氧化物薄膜晶体管存储器件是在金属氧化物薄膜晶体管的基础上，增设一层电荷存储层，该电荷存储层不用图形化，可根据MOTFT工艺情况沉积制备，具有结构简单、工艺兼容性高等特点。

需要说明的是，电荷存储层也可以根据实际需要进行图形化。图形化时，使用双氧水（H₂O₂）、氢氧化钾（KOH）、磷酸（H₃PO₄）、硝酸（HNO₃）、醋酸（CH₃COOH）、盐酸（HCl）、或氢氟酸（HF）中的一种或几种混合药液进行湿法刻蚀；或者使用O₂、Ar或含F的等离子体中的一种或几种混合进行干法刻蚀。

本实用新型的金属氧化物薄膜晶体管存储器件，具有电荷保留时间长、重复性高、读写时间短、密度高的特点。

本实用新型与现有金属氧化物薄膜晶体管技术完全兼容，工艺步骤相匹配，不会增加成本，具备可制作全透明存储器件潜力。与现有显示技术相结合，可实现平板显示技术的集成化、轻薄化。并且，本实用新型也不需要高成本的纳米技术，工艺温度低，可实现柔性存储器件。

实施例2。

一种金属氧化物薄膜晶体管存储器件，如图1所示，其中，金属氧化物薄膜晶体管为背沟道刻蚀型底栅结构，电荷存储层05设置于有源层04之上、源漏电极06和钝化层07之下。其制备方法是在现有的氧化物薄膜晶体管的制备工艺基础上，制备有源层04之后，再在有源层04上制备电荷存储层05，然后再在电荷存储层05上制备源漏电极06和钝化层07。

本实用新型的金属氧化物薄膜晶体管存储器件是在金属氧化物薄膜晶体管的基础上，增设一层电荷存储层05，该电荷存储层05不用图形化，可根据MOTFT工艺情况沉积制备，具有结构简单、工艺兼容性高等特点。需要说明的是，也可以根据实际需要对电荷存储层05进行图形化，图形化的方法与实施例1相同，在此不再赘述。

本实施例中，由于电荷存储层05、晶体管的有源层04和绝缘层03之间形成了电荷存储层/有源层/绝缘层三明治结构，本实用新型的金属氧化物薄膜晶体管存储器件具有电荷保留时间长、重复性高、读写时间短、密度高的特点。

实施例3。

一种金属氧化物薄膜晶体管存储器件，如图2所示，其中，金属氧化物薄膜晶体管为背沟道刻蚀型底栅结构，电荷存储层05设置于有源层04和源漏电极06之上，钝化层07之下。其制备方法是在现有的氧化物薄膜晶体管的制备工艺基础上，制备完有源层04和源漏电极06之后，再在源漏电极06上制备电荷存储层05。

本实用新型的金属氧化物薄膜晶体管存储器件是在金属氧化物薄膜晶体管的基础上，增设一层电荷存储层05，该电荷存储层05不用图形化，可根据MOTFT工艺情况沉积制备，具有结构简单、工艺兼容性高等特点。

本实施例中，由于绝缘层03、晶体管的有源层04和电荷存储层05之间形成了绝缘层/有源层/电荷存储层三明治结构，本实用新型的金属氧化物薄膜晶体管存储器件具有电荷保留时间长、重复性高、读写时间短、密度高的特点。

实施例4。

一种金属氧化物薄膜晶体管存储器件，如图3所示，其中，金属氧化物薄膜晶体管为刻蚀阻挡型底栅结构，电荷存储层05设置于有源层04之上、刻蚀阻挡层08之下。

其制备方法是在现有的氧化物薄膜晶体管的制备工艺基础上，制备有源层04后，在有源层04上制备电荷存储层05，再制备刻蚀阻挡层08。

实施例5。

一种金属氧化物薄膜晶体管存储器件，如图4所示，其中，金属氧化物薄膜晶体管为顶栅结构，具体包括衬底01、电荷存储层05、有源层04、绝缘层03、栅极02、钝化层07和源漏电极06，电荷存储层05设置于衬底01之上、有源层04之下。

其制备方法是在现有的氧化物薄膜晶体管的制备工艺基础上，在衬底01上制备电荷存储层05，再在电荷存储层05上制备有源层04、绝缘层03和栅极02。

实施例6。

一种金属氧化物薄膜晶体管存储器件的制备方法，包括如下工序。

如图5所示，在带有200 nm厚的SiO₂缓冲层的无碱玻璃材质的衬底01上，使用PVD（Physical Vapor Deposition）法依次沉积Mo/Al/Mo三层金属薄膜作为金属导电层，厚度分别为25 nm/100 nm/25 nm。使用光刻工艺将金属导电层图形化作为栅极02。

需要说明的是，栅极的厚度范围在100 nm至2000 nm范围内，其具体尺寸可以根据实际需要灵活设置，不限于本实施例的尺寸。栅极的构成材料也不限于本实施例的情况。

接着，如图6所示，在已图形化的金属导电层上，使用PECVD法(Plasma Enhanced Chemical Vapor Deposition)沉积绝缘层03，绝缘层03由300 nm的SiN_x和30 nm的SiO₂叠层而成。需要说明的是,绝缘层的厚度范围在50 nm至500 nm范围内,其具体尺寸可以根据实际需要灵活设置,不限于本实施例的尺寸，绝缘层的构成材料也不限于本实施例的情况。

接着，使用PVD法沉积50 nm金属氧化物IZO薄膜（I代表In元素，Z代表Zn元素，In、Zn原子比为1:1）作为有源层04，如图7所示。

需要说明的是，有源层的厚度范围在20 nm至200 nm范围内，其具体尺寸可以根据实际需要灵活设置，不限于本实施例的尺寸。有源层的构成材料也不限于本实施例的情况。

如图8所示，使用蒸镀法制作30 nm的MoO₃作为电荷存储层05。此处，蒸镀电荷存储层05，并不需要任何后续处理，结构简单、工艺兼容性高。

需要说明的是, 电荷存储层的厚度范围在1 nm至50 nm范围内，其具体尺寸可以根据实际需要灵活设置,不限于本实施例的尺寸。电荷存储层的构成材料也不限于本实施例的情况。

如图9所示，使用PVD法在电荷存储层上制备Mo/Al/Mo叠层金属层，厚度分别为25nm/100nm/25nm。使用30%的H₂O₂和1%的KOH作为湿法刻蚀药液，分别刻蚀叠层金属层中的Mo和Al，使用该方法将Mo/Al/Mo图形化形成源漏电极的金属层06。

最后，使用PECVD沉积厚度为300 nm的SiO₂作为钝化层07，完成金属氧化物薄膜晶体管存储器件的制作，所制备的金属氧化物薄膜晶体管存储器件的结构如图1所示。

本实施例中，电荷存储层05位于有源层04之上、源漏电极06的金属层和钝化层07之下。由于绝缘层03、晶体管的有源层04和电荷存储层05之间形成了绝缘层/有源层/电荷存储层三明治结构，实现电荷存储功能，故具有电荷保留时间长、重复性高、读写时间短、密度高的特点。

本实用新型的金属氧化物薄膜晶体管存储器件的结构为背沟道刻蚀型底栅结构。在沉积源漏电极之前，制作了背沟道型电荷存储层。该电荷存储层不需要任何后续处理，结构简单、工艺兼容性高。通过大量实践证明，本实用新型的制备方法所制备的金属氧化物薄膜晶体管存储器件的可重复读写能力强、电荷保持时间长，而且具有制备工艺简单，成本低廉等特点，可实现金属氧化物薄膜晶体管存储器件高密度、低成本制作。

该工艺制作的金属氧化物薄膜晶体管存储器件，可以用于液晶显示器LCD (Liquid Crystal Display)以及主动矩阵有机发光二极体面板AMOLED （Active Matrix/Organic Light Emitting Diode）以及便携式电子产品领域。

需要说明的是，本实施例中涉及的尺寸、配比比例并不限制本实用新型金属氧化物薄膜晶体管存储器件的制备工艺，在实际制备过程中，使用者可以根据具体需要灵活调整。

实施例7。

如图5所示，在带有200 nm厚的SiO₂缓冲层的无碱玻璃衬底01上，使用PVD（Physical Vapor Deposition）法沉积厚度为500 nm的Cu膜作为金属导电层。使用光刻工艺将金属导电层图形化作为栅极02。

需要说明的是，栅极的厚度范围在100 nm至2000 nm范围内,其具体尺寸可以根据实际需要灵活设置，不限于本实施例的尺寸。栅极的构成材料也不限于本实施例的情况。

接着，如图6所示，在已图形化的金属导电层上，使用PECVD法(Plasma Enhanced Chemical Vapor Deposition)沉积绝缘层03，绝缘层03由200 nm的氧化铝和100 nm的氧化镱叠层而成。需要说明的是，绝缘层的厚度范围在50 nm至500 nm范围内，其具体尺寸可以根据实际需要灵活设置，不限于本实施例的尺寸，绝缘层的构成材料也不限于本实施例的情况。

接着，使用PVD法沉积50 nm金属氧化物IGZO薄膜（I代表In元素，G代表Ga元素，Z代表Zn元素，In、Ga、Zn原子比为1:1:1）作为有源层04，如图7所示。

如图10所示，使用PVD法在有源层上制备Mo单层金属层，厚度为200nm。使用反应离子刻蚀设备对Mo进行干法刻蚀，所使用流量比为50 sccm:10 sccm 的SF₆/O₂作为反应气体，刻蚀金属层中的Mo。使用该方法将Mo图形化形成源漏电极的金属层06。

如图11所示，使用PVD法制作10 nm的MoO₃作为电荷存储层05。此处，沉积电荷存储层05，并不需要任何后续处理，结构简单、工艺兼容性高。

最后，使用PECVD沉积厚度为300 nm的SiO₂作为钝化层07，完成结构如图2所示的金属氧化物薄膜晶体管存储器件的制作。

本实施例中，电荷存储层05位于有源层04、源漏电极06之上、钝化层07之下，电荷存储层05、晶体管的有源层04和绝缘层03之间形成了电荷存储层/有源层/绝缘层三明治结构，实现电荷存储功能，具有电荷保留时间长、重复性高、读写时间短、密度高的特点。

本实用新型的金属氧化物薄膜晶体管存储器件的结构为背沟道刻蚀型底栅结构。在沉积源漏电极之后，沉积制作了电荷存储层。该电荷存储层不需要任何后续处理，结构简单、工艺兼容性高。通过大量实践证明，本实用新型的制备方法所制备的金属氧化物薄膜晶体管存储器件的可重复读写能力强、电荷保持时间长，而且具有制备工艺简单，成本低廉等特点，可实现金属氧化物薄膜晶体管存储器件高密度、低成本制作。

实施例8。

如图5所示，在带有200 nm的Si₃N₄水氧阻隔层的柔性PET薄膜的衬底01上，使用PVD（Physical Vapor Deposition）法沉积厚度为200 nm ITO薄膜作为金属导电层。使用光刻工艺将金属导电层图形化作为栅极02。

接着，如图6所示，在已图形化的金属导电层上，使用PECVD法(Plasma Enhanced Chemical Vapor Deposition)沉积绝缘层03，绝缘层03由100 nm的氮化硅、90nm的五氧化二钽和20nm的二氧化硅叠层而成。需要说明的是,绝缘层的厚度范围在50 nm至500 nm范围内,其具体尺寸可以根据实际需要灵活设置，不限于本实施例的尺寸，绝缘层的构成材料也不限于本实施例的情况。

如图8所示，使用热蒸发方式制作15 nm的WO₃作为电荷存储层05。此处，沉积电荷存储层05，并不需要任何后续处理，结构简单、工艺兼容性高。

如图12所示，使用PECVD法在电荷存储层上制备沉积厚度为200 nm的SiO₂绝缘薄膜。使用干法刻蚀设备，采用反应气体CF₄/O₂=100 sccm/20 sccm对SiO₂进行刻蚀，使用该方法将SiO₂图形化形成刻蚀阻挡层08。

如图13所示，使用PVD法在刻蚀阻挡层上制备Mo/Cu叠层金属层，厚度分别为25 nm/2000 nm。使用商用铝刻蚀液和FeCl₃作为湿法刻蚀药液，分别刻蚀叠层金属层中的Mo和Cu，使用该方法将Mo/Cu图形化形成源漏电极的金属层06。

最后，使用旋涂的方法，制作一层厚度为2 μm的EOC130光刻胶作为钝化层07，完成如图3所示的金属氧化物薄膜晶体管存储器件的制作。

本实用新型的金属氧化物薄膜晶体管存储器件的结构为底栅刻蚀阻挡型结构。在形成刻蚀阻挡层08之前，制作了电荷存储层。该电荷存储层不需要任何后续处理，结构简单、工艺兼容性高。

本实施例中，电荷存储层05位于有源层04和刻蚀阻挡层08之间。该金属氧化物薄膜晶体管的电荷存储层05、晶体管的有源层04和绝缘层03之间形成了电荷存储层/有源层/绝缘层三明治结构，实现电荷存储功能，具有电荷保留时间长、重复性高、读写时间短、密度高的特点。通过大量实践证明，本实用新型的制备方法所制备的金属氧化物薄膜晶体管存储器件的可重复读写能力强、电荷保持时间长，而且具有制备工艺简单，成本低廉等特点，可实现金属氧化物薄膜晶体管存储器件高密度、低成本制作。

实施例9。

如图14所示，在带有200 nm厚的SiO₂缓冲层的无碱玻璃材质的衬底01上，使用PVD法制作40 nm的MoO₃作为电荷存储层05。此处，沉积电荷存储层05，并不需要任何后续处理，结构简单、工艺兼容性高。

接着，使用PVD法沉积50 nm金属氧化物IGZO薄膜（I代表In元素、G代表Ga元素、Z代表Zn元素，In、Ga、Zn原子比为1:1:1）作为有源层04，如图15所示。

如图16所示，在已图形化的有源层04上，使用PECVD法(Plasma Enhanced Chemical Vapor Deposition)沉积厚度为300 nm的SiN_x绝缘薄膜；紧接着使用PVD（Physical Vapor Deposition）法依次沉积Ti/Au叠层金属薄膜作为金属导电层，厚度分别为25 nm/100 nm。然后，使用光刻工艺将金属导电层图形化作为栅极02，再用自对准工艺以栅极02作为掩膜版图形化SiN_x绝缘薄膜作为绝缘层03。

需要说明的是, 绝缘层的厚度范围在50 nm至500 nm范围内,其具体尺寸可以根据实际需要灵活设置,不限于本实施例的尺寸，绝缘层的构成材料也不限于本实施例的情况。

接着，如图17所示，使用PECVD沉积厚度为300 nm的SiO₂作为钝化层07，使用光刻工艺将钝化层07图形化出源漏电极的搭接孔。

需要说明的是, 钝化层07的厚度范围在50 nm至5000 nm范围内,其具体尺寸可以根据实际需要灵活设置,不限于本实施例的尺寸，钝化层07的构成材料也不限于本实施例的情况。

最后，使用PVD法制备厚度分别为25 nm/100 nm的Ti/Au叠层金属层作为源漏电极的金属层06, 完成金属氧化物薄膜晶体管存储器件的制作，所制备的金属氧化物薄膜晶体管存储器件的结构如图4所示。

本实施例中，电荷存储层05位于衬底01和有源层04之间。该金属氧化物薄膜晶体管存储器件的电荷存储层05、晶体管的有源层04和绝缘层03之间形成了电荷存储层/有源层/绝缘层三明治结构，实现电荷存储功能，具有电荷保留时间长、重复性高、读写时间短、密度高的特点。

本实用新型的金属氧化物薄膜晶体管存储器件的结构为顶栅结构。在沉积有源层之前，制作了电荷存储层。该电荷存储层不需要任何后续处理，结构简单、工艺兼容性高。通过大量实践证明，本实用新型的制备方法所制备的金属氧化物薄膜晶体管存储器件的可重复读写能力强、电荷保持时间长，而且具有制备工艺简单，成本低廉等特点，可实现金属氧化物薄膜晶体管存储器件高密度、低成本制作。

实施例10。

接着，如图18所示，使用PVD法沉积50 nm金属氧化物IZO薄膜（I代表In元素，Z代表Zn元素，In、Zn原子比为1:1）；紧接着，使用PECVD法(Plasma Enhanced Chemical Vapor Deposition)沉积厚度为300 nm的SiO₂绝缘薄膜；再紧接着使用PVD（Physical Vapor Deposition）法沉积厚度为200 nm的Cu金属薄膜。

然后，如图19所示，使用光刻工艺将Cu金属薄膜图形化作为栅极02，再用自对准工艺以栅极02作为掩膜版图形化SiO₂绝缘薄膜作为绝缘层03。接着，再图形化IZO薄膜作为有源层04，如图16所示。

如图17所示，使用PECVD沉积厚度为300 nm的SiO₂薄膜作为钝化层07，使用光刻工艺将钝化层07图形化出源漏电极的搭接孔。

最后，使用PVD法制备厚度分别为25 nm/100 nm/25 nm的Ti/Al/Ti叠层金属层作为源漏电极的金属层06, 完成金属氧化物薄膜晶体管存储器件的制作，所制备的金属氧化物薄膜晶体管存储器件的结构如图4所示。

最后应当说明的是，以上实施例仅用以说明本实用新型的技术方案而非对本实用新型保护范围的限制，尽管参照较佳实施例对本实用新型作了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的实质和范围。

Claims

1.一种金属氧化物薄膜晶体管存储器件，其特征在于：设置有电荷存储层，金属氧化物薄膜晶体管的有源层位于所述电荷存储层和金属氧化物薄膜晶体管的绝缘层之间。

2.根据权利要求1所述的金属氧化物薄膜晶体管存储器件，其特征在于：所述电荷存储层为三氧化钼薄膜层、三氧化钨薄膜层、氧化镍薄膜层、C₆₀薄膜层、PCBM薄膜层、碳纳米管薄膜层、石墨烯薄膜层、聚乙烯二氧噻吩薄膜层、P-PPV薄膜层、PFO薄膜层或者PFN薄膜层中的任意一种。

3.根据权利要求2所述的金属氧化物薄膜晶体管存储器件，其特征在于：所述电荷存储层的层厚设置为1～50 nm。

4.根据权利要求1至3任意一项所述的金属氧化物薄膜晶体管存储器件，其特征在于：所述金属氧化物薄膜晶体管为背沟道刻蚀型底栅结构，所述电荷存储层位于有源层之上、源漏电极和钝化层之下。

5.根据权利要求1至3任意一项所述的金属氧化物薄膜晶体管存储器件，其特征在于：所述金属氧化物薄膜晶体管为背沟道刻蚀型底栅结构，所述电荷存储层位于有源层和源漏电极之上、钝化层之下。

6.根据权利要求1至3任意一项所述的金属氧化物薄膜晶体管存储器件，其特征在于：所述金属氧化物薄膜晶体管为刻蚀阻挡型底栅结构，所述电荷存储层位于有源层之上、刻蚀阻挡层之下。

7.根据权利要求1至3任意一项所述的金属氧化物薄膜晶体管存储器件，其特征在于：所述金属氧化物薄膜晶体管为顶栅结构，所述电荷存储层位于衬底之上、有源层之下。