CN203386100U - 一种带隙基准电路 - Google Patents
一种带隙基准电路 Download PDFInfo
- Publication number
- CN203386100U CN203386100U CN201320537794.6U CN201320537794U CN203386100U CN 203386100 U CN203386100 U CN 203386100U CN 201320537794 U CN201320537794 U CN 201320537794U CN 203386100 U CN203386100 U CN 203386100U
- Authority
- CN
- China
- Prior art keywords
- resistance
- temperature coefficient
- npn transistor
- band
- gap reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本实用新型公开了一种带隙基准电路,包括电源电压Vcc、带隙核电路和电流源,电流源包括负温度系数电流生成单元和正温度系数电流生成单元,负温度系数电流生成单元包括NPN晶体管Q5、电阻R7、电阻R4和负温度系数电压生成模块,电阻R7一端连接电源电压Vcc,另一端连接NPN晶体管Q5的集电极,NPN晶体管Q5的基极经负温度系数电压模块与带隙核电路的输入端连接,其发射极经电阻R4与带隙核电路的输入端连接;正温度系数电流生成单元的输入端连接电源电压Vcc端,其输出端连接NPN晶体管Q5的基极。本实用新型的有益之处在于,不再需要电流镜及启动电路,结构小巧,原理简单,减少制造掩膜的工艺,降低了产品成本。
Description
技术领域
本实用新型涉及集成电路领域,尤其是一种带隙基准电路。
背景技术
带隙基准电路,要求带隙输出电压,不随工艺、温度、电源等因素的影响而变化。其中,widlar型结构是实现带隙基准电压输出的典型电路结构。如图1所示。该结构主要由带隙核电路及电流源组成。带隙核电路采用NPN管实现。电流源通常需要由高性能的PNP管或PMOS管组成的电流镜(current mirror)及启动电路替代实现,如图2所示。传统的CMOS工艺中,PNP管只是寄生管,性能上存在很大的不足,影响到电流镜的性能。而BiCMOS工艺中,用PNP管实现的电流镜性能还是不高,与NPN相比,PNP的三极管直流放大系数(beta)很小。另外,实现PNP还需要额外的掩膜,增大工艺复杂性和成本。在SiGe(硅锗)工艺或者双极性工艺中,如果只采用NPN管实现widlar型结构的带隙基准电路,就可以降低工艺要求,减少所需的工艺制造掩膜,从而降低了产品成本,提高产品竞争力。
发明内容
本实用新型为了解决上述存在的问题,提供一种采用NPN管或二极管实现的Widlar型结构的带隙基准电路,减少所需的制造掩膜的工艺,降低了产品成本。
本实用新型采用如下技术方案:一种带隙基准电路,包括电源电压Vcc、带隙核电路和电流源,所述电流源包括负温度系数电流生成 单元和正温度系数电流生成单元,所述负温度系数电流生成单元包括NPN晶体管Q5、电阻R7、电阻R4和负温度系数电压生成模块,所述电阻R7一端连接电源电压Vcc,另一端连接NPN晶体管Q5的集电极,所述NPN晶体管Q5的基极经负温度系数电压模块与带隙核电路的输入端连接,其发射极经电阻R4与带隙核电路的输入端连接;所述正温度系数电流生成单元的输入端连接电源电压Vcc端,其输出端连接NPN晶体管Q5的基极。
优选的,所述负温度系数电压生成模块包括m个负温度系数电压单元,m≥1,所述负温度系数电压单元为二极管,或为采用二极管接法的NPN晶体管;模块电压的正极与NPN晶体管Q5的基极连接,负极与带隙核电路的输入端连接。
进一步的,当m≥2时,所述m个二极管同向串联,或m个二极管接法的NPN晶体管同向串联。
更进一步的,所述NPN晶体管的二极管接法为集电极和基极短接,或为发射极和基极短接,或为发射极和集电极短接。
优选的,所述正温度系数电流生成单元包括电阻R6,生成正温度系数电流IR6。
进一步的,所述电阻R7阻值≥0,电阻R4和电阻R6为负温度系数电阻。
进一步的,所述电阻R6值>>电阻R4值。
更进一步的,还包括输出带隙参考电压Vout的驱动输出级电路,其包括电阻R8、电阻R9和晶体管Q8,所述电阻R8的一端连接电源 电压Vcc,另一端连接晶体管Q8的集电极;所述晶体管Q8的基极连接带隙核电路的输入端和Vout输出端,其发射极连接电阻R9的一端;电阻R9的另一端接地。
本实用新型的有益之处在于,相较于widlar型结构基准电路电流源的通常的实现方案而言,如图2所示,不再需要电流镜及启动电路,结构更加小巧,原理更加的简单。在结构上,不需要电流镜,也就不需要PNP晶体管或PMOS管,只采用二极管接法的NPN晶体管及电阻就可以实现,避免了因PNP晶体管性能上的不足而影响电路整体性能的问题。同时,只采用NPN晶体管,无需的PNP或PMOS掩膜,在SiGe工艺(或者双极性工艺)生产中,降低了工艺要求,减少所需的工艺制造掩膜,进而降低了产品成本,提高了产品竞争力;在原理上,本发明电路结构选择适当的电阻R4、R6,可获得高电源抑制能力的电流IC3,同时适当地调节R4、R6的比例还可以对电流IC3起到温度补偿作用。
附图说明
图1为本实用新型的背景技术中传统widlar型结构带隙基准电压电路示意图;
图2为本实用新型的背景技术中传统widlar型结构带隙基准电路示意图;
图3为本实用新型的具体实施例1的widlar型结构带隙基准电路示意图;
图4为本实用新型的具体实施例2的widlar型结构带隙基准电路示意图;
图5为本实用新型的具体实施例3的widlar型结构带隙基准电路示意图;
图6为本实用新型的具体实施例4的widlar型结构带隙基准电路示意图;
图7为本实用新型的具体实施例5的widlar型结构带隙基准电路示意图;
附图标记:1、电流源;2、带隙核电路;3、驱动输出级电路。
具体实施方式
下面结合附图对本实用新型的具体实施方式作进一步详细的说明。
本实用新型如图3-7所示,提供一种带隙基准电路,包括电源电压Vcc、带隙核电路2和电流源1,电流源1包括负温度系数电流生成单元和正温度系数电流生成单元,负温度系数电流生成单元包括NPN晶体管Q5、电阻R7、电阻R4和负温度系数电压生成模块,电阻R7一端连接电源电压Vcc,另一端连接NPN晶体管Q5的集电极,NPN晶体管Q5的基极经负温度系数电压模块与带隙核电路的输入端连接,其发射极经电阻R4与带隙核电路的输入端连接;正温度系数电流生成单元的输入端连接电源电压Vcc端,其输出端连接NPN晶体管Q5的基极。负温度系数电压生成模块包括m个负温度系数电压单元,m≥1,所述负温度系数电压单元为二极管,或为采用二极管接法的NPN晶体管;模块电压的正极与NPN晶体管Q5的基极连接,负极与带隙核电路的输入端连接。当m≥2时,m个二极管同向串联,或m个 二极管接法的NPN晶体管同向串联。电阻R7主要的作用是消耗部分电压,保护NPN晶体管Q5,使其集电极和发射极之间的电压VCE不至于过大而损坏管子,电阻R7阻值≥0。
下面结合附图详细地描述具体实施例,以m=2为例,上述的目的和本实用新型的优点将更加清楚。
实施例1,如图3所示,由NPN晶体管Q5、NPN晶体管Q6、NPN晶体管Q7、电阻R4、电阻R6和电阻R7组成电流源电路,替代图1中的电流源ID。NPN晶体管Q6、NPN晶体管Q7采用二极管接法,实施例1中,二极管接法为集电极和基极短接。NPN晶体管Q6的集电极与NPN晶体管Q5的基极连接,其发射极与NPN晶体管Q7的集电极连接,NPN晶体管Q7的发射极连接带隙核电路的输入端,带隙核电路输出电压为Vref。输出总电流,即流入晶体管Q3的集电极电流IC3,主要由晶体管发射结电压VBE和电阻R4决定。计算公式如下:
IC3=IR4+IR6 (1)
其中
IR4=(VBE6+VBE7-VBE5)/R4≈VBE/R4 (2)
IR6=[Vcc-(VBE6+VBE7+VBE4+Vref)]/R6 (3)
≈[Vcc-(3*VBE+Vref)]/R6
所以IC3=VBE/R4+[Vcc-(3*VBE+Vref)]/R6 (4)
输出总电流IC3,如果要与电源电压无关,对电源变化引起的电流变化起抑制作用,那么就要求电流IR4>>IR6,在电阻R4和R6的选择上就要求电阻值R6>>R4。晶体管发射结电压VBE具有负温度系数特 性,即VBE的大小随温度的升高而减小,那么,从公式(2),公式(3)中可知,IR4具有负温度特性,IR6具有正温度特性。因IR4>>IR6,所以对IC3而言,其温度特性主要是由IR4决定,IR6的正温度特性起到补偿作用。同时,电阻也是有温度特性的,电阻R4和电阻R6选择负温度特性的电阻,从而对电流IC3有正温度特性的补偿作用,减小IC3的负温度系数大小,抑制IC3随温度变化而变化。
实施例2,如图4所示。由NPN晶体管Q5、二极管D1、二极管D2、电阻R4、电阻R6和电阻R7组成电流源电路。与实施例1的不同之处在于,采用二极管D1和二极管D2同向串联,取代NPN晶体管Q6和Q7。二极管D1的正极连接NPN晶体管Q5的基极,其负极与二极管D2的正极连接,二极管D2的负极连接带隙核电路的输入端。二极管的VD具有负温度系数特性。实施例2的原理与实施例1相同。
实施例3,如图5所示。在实施例1的基础上,增加了驱动输出级电路3,由Vout获得稳定的带隙参考电压,提高了带隙电压的输出驱动能力。输出带隙参考电压Vout的驱动输出级电路,其包括电阻R8、电阻R9和晶体管Q8,电阻R8的一端连接电源电压Vcc,另一端连接晶体管Q8的集电极;晶体管Q8的基极连接带隙核电路的输入端和Vout输出端,其发射极连接电阻R9的一端;电阻R9的另一端接地。本驱动输出级电路也可应用于实施例2的电路中。
实施例4,如图6所示。在电流源1电路中,NPN晶体管Q6、NPN晶体管Q7采用的二极管接法为发射极和基极短接。NPN晶体管Q6的发射极与NPN晶体管Q5的基极连接,其集电极与NPN晶体管Q7的发 射极连接,NPN晶体管Q7的集电极连接带隙核电路的输入端。
实施例5,如图7所示。在电流源1电路中,NPN晶体管Q6、NPN晶体管Q7采用的二极管接法为发射极和集电极短接。NPN晶体管Q6的基极与NPN晶体管Q5的基极连接,其集电极与NPN晶体管Q7的基极连接,NPN晶体管Q7的集电极连接带隙核电路的输入端。
本实用新型相较于widlar型结构基准电路电流源的传统的实现方案,如图2所示,不需要电流镜及启动电路,在电路结构上更加小巧,在原理上更加的简单,减少所需的制造掩膜的工艺,降低了产品成本。
尽管结合优选实施方案具体展示和介绍了本实用新型,但所属领域的技术人员应该明白,在不脱离所附权利要求书所限定的本实用新型的精神和范围内,在形式上和细节上对本发明做出各种变化,均为本实用新型的保护范围。
Claims (9)
1. 一种带隙基准电路,包括电源电压Vcc、带隙核电路和电流源,其特征在于,所述电流源包括负温度系数电流生成单元和正温度系数电流生成单元,所述负温度系数电流生成单元包括NPN晶体管Q5、电阻R7、电阻R4和负温度系数电压生成模块,所述电阻R7一端连接电源电压Vcc,另一端连接NPN晶体管Q5的集电极,所述NPN晶体管Q5的基极经负温度系数电压模块与带隙核电路的输入端连接,其发射极经电阻R4与带隙核电路的输入端连接;所述正温度系数电流生成单元的输入端连接电源电压Vcc端,其输出端连接NPN晶体管Q5的基极。
2.如权利要求1所述的一种带隙基准电路,其特征在于,所述负温度系数电压生成模块包括m个负温度系数电压单元,m≥1,所述负温度系数电压单元为二极管,或为采用二极管接法的NPN晶体管;所述负温度系数电压生成模块所产生电压的正极与NPN晶体管Q5的基极连接,负极与带隙核电路的输入端连接。
3.如权利要求2所述的一种带隙基准电路,其特征在于,当m≥2时,所述m个二极管同向串联,或m个采用二极管接法的NPN晶体管同向串联。
4.如权利要求3所述的一种带隙基准电路,其特征在于,所述NPN晶体管的二极管接法为集电极和基极短接。
5.如权利要求3所述的一种带隙基准电路,其特征在于,所述NPN晶体管的二极管接法为发射极和基极短接,或为发射极和集电极短接。
6.如权利要求1-5任一项所述的一种带隙基准电路,其特征在于,所述正温度系数电流生成单元包括电阻R6,生成正温度系数电流IR6。
7.如权利要求6所述的一种带隙基准电路,其特征在于,所述电阻R7阻值≥0,电阻R4和电阻R6为负温度系数电阻。
8.如权利要求7所述的一种带隙基准电路,其特征在于,所述电阻R6值>>电阻R4值。
9.如权利要求8所述的一种带隙基准电路,其特征在于,还包括输出带隙参考电压Vout的驱动输出级电路,其包括电阻R8、电阻R9和晶体管Q8,所述电阻R8的一端连接电源电压Vcc,另一端连接晶体管Q8的集电极;所述晶体管Q8的基极连接带隙核电路的输入端和Vout输出端,其发射极连接电阻R9的一端;电阻R9的另一端接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320537794.6U CN203386100U (zh) | 2013-08-30 | 2013-08-30 | 一种带隙基准电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320537794.6U CN203386100U (zh) | 2013-08-30 | 2013-08-30 | 一种带隙基准电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203386100U true CN203386100U (zh) | 2014-01-08 |
Family
ID=49874568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201320537794.6U Withdrawn - After Issue CN203386100U (zh) | 2013-08-30 | 2013-08-30 | 一种带隙基准电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203386100U (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103440015A (zh) * | 2013-08-30 | 2013-12-11 | 厦门意行半导体科技有限公司 | 一种带隙基准电路 |
CN106527571A (zh) * | 2016-07-05 | 2017-03-22 | 络达科技股份有限公司 | 偏压电路 |
CN107515639A (zh) * | 2017-08-25 | 2017-12-26 | 电子科技大学 | 一种低温漂的电源电压产生电路 |
CN107562671A (zh) * | 2017-08-02 | 2018-01-09 | 广东美的制冷设备有限公司 | 通讯总线供电电路 |
CN110554727A (zh) * | 2018-05-31 | 2019-12-10 | 立积电子股份有限公司 | 参考电压产生器及偏压产生器 |
-
2013
- 2013-08-30 CN CN201320537794.6U patent/CN203386100U/zh not_active Withdrawn - After Issue
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103440015A (zh) * | 2013-08-30 | 2013-12-11 | 厦门意行半导体科技有限公司 | 一种带隙基准电路 |
CN103440015B (zh) * | 2013-08-30 | 2015-04-15 | 厦门意行半导体科技有限公司 | 一种带隙基准电路 |
CN106527571A (zh) * | 2016-07-05 | 2017-03-22 | 络达科技股份有限公司 | 偏压电路 |
CN107562671A (zh) * | 2017-08-02 | 2018-01-09 | 广东美的制冷设备有限公司 | 通讯总线供电电路 |
CN107562671B (zh) * | 2017-08-02 | 2020-09-11 | 广东美的制冷设备有限公司 | 通讯总线供电电路 |
CN107515639A (zh) * | 2017-08-25 | 2017-12-26 | 电子科技大学 | 一种低温漂的电源电压产生电路 |
CN107515639B (zh) * | 2017-08-25 | 2018-11-23 | 电子科技大学 | 一种低温漂的电源电压产生电路 |
CN110554727A (zh) * | 2018-05-31 | 2019-12-10 | 立积电子股份有限公司 | 参考电压产生器及偏压产生器 |
US10739808B2 (en) | 2018-05-31 | 2020-08-11 | Richwave Technology Corp. | Reference voltage generator and bias voltage generator |
CN110554727B (zh) * | 2018-05-31 | 2020-12-08 | 立积电子股份有限公司 | 参考电压产生器及偏压产生器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103440015B (zh) | 一种带隙基准电路 | |
CN203386100U (zh) | 一种带隙基准电路 | |
CN103412595A (zh) | 一种基于ptat电流的低电源依赖性带隙基准电压电路设计 | |
CN202083976U (zh) | 一种高精度cmos带隙基准电路 | |
CN104993454A (zh) | 过温保护电路 | |
CN204631666U (zh) | 零温度系数的电流源 | |
CN107589775A (zh) | 一种正温度系数电流补偿的基准电压源 | |
CN104375545A (zh) | 带隙参考电压电路与其电子装置 | |
CN108427468A (zh) | 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源 | |
CN103631310B (zh) | 带隙基准电压源 | |
CN102931834B (zh) | 一种模拟电路中的高压转低压电路 | |
CN106788283B (zh) | 一种带有温度补偿的射随输出电路 | |
CN103926966B (zh) | 低压的带隙基准电路 | |
CN105607685B (zh) | 一种动态偏置电压基准源 | |
JP4655154B2 (ja) | ウィンドウコンパレータ回路 | |
CN107066007B (zh) | 一种电压稳定器电路 | |
CN114764125A (zh) | 低压差线性稳压器的测试装置 | |
CN201853155U (zh) | 精密恒流源电路模块 | |
CN203178841U (zh) | 一种bicmos线路结构的带隙基准电路 | |
CN204886879U (zh) | 一种无电阻半导体集成电压通用运算放大器 | |
CN219436955U (zh) | 一种应用于晶体三极管的温度补偿电路 | |
CN201533432U (zh) | 镜像电流源 | |
CN111552345B (zh) | 一种补偿带隙基准电压分流的稳压电路 | |
CN102931924B (zh) | 一种多级放大器的供电结构 | |
CN106786441A (zh) | 一种限流电路及包含该限流电路的电能表 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20140108 Effective date of abandoning: 20150415 |
|
RGAV | Abandon patent right to avoid regrant |