CN203351588U - 一种大功耗芯片封装结构 - Google Patents

一种大功耗芯片封装结构 Download PDF

Info

Publication number
CN203351588U
CN203351588U CN 201320372543 CN201320372543U CN203351588U CN 203351588 U CN203351588 U CN 203351588U CN 201320372543 CN201320372543 CN 201320372543 CN 201320372543 U CN201320372543 U CN 201320372543U CN 203351588 U CN203351588 U CN 203351588U
Authority
CN
China
Prior art keywords
chip
substrate
power consumption
packaging structure
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201320372543
Other languages
English (en)
Inventor
陆春荣
胡立栋
金若虚
刘鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Li Cheng Technology (suzhou) Co Ltd
Original Assignee
Li Cheng Technology (suzhou) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Li Cheng Technology (suzhou) Co Ltd filed Critical Li Cheng Technology (suzhou) Co Ltd
Priority to CN 201320372543 priority Critical patent/CN203351588U/zh
Application granted granted Critical
Publication of CN203351588U publication Critical patent/CN203351588U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种大功耗芯片封装结构，其特征在于，包括：一基板，具有相对的一顶面和一底面；基板的内部为基材，基板表面为刻蚀好的金属线路层，所述金属线路层上还涂覆有阻焊层；芯片，配置于所述基板的顶面上；在芯片的正下方、基板的阻焊层上设有多个绿油开窗，所述绿油开窗区域暴露的金属线路层直接与芯片接触；设于基板上的多个过孔，设于芯片下方；多个散热锡球，配置于基板的底面，所述散热锡球焊接于PCB板；封装结构的封装空间内填充的绝缘树脂。本实用新型有着较低工艺复杂度及可观的成本对比优势，与现有的主流键合塑封封装技术相比，对于大功耗封装芯片的散热效果更好，能够显著降低芯片表面结温温差。

Description

一种大功耗芯片封装结构
技术领域
本实用新型属于半导体内存封装技术领域，具体涉及一种大功耗芯片封装结构，这种结构有效解决了大功耗芯片在键合BGA封装中的散热问题。
背景技术
传统芯片的功耗一般不超过0.5W，而用于键合BGA封装结构中的大功耗芯片功耗为2～5W，由于功耗较传统芯片增加了4～10倍，相应的散热问题也就凸显出来，传统的键合塑封结构已经不能满足大功耗芯片的散热，在使用过程中，由于发热量很大，容易出现散热不良，会导致元器件损坏率提升，可靠性不良。现有的一些技术改进是通过增加散热片的封装结构能部分解决大功耗芯片散热的问题，如PBGA、FlipChip等，但对人员的素质，机台的种类，材料工艺复杂度高，产能偏低，这种封装技术带来的成本远大于成熟低价的键合塑封封装结构。
实用新型内容
本实用新型的目的是提供一种不必要改变封装形式或额外增设散热片换封装结构，而造成封装成本的增加，便能解决传统塑封体键合封装构造的大功率芯片散热不良的问题的大功耗芯片封装结构。
为实现上述实用新型目的，本实用新型采用了如下技术方案：
一种大功耗芯片封装结构，其特征在于，包括：
一基板，具有相对的一顶面和一底面；基板的内部为基材，基板表面为刻蚀好的金属线路层，所述金属线路层上还涂覆有阻焊层；
芯片，配置于所述基板的顶面上；在芯片的正下方、基板的阻焊层上设有多个绿油开窗，所述绿油开窗区域暴露的金属线路层直接与芯片接触；
设于基板上的多个过孔，设于芯片下方；
多个散热锡球，配置于基板的底面，所述散热锡球焊接于PCB板；
封装结构的封装空间内填充的绝缘树脂。
作为优化，所述绿油开窗的形状为分散的圆弧状开窗。
作为补充优化，所述绿油开窗为半径为150um的圆形，数量为9个，呈九宫格排列，位于芯片的正下方，距离芯片外边沿100um框内。
作为优化，所述绿油开窗内区域全为金属线路层，无裸露的基材。
作为优化，所述过孔内镀实心铜或者填满铜浆，用来增加导热效率。
实用新型原理：
本实用新型的封装热传导原理是利用芯片正下方的导电银浆和基板接触的金属特质，在银浆材料的选取上选取较高热传导系数的材料，传导热能至封装外部的散热锡球，再经由散热锡球传导至PCB，最终经由PCB线路表面将热能散发出去。我们采取对封装基板阻焊层进行部分开窗处理，增大芯片正下方的开窗面积，使得基板的金属线路层暴露出来，增大金属的传热面积，增加芯片下基板的过孔数量，增加锡球数量，于此同时增加工作芯片对应PCB位置的过孔数量。当芯片正常工作时产生的热能可以较快速的从阻焊开窗下面的金属线路层传导出去。
本实用新型是在芯片下基板增加的锡球数量及阻焊开窗的区域为GND信号，增加接地球后可以有效降低高速信号的回流路径，提高系统信号完整性和电源完整性。可以结合PCB的协同设计，进一步有效地提高芯片的散热。
实用新型优点：
本实用新型有着较低工艺复杂度及可观的成本对比优势，与现有的主流键合塑封封装技术相比，对于大功耗封装芯片的散热效果更好，能够显著降低芯片表面结温温差，对于半导体制造工艺则完全是成熟的工艺流程。而与其它提高散热效率的封装技术相比较，可以提供更具成本优势的封装产品。
附图说明
图1为本实用新型大功耗芯片封装结构的剖面图；
图2为本实用新型一优选实施例的绿油开窗示意图；
图3为硅核到空气的热阻系数与散热孔数量的关系图。
其中，1、基板，2、阻焊层，3、芯片，4、绿油开窗，5、金属线路层，6、过孔，7、锡球，8、绝缘树脂，9、金线，10、基材。
具体实施方式
以下结合附图及一优选实施例对本实用新型的技术方案作进一步的说明。
实施例：
如图1所示：一种大功耗芯片封装结构，包括：一基板1，具有相对的一顶面和一底面；基板1的内部为基材10，基板1表面为刻蚀好的金属线路层5，金属线路层5上还涂覆有阻焊层2；
还包括芯片3，配置于所述基板1的顶面上；在芯片3的正下方、基板1的阻焊层2上设有多个绿油开窗4，所述绿油开窗4区域暴露的金属线路层5直接与芯片3接触；
还包括设于基板1上的多个过孔6，设于芯片3下方；
还包括多个散热锡球7，配置于基板1的底面，所述散热锡球7焊接于PCB板；
封装结构的封装空间内填充的绝缘树脂8。
传热途径：芯片3产生的热量通过芯片本身的导电银浆传导至直接接触基板的金属线路层5，然后通过过孔6传导热能至封装外部的散热锡球7，再经由散热锡球7传导至PCB，最终经由PCB线路表面将热能散发出去，此散热传导过程直接，效率高，散热效果更好，能够显著降低芯片表面结温温差。
如图2所示：所述绿油开窗4的形状为分散的圆弧状开窗。所述绿油开窗4为半径为150um的圆形，数量为9个，呈九宫格排列，位于芯片3的正下方，距离芯片4外边沿100um框内。
所述绿油开窗4内区域全为金属线路层5，无裸露的基材10。
所述过孔6内镀实心铜或者填满铜浆，用来增加导热效率。
如图3所示：硅核到空气的热阻系数即芯片表面结温与室温之温差与封装基板及对应PCB散热孔数量数量的多少呈现一定反相关性。
需要指出的是，以上所述者仅为用以解释本实用新型之较佳实施例，并非企图据以对本实用新型作任何形式上之限制，是以，凡有在相同之实用新型精神下所作有关本实用新型之任何修饰或变更，皆仍应包括在本实用新型意图保护之范畴。

Claims (5)

1.一种大功耗芯片封装结构，其特征在于，包括：
一基板，具有相对的一顶面和一底面；基板的内部为基材，基板表面为刻蚀好的金属线路层，所述金属线路层上还涂覆有阻焊层；
芯片，配置于所述基板的顶面上；在芯片的正下方、基板的阻焊层上设有多个绿油开窗，所述绿油开窗区域暴露的金属线路层直接与芯片接触；
设于基板上的多个过孔，设于芯片下方；
多个散热锡球，配置于基板的底面，所述散热锡球焊接于PCB板；
封装结构的封装空间内填充的绝缘树脂。
2.根据权利要求1所述的大功耗芯片封装结构，其特征在于，所述绿油开窗的形状为分散的圆弧状开窗。
3.根据权利要求2所述的大功耗芯片封装结构，其特征在于，所述绿油开窗为半径为150um的圆形，数量为9个，呈九宫格排列，位于芯片的正下方，距离芯片外边沿100um框内。
4.根据权利要求3所述的大功耗芯片封装结构，其特征在于，所述绿油开窗内区域全为金属线路层，无裸露的基材。
5.根据权利要求4所述的大功耗芯片封装结构，其特征在于，所述过孔内镀实心铜或者填满铜浆。
CN 201320372543 2013-06-26 2013-06-26 一种大功耗芯片封装结构 Expired - Lifetime CN203351588U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201320372543 CN203351588U (zh) 2013-06-26 2013-06-26 一种大功耗芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201320372543 CN203351588U (zh) 2013-06-26 2013-06-26 一种大功耗芯片封装结构

Publications (1)

Publication Number Publication Date
CN203351588U true CN203351588U (zh) 2013-12-18

Family

ID=49751453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201320372543 Expired - Lifetime CN203351588U (zh) 2013-06-26 2013-06-26 一种大功耗芯片封装结构

Country Status (1)

Country Link
CN (1) CN203351588U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413802A (zh) * 2013-06-26 2013-11-27 力成科技（苏州）有限公司 一种大功耗芯片封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413802A (zh) * 2013-06-26 2013-11-27 力成科技（苏州）有限公司 一种大功耗芯片封装结构
CN103413802B (zh) * 2013-06-26 2016-04-27 力成科技（苏州）有限公司 一种大功耗芯片封装结构

Similar Documents

Publication Publication Date Title
CN105188260B (zh) 印制电路板内嵌流道液冷换热装置
CN105990265B (zh) 功率转换电路的封装模块及其制造方法
CN103426839B (zh) 半导体封装
CN109585396A (zh) 热耦合的层叠封装半导体封装
CN104733413A (zh) 一种mosfet封装结构
CN103730380A (zh) 封装结构的形成方法
CN103413802B (zh) 一种大功耗芯片封装结构
CN101882606B (zh) 散热型半导体封装构造及其制造方法
CN104681512A (zh) 一种倒装芯片封装散热结构及其制备方法
CN203774286U (zh) 一种带散热装置的pop封装
CN203351588U (zh) 一种大功耗芯片封装结构
CN203055893U (zh) 一种再布线热增强型fcqfn封装器件
CN206834172U (zh) 一种sot26高密度框架
CN103441085B (zh) 一种芯片倒装bga封装方法
CN205082054U (zh) 一种印制电路板内嵌流道液冷换热装置
CN202142517U (zh) 半导体散热封装结构
CN201311929Y (zh) 改进的晶体管散热结构
CN205122572U (zh) 一种用于smt中预防短路的qfn封装结构
CN203631590U (zh) 一种垂直的led灯条
CN200976345Y (zh) 芯片封装结构
Jiang et al. Research on FOPLP package of multi-chip power module
CN111933598A (zh) 一种散热型芯片载体及散热型半导体封装产品
CN208422904U (zh) 一种高导热高绝缘封装基板
CN208402207U (zh) 一种高导热封装基板
WO2019141161A1 (zh) 一种晶圆封装器件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant