CN203312782U - 一种端口负载保护开关的负压过压保护电路 - Google Patents

Abstract

本实用新型公开一种端口负载保护开关的负压过压保护电路，包括：P型场效应管；第三N型场效应管；第二N型场效应管，其包括栅极、第三N+区和第四N+区，其栅极与P型场效应管的漏极相连，其第三N+区和第四N+区对应分别形成源极或漏极；开关NMOS管，其包括栅极、第一N+区和第二N+区，其栅极与所述第四N+区相连，且其栅极通过一反相器与所述控制信号相连，其第一N+区和第二N+区对应分别形成源极或漏极，第一N+区与第三N+区以及信号输入端相连，第二N+区与信号输出端相连；判断电路，其控制所述开关NMOS管的衬底、第二N型场效应管的衬底及第三N型场效应管的衬底连接到最高电位、控制所述P型场效应管的衬底连接到最低电位。

Description

一种端口负载保护开关的负压过压保护电路

技术领域

本实用新型涉及一种负压过压保护电路，更具体地说，是一种端口负载保护开关的负压过压保护电路。

背景技术

对于USB负载开关或电池保护开关，在热插拔的过程中，负电压的毛刺很难避免。在有些恶劣的状态下，负电压毛刺的宽度可能达到十几毫秒，倒灌电流可以达到几百毫安，甚至几个安培。在这种情况下，如果没有电路对负电压进行有效的保护，开关芯片本身就会被负电压产生的大电流烧坏。

目前，设计或者生产USB负载开关或者电池保护开关芯片的厂商，虽然已经意识到负电压毛刺对芯片在使用过程中可靠性会产生烧芯片的严重后果，但都还没有拿出最有效的、最彻底的方法来解决这个问题。

实用新型内容

由于现有技术的上述问题，本实用新型提出一种负压过压保护电路，其目的在于解决USB负载开关或电池保护开关在热插拔的过程中负电压的毛刺带来的可靠性的问题。

本实用新型通过以下技术方案解决上述问题：

一种端口负载保护开关的负压过压保护电路，包括：

P型场效应管，其源极与信号输入端连接；

第三N型场效应管，其栅极与P型场效应管的栅极相连且与控制信号相连，其漏极与P型场效应管的漏极相连，其源极接地；

第二N型场效应管，其包括栅极、第三N+区和第四N+区，其栅极与P型场效应管的漏极相连，其第三N+区和第四N+区对应分别形成源极或漏极；

开关NMOS管，其包括栅极、第一N+区和第二N+区，其栅极与所述第四N+区相连，且其栅极通过一反相器与所述控制信号相连，其第一N+区和第二N+区对应分别形成源极或漏极，第一N+区与第三N+区以及信号输入端相连，第二N+区与信号输出端相连；

判断电路，其与所述开关NMOS管的衬底、第二N型场效应管的衬底及第三N型场效应管的衬底和P型场效应管的衬底连接且控制所述开关NMOS管的衬底、第二N型场效应管的衬底及第三N型场效应管的衬底连接到最高电位、控制所述P型场效应管的衬底连接到最低电位。

所述端口负载保护开关的负压过压保护电路还包括一并联在所述开关NMOS管的栅极与第一N+区之间的电阻。

所述电阻的电阻值为5兆欧姆。

所述开关NMOS管、第三N型场效应管和第二N型场效应管均为隔离的NMOS器件。

所述隔离的NMOS器件为采用深N阱方式或者N型埋层使NMOS晶体管浮在P型衬底上的隔离的NMOS器件。

所述判断电路包括与所述开关NMOS管、第二N型场效应管、第三N型场效应管和所述P型场效应管连接的第一判断电路、第二判断电路和第三判断电路和第四判断电路，且所述第一判断电路、第二判断电路和第三判断电路为选择低电压电路，所述第四判断电路为选择高电压电路。

所述选择低电压电路包括第四N型场效应管和第五N型场效应管，所述第四N型场效应管的源极连接第一输入端、其栅极连接第二输入端、其漏极与其衬底和所述第五N型场效应管的漏极相连、其衬底与所述第五N型场效应管的衬底和一输出端相连；所述第五N型场效应管的栅极与所述第一输入端相连、其源极与所述第二输入端相连。

所述选择高电压电路包括第二P型场效应管和第三P型场效应管，所述第二P型场效应管的源极连接第三输入端、其栅极连接第四输入端、其漏极与其衬底和所述第三P型场效应管的漏极相连、其衬底与所述第三P型场效应管的衬底和一输出端相连；所述第三P型场效应管的栅极与所述第三输入端相连、其源极与所述第四输入端相连。

所述第一判断电路的第一输入端与所述开关NMOS管的第一N+区相连，所述第一判断电路的第二输入端与所述开关NMOS管的第二N+区相连，所述第一判断电路的输出端与所述开关NMOS管的衬底相连；所述第二判断电路的第一输入端与所述第二N型场效应管的第三N+区相连，所述第二判断电路的第二输入端与所述第二N型场效应管的第四N+区相连，所述第二判断电路的输出端与所述第二N型场效应管的衬底相连；所述第三判断电路的第一输入端与所述第三N型场效应管的漏极相连，所述第三判断电路的第二输入端与所述第三N型场效应管的源极相连，所述第三判断电路的输出端与所述第三N型场效应管的衬底相连。

所述第四判断电路的第三输入端连接所述第一P型场效应管的源极，所述第四判断电路的第四输入端接地，所述第四判断电路的输出端与所述第一P型场效应管的衬底相连。

由于本实用新型增加了负电压保护电路以及衬底电位的连接方式后，可以在信号输出端减小毛刺出现的宽度，降低倒灌电流，有效的避免输入信号端出现的负电压毛刺对可靠性的影响。

附图说明

图1A是正常情况下反相器电路中PMOS衬底和NMOS衬底的连接方式；

图1B是负电压情况下反相器电路中PMOS衬底和NMOS衬底的连接方式；

图2是本实用新型P型场效应管横截面示意图；

图3是本实用新型隔离的NMOS器件的横截面示意图；

图4是本实用新型端口负载保护开关的负压过压保护电路的实施例一原理图；

图5是本实用新型端口负载保护开关的负压过压保护电路的实施例二的原理图；

图6是信号输入端IN的毛刺负电压示意图，毛刺电压从0V变化到-1.5V；

图7A为本实用新型端口负载保护开关的负压过压保护电路的实施例一对应的倒灌电流示意图；

图7B为本实用新型端口负载保护开关的负压过压保护电路的实施例二对应的倒灌电流示意图。

图8A为判断电路中选择低电压的电路示意图；

图8B为判断电路中选择高电压的电路示意图。

具体实施方式

下面结合具体实施方式，详细描述本实用新型。

为了彻底的消除负电压毛刺对可靠性影响的问题，我们从两个方面入手：

请参见图4。在电路设计中加入负电压保护电路模块，当信号输入端IN突然掉电，（在此类开关芯片中IN还是电压源），如果信号输入端IN小于信号输出端OUT一定值的时候，开关会马上关掉，如果信号输入端IN继续下降，小于VSS（0V）后，负电压保护电路工作。

为了配合负电保护电路，不能采用常规器件，以及通常的衬底连接。本实用新型采用隔离的NMOS器件。所以，在CMOS集成电路工艺上，我们采用深N阱的方式，使用NMOS晶体管浮在P型衬底上，这样NMOS的衬底可以不与源端接在一起，衬底接到芯片的最低电位，这个最低电位在正常工作的情况下是VSS（0V），当IN端出现负的电压脉冲时，其最低电位就变化成IN。同时，P型场效应管的衬底也不与其源端接在一起，其需要接到最高电位，在正常的工作条件下，最高电位是IN，当时出现最负电压毛刺的时候，最高电位需要切换到VSS。

由于在USB负载开关或电池保护开关芯片中，信号输入端IN不仅仅是信号源的作用，同时，其还要作为此类芯片工作的电压源的作用，所以还需要对电源掉电的保护。所以在设计芯片时，逻辑控制电路的PMOS，隔离NMOS的衬底也需要分别进行阱电位的切换。比如一个正常的反相器电路，PMOS的衬底接电源，NMOS的衬底接地如图1A所示；如果电源可能变成负电压的情况，PMOS和NMOS的衬底都需要进行切换，如图1B所示。PMOS的衬底在N阱中（NWELL）通过N+接到最高电位，如图2PMOS横截面图所示。如果IN大于0V，最高电位是IN，如果IN小于0V，最高电位会接到0V；隔离NMOS在PWELL中，同时这个PWELL也会被NWELL与DNW（Deep NWELL）包围，如图3隔离的NMOS器件的横截面图所示，IN大于0V时，隔离的NMOS器件的衬底PWELL/P+接0V（最低电位），如果IN小于0V，PWELL/P+接到IN（最低电位）。

实施例一

请一并参见图3和图4。在本具体实施例中，端口负载保护开关的负压过压保护电路包括开关NMOS管NMOS1、第二N型场效应管NMOS2、第三N型场效应管NMOS3、P型场效应管PMOS1和一判断电路。其中：

P型场效应管PMOS1的其源极与信号输入端连接。

第三N型场效应管NMOS3与P型场效应管PMOS1构成一反相器。第三N型场效应管NMOS3的栅极32与P型场效应管的栅极43相连且与控制信号EN相连，其漏极31与P型场效应管的漏极42相连，其源极33接地。

第二N型场效应管NMOS2包括栅极23、第三N+区22和第四N+区21，其栅极23与P型场效应管的漏极42相连，其第三N+区和第四N+区对应分别形成源极或漏极，即当第三N+区形成源极时，第四N+区形成漏极，而当第三N+区形成漏极时，第四N+区形成源极。

开关NMOS管NMOS1包括栅极12、第一N+区11和第二N+区13，其栅极12与所述第四N+区21相连，且其栅极12通过一反相器5与所述控制信号EN相连，其第一N+区11和第二N+区12对应分别形成源极或漏极。即当第三N+区形成源极时，第四N+区形成漏极，而当第三N+区形成漏极时，第四N+区形成源极。第一N+区与第三N+区以及信号输入端IN相连，第二N+区与信号输出端OUT相连。

当然，反相器5输入端也可以不接控制信号EN，而接某个逻辑电位。

判断电路与所述开关NMOS管的衬底14、第二N型场效应管的衬底24及第三N型场效应管的衬底34和P型场效应管的衬底44连接，判断电路用于控制所述开关NMOS管的衬底、第二N型场效应管的衬底及第三N型场效应管的衬底连接到最高电位、控制所述P型场效应管的衬底连接到最低电位。

在本实用新型中，NMOS都是采用隔离的NMOS，工艺上可以采用深N阱，或者N型埋层方法实现。。隔离的NMOS器件的结构如图3所示。其包括栅极81、两个N+区82和83、衬底84。两个N+区82和83分别用于对应形成漏极或源极，即当N+区82形成源极时，N+区83形成漏极，而当N+区82形成漏极时，N+区83形成源极。

参见图8A、图8B和图4所示。所述判断电路包括与所述开关NMOS管、第二N型场效应管、第三N型场效应管和所述P型场效应管连接的第一判断电路、第二判断电路和第三判断电路和第四判断电路，且所述第一判断电路、第二判断电路和第三判断电路为选择低电压电路，所述第四判断电路为选择高电压电路。

所述选择低电压电路包括第四N型场效应管NMOS4和第五N型场效应管NMOS5，所述第四N型场效应管NMOS4的源极连接第一输入端91、其栅极连接第二输入端92、其漏极与其衬底和所述第五N型场效应管的漏极相连、其衬底与所述第五N型场效应管的衬底和一输出端93相连；所述第五N型场效应管的栅极与所述第一输入端相连、其源极与所述第二输入端相连。

如图8A所示，电压分别从第一输入端91和第二输入端92输入，通过隔离的N型场效应管(即第四N型场效应管和第五N型场效应管)，如果第一输入端91的电压小于第二输入端92的电压，第四N型场效应管开启，第五N型场效应管关断，第一输入端电压传到输出端93；如果第一输入端电压大于第二输入端电压，第五N型场效应管开启，第四N型场效应管关断，第二输入端的电压传到输出端93。即，第一输入端和第二输入端电压较低的一端将电压传到输出端93。由于芯片中，N型场效应管的衬底是最低电位，所以，N型场效应管处的判断电路应该使用该选择低电压电路。

在本实施例中，所述第一判断电路的第一输入端91与所述开关NMOS管的第一N+区11相连，所述第一判断电路的第二输入端92与所述开关NMOS管的第二N+区13相连，所述第一判断电路的输出端93与所述开关NMOS管的衬底14相连；所述第二判断电路的第一输入端91与所述第二N型场效应管的第三N+区22相连，所述第二判断电路的第二输入端92与所述第二N型场效应管的第四N+区21相连，所述第二判断电路的输出端93与所述第二N型场效应管的衬底24相连；所述第三判断电路的第一输入端91与所述第三N型场效应管的漏极31相连，所述第三判断电路的第二输入端92与所述第三N型场效应管的源极33相连；所述第三判断电路的输出端与所述第三N型场效应管的衬底34相连。

所述选择高电压电路包括第二P型场效应管PMOS2和第三P型场效应管PMOS3，所述第二P型场效应管的源极连接第三输入端101、其栅极连接第四输入端102、其漏极与其衬底和所述第三P型场效应管的漏极相连、其衬底与所述第三P型场效应管的衬底和一输出端103相连；所述第三P型场效应管的栅极与所述第三输入端相连、其源极与所述第四输入端相连。

如图8B所示，电压分别从第三输入端101和第四输入端102输入，通过第二P型场效应管PMOS2和第三P型场效应管PMOS3，如果第三输入端101的电压大于第四输入端102的电压，第二P型场效应管开启，第三P型场效应管关断，第三输入端电压传到输出端103；如果第三输入端的电压小于第四输入端的电压，第三P型场效应管开启，第二P型场效应管关断，第二输入端的电压传到输出端103。由于芯片中，一般情况下P型场效应管的衬底是最高电位，所以，P型场效应管处的判断电路应该使用该选择高电压电路。

在本实施例中，所述第四判断电路的第三输入端101连接所述第一P型场效应管的源极41，所述第四判断电路的第四输入端102接地，该第四判断电路的输出端连接所述第一P型场效应管的衬底44。

本实用新型的工作原理为：

通过控制信号EN来控制开关NMOS管NMOS1的闭合或者关断。为了把信号输入端IN的高电位传递给信号输出端OUT，如果开关NMOS管处于闭合状态，其栅电压VG，会使用电荷泵模块（charge-pump）提高到IN+X,如果处于关断状态，其栅电压VG=0V。X指的是某个特定的电压值，如果开关NMOS管是一个5V的NMOS器件，X会选择5V，如果开关NMOS管是3.3V的NMOS器件，X会选择3.3V。

在信号输入端IN没有负电压毛刺的情况下，负电压保护电路不能影响芯片的正常工作。下面我们列举每一种可能的工作状态。

第一种情况：开关NMOS管处于闭合状态，此时，逻辑控制中，控制信号EN为高，EN_为低，VG=IN+X，负电压保护电路中，第二N型场效应管NMOS2的栅极电压VG_NW1=IN,源极，漏极的电压分别接到IN和IN+X，衬底通过判断电路接到IN，第二N型场效应管NMOS2处在截至状态。所以，此时负电电压保护电路不影响系统工作。

第二种情况：开关NMOS管处于关断状态，此时，逻辑控制中，控制信号EN为低，EN_为高，VG=0V，负电压保护电路中，第二N型场效应管NMOS2的栅极电压VG_NW1=0,源极，漏极的电压分别接到0和IN，衬底通过判断电路接到0，第二N型场效应管NMOS2处在截至状态。所以，此时负电电压保护电路不影响系统工作。

第三种情况：信号输入端IN小于信号输出端OUT一个阈值（大约0.7V），此时无论外部如果来控制EN，内部都会强制把EN拉到低电位。负电压保护电路的工作状态同第二情况。

第四种情况：负电毛刺出现的情况下。信号输入端IN出现负脉冲的情况，判断电路控制开关NMOS管NMOS1、第二N型场效应管NMOS2、第三N型场效应管NMOS3、P型场效应管PMOS1通过切换衬底的方式，避免在IN突变到负电压的情况下漏电。对于开关NMOS管NMOS1的衬底14切换到最低电位，此时的最低电位是IN，当IN从0向负电压突变的工程中，第二N型场效应管NMOS2的栅电压VG_NM1由于连接第三N型场效应管NMOS3与P型场效应管PMOS1构成的反相器的输出端，其会保持在0V附近，第二N型场效应管NMOS2的源端IN已经下降到0V以下，当第二N型场效应管NMOS2的栅极最低电压VGS<0.7V,第二N型场效应管NMOS2处于亚阈值状态，此时峰值倒灌电流可以到达0.8毫安,当第二N型场效应管NMOS2的VGS>0.7V,第二N型场效应管NMOS2完全开启，开关NMOS管NMOS1的栅电压（VG）被迅速拉到IN一样的电位。此时开关NMOS管NMOS1被完全关闭。在IN从0V下降到-0.7V的过程中，开关NMOS管NMOS1会有小的倒灌电流，这个电流足够小不会损坏芯片。负电压毛刺的波形如图6所示，信号输出端的波形如图7A所示。

实施例二

请参见图5。该实施例与实施例一的区别在于，在所述开关NMOS管的栅极12与开关NMOS管NMOS1的第一N+区11之间并联一个电阻6。电阻6可以进一步降低倒灌电流。

在本实施例中，所述电阻的电阻值为5兆欧姆。

其工作原理如下：信号输入端IN出现负脉冲的情况，判断电路控制开关NMOS管NMOS1、第二N型场效应管NMOS2、第三N型场效应管NMOS3、P型场效应管PMOS1通过切换衬底的方式，避免在IN突变到负电压的情况下漏电。对于开关NMOS管NMOS1的衬底14切换到最低电位，此时的最低电位是IN，当IN从0向负电压突变的工程中，第二N型场效应管NMOS2的栅电压VG_NM1由于连接第三N型场效应管NMOS3与P型场效应管PMOS1构成的反相器的输出端，其会保持在0V附近，第二N型场效应管NMOS2的源端IN已经下降到0V以下，当第二N型场效应管NMOS2的栅极最低电压VGS<0.7V,第二N型场效应管NMOS2处于亚阈值状态，此时电阻值等于5兆欧姆的电阻6，帮助开关NMOS管NMOS1的栅电压（VG）跟随IN，从而使开关NMOS管NMOS1处于关断的状态。此处的电阻如果太小，比如小于1兆欧姆，会影响电荷泵的工作，如果太大会影响开关NMOS管NMOS1的栅电压（VG）跟随IN的速度。当第二N型场效应管NMOS2的VGS>0.7V,第二N型场效应管NMOS2完全开启，开关NMOS管NMOS1的栅电压（VG）被迅速拉到IN一样的电位。此时开关NMOS管NMOS1被完全关闭。在IN从0V下降到-0.7V的过程中，开关NMOS管NMOS1会有小的倒灌电流，这个电流足够小不会损坏芯片。在IN从0V下降到-0.7V的过程中，相对于没有加大电阻的负电压保护电路，可以得到更低的反灌电流。负电压毛刺的波形如图6所示，信号输出端的波形如图7B所示。

应理解，这些实施方式仅用于说明本实用新型而不用于限制本实用新型的范围。此外应理解，在阅读了本实用新型讲授的内容之后，本领域技术人员可以对本实用新型作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。

Claims (10)

1.一种端口负载保护开关的负压过压保护电路，其特征在于包括：

P型场效应管，其源极与信号输入端连接；

第三N型场效应管，其栅极与P型场效应管的栅极相连且与控制信号相连，其漏极与P型场效应管的漏极相连，其源极接地；

第二N型场效应管，其包括栅极、第三N+区和第四N+区，其栅极与P型场效应管的漏极相连，其第三N+区和第四N+区对应分别形成源极或漏极；

开关NMOS管，其包括栅极、第一N+区和第二N+区，其栅极与所述第四N+区相连，且其栅极通过一反相器与所述控制信号相连，其第一N+区和第二N+区对应分别形成源极或漏极，第一N+区与第三N+区以及信号输入端相连，第二N+区与信号输出端相连；

判断电路，其与所述开关NMOS管的衬底、第二N型场效应管的衬底及第三N型场效应管的衬底和P型场效应管的衬底连接且控制所述开关NMOS管的衬底、第二N型场效应管的衬底及第三N型场效应管的衬底连接到最高电位、控制所述P型场效应管的衬底连接到最低电位。

2.根据权利要求1所述的端口负载保护开关的负压过压保护电路，其特征在于：所述端口负载保护开关的负压过压保护电路还包括一并联在所述开关NMOS管的栅极与第一N+区之间的电阻。

3.根据权利要求2所述的端口负载保护开关的负压过压保护电路，其特征在于：所述电阻的电阻值为5兆欧姆。

4.根据权利要求1所述的端口负载保护开关的负压过压保护电路，其特征在于：所述开关NMOS管、第三N型场效应管和第二N型场效应管均为隔离的NMOS器件。

5.根据权利要求4所述的端口负载保护开关的负压过压保护电路，其特征在于：所述隔离的NMOS器件为采用深N阱方式或者N型埋层使NMOS晶体管浮在P型衬底上的隔离的NMOS器件。

6.根据权利要求1所述的端口负载保护开关的负压过压保护电路，其特征在于：所述判断电路包括与所述开关NMOS管、第二N型场效应管、第三N型场效应管和所述P型场效应管连接的第一判断电路、第二判断电路和第三判断电路和第四判断电路，且所述第一判断电路、第二判断电路和第三判断电路为选择低电压电路，所述第四判断电路为选择高电压电路。

7.根据权利要求6所述的端口负载保护开关的负压过压保护电路，其特征在于：所述选择低电压电路包括第四N型场效应管和第五N型场效应管，所述第四N型场效应管的源极连接第一输入端、其栅极连接第二输入端、其漏极与其衬底和所述第五N型场效应管的漏极相连、其衬底与所述第五N型场效应管的衬底和一输出端相连；所述第五N型场效应管的栅极与所述第一输入端相连、其源极与所述第二输入端相连。

8.根据权利要求6所述的端口负载保护开关的负压过压保护电路，其特征在于：所述选择高电压电路包括第二P型场效应管和第三P型场效应管，所述第二P型场效应管的源极连接第三输入端、其栅极连接第四输入端、其漏极与其衬底和所述第三P型场效应管的漏极相连、其衬底与所述第三P型场效应管的衬底和一输出端相连；所述第三P型场效应管的栅极与所述第三输入端相连、其源极与所述第四输入端相连。

9.根据权利要求7所述的端口负载保护开关的负压过压保护电路，其特征在于：所述第一判断电路的第一输入端与所述开关NMOS管的第一N+区相连，所述第一判断电路的第二输入端与所述开关NMOS管的第二N+区相连，所述第一判断电路的输出端与所述开关NMOS管的衬底相连；所述第二判断电路的第一输入端与所述第二N型场效应管的第三N+区相连，所述第二判断电路的第二输入端与所述第二N型场效应管的第四N+区相连，所述第二判断电路的输出端与所述第二N型场效应管的衬底相连；所述第三判断电路的第一输入端与所述第三N型场效应管的漏极相连，所述第三判断电路的第二输入端与所述第三N型场效应管的源极相连，所述第三判断电路的输出端与所述第三N型场效应管的衬底相连。

10.根据权利要求8所述的端口负载保护开关的负压过压保护电路，其特征在于：所述第四判断电路的第三输入端连接所述第一P型场效应管的源极，所述第四判断电路的第四输入端接地，所述第四判断电路的输出端与所述第一P型场效应管的衬底相连。

Images