CN203260577U - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN203260577U CN203260577U CN2013203004734U CN201320300473U CN203260577U CN 203260577 U CN203260577 U CN 203260577U CN 2013203004734 U CN2013203004734 U CN 2013203004734U CN 201320300473 U CN201320300473 U CN 201320300473U CN 203260577 U CN203260577 U CN 203260577U
- Authority
- CN
- China
- Prior art keywords
- semiconductor element
- power semiconductor
- power
- semiconductor device
- chip mat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
本实用新型提供半导体装置,其通过分散排列多个小面积的化合物半导体元件来实现大容量化。该半导体装置的特征在于具有:第一芯片垫;第二芯片垫,其与第一芯片垫一体地形成;第一功率用半导体元件,其接合于第一芯片垫的主面;第二功率用半导体元件,其接合于第二芯片垫的主面;以及散热板,其有隔着具有散热性的绝缘膜固定于第二芯片垫的另一主面的主面,该半导体装置具有以散热板的另一主面露出的方式使第一芯片垫、第二芯片垫、第一功率用半导体元件、第二功率用半导体元件、绝缘膜和散热板密封在树脂密封体中的结构,第一功率用半导体元件的工作温度比第二功率用半导体元件的工作温度的上限高,第一功率用半导体元件被分散地排列了多个。
Description
技术领域
本实用新型涉及半导体装置,特别涉及排列有多个半导体元件的结构。
背景技术
面对地球温暖化和资源枯竭等各种环境问题,要求构建低碳社会和节能社会的呼声日益高涨。对于电气设备而言,例如空调、冰箱、洗衣机等使用电机的家庭用电气设备的节能化成为重要技术,强烈要求提供一种能高效控制电机驱动的小型且高性能的电机驱动用半导体装置。
半导体装置中的IGBT(Insulated Gate Bipolar Transistor,绝缘栅双极型晶体管)或SBD(Schottky Barrier Diode,肖特基二极管)等功率用半导体元件是处理大功率的半导体元件,功率损失大于对其进行控制的控制用半导体元件,因而实际使用时的发热量大,需要高散热性结构,以将这些功率用半导体元件的动作温度抑制到预定温度以下。
作为高散热性的结构,公知有在引线框架的背面隔着具有散热性的绝缘膜而粘接散热板的结构,为了降低成本,在上表面载置有工作温度低的功率用半导体元件的芯片垫上接合散热板,在上表面载置有工作温度高的功率用半导体元件的芯片垫上不接合散热板的结构(例如,参照专利文献1)。
专利文献1:日本特开2011-100855号公报
一般的半导体装置使用的半导体元件利用硅(Si)。但是,硅半导体在高温状态下的动作方面存在问题。因此,近年来利用开关速度比硅半导体快且低损失的化合物半导体例如碳化硅(SiC)等的功率用半导体元件受到关注。
但是,以现在技术制造的SiC半导体中有很多导致泄露的晶体缺陷等缺陷,当为了化合物半导体元件的大容量化而加大元件面积时,在元件内存在晶体缺陷的概率提高,电气特性显著降低。因此,即使在使用现有技术而利用大面积的化合物半导体元件的情况下,也具有不能实现大容量半导体装置的问题。
实用新型内容
本实用新型正是鉴于上述问题而完成的,其目的在于提供半导体装置,其能够通过分散排列多个小面积的化合物半导体元件而实现大容量化。
本实用新型为了解决上述课题,形成了下面揭示的结构。
本实用新型的半导体装置,其特征在于,其具有:第一芯片垫;第二芯片垫,其与所述第一芯片垫一体地形成;第一功率用半导体元件,其接合于所述第一芯片垫的主面;第二功率用半导体元件,其接合于所述第二芯片垫的主面;以及散热板,其有隔着具有散热性的绝缘膜固定于所述第二芯片垫的另一主面的主面,该半导体装置具有以所述散热板的另一主面露出的方式使所述第一芯片垫、所述第二芯片垫、所述第一功率用半导体元件、所述第二功率用半导体元件、所述绝缘膜和所述散热板密封在树脂密封体中的结构,所述第一功率用半导体元件的工作温度比所述第二功率用半导体元件的工作温度的上限高,所述第一功率用半导体元件被分散地排列了多个。
本实用新型的半导体装置的特征在于,所述第一功率用半导体元件是化合物半导体元件。
本实用新型的半导体装置的特征在于,所述第一功率用半导体元件是SiC半导体元件或GaN半导体元件。
本实用新型的半导体装置的特征在于,所述第一功率用半导体元件为减少存在于元件内的晶体缺陷而减小了面积。
本实用新型的半导体装置的特征在于,所述第二功率用半导体元件是Si半导体元件。
本实用新型的半导体装置,其特征在于具有:第一芯片垫;第二芯片垫,其与所述第一芯片垫一体地形成;第一功率用半导体元件,其接合于所述第一芯片垫的主面;第二功率用半导体元件,其接合于所述第二芯片垫的主面;以及散热板,其有隔着具有散热性的绝缘膜固定于所述第二芯片垫的另一主面的主面,该半导体装置具有以所述散热板的另一主面露出的方式使所述第一芯片垫、所述第二芯片垫、所述第一功率用半导体元件、所述第二功率用半导体元件、所述绝缘膜和所述散热板密封在树脂密封体中的结构,所述第一功率用半导体元件的工作温度比所述第二功率用半导体元件的工作温度的上限高,所述第一功率用半导体元件被分散地排列了多个。这里,工作温度是指应正常工作的临界温度。
本实用新型的半导体装置的特征在于,所述第一功率用半导体元件是化合物半导体元件。
本实用新型的半导体装置的特征在于,所述第一功率用半导体元件是SiC半导体元件或GaN半导体元件。
本实用新型的半导体装置的特征在于,所述第一功率用半导体元件为减少存在于元件内的晶体缺陷而减小了面积。
本实用新型的半导体装置的特征在于,所述第二功率用半导体元件是Si半导体元件。
本实用新型如上所述那样构成,因此能够提供大容量的功率用半导体装置。
附图说明
图1是本实用新型的实施例1涉及的半导体装置的放大剖视图。
图2是表示本实用新型的现有例1涉及的半导体装置的内部的放大俯视图。
图3是表示本实用新型的实施例1涉及的半导体装置的内部的放大俯视图。
图4是表示本实用新型的实施例2涉及的半导体装置的内部的放大俯视图。
符号说明
1:半导体装置;
2:引线框架;
2a:连接部;
3:第一芯片垫;
3a:边缘部;
4:第二芯片垫;
5:第一粘接剂;
6:第二粘接剂;
7:第一功率用半导体元件(现有例1);
7a:第一功率用半导体元件(实施例1);
7b:第二功率用半导体元件(实施例2);
8:第二功率用半导体元件;
9:绝缘膜;
10:散热板;
11:树脂密封体。
具体实施方式
以下,参照附图对实施本实用新型的方式进行详细的说明。而且,在以下的附图的记载中,对于相同或类似的部分,用相同或类似的符号来表示。但是,附图仅是示意的,尺寸关系的比例等与现实不同。因此,应按照以下的说明来判断具体的尺寸等。另外,在附图相互之间,当然也包含彼此的尺寸关系和比例不同的部分。
另外,如下所示的实施方式是用于具体表现本实用新型技术思想的例示,本实用新型的实施方式并不以下述内容限定构成部件的材质、形状、结构、配置等。本实用新型的实施方式能够在不脱离要旨的范围内实施各种变更。
【实施例1】
下面,参照附图说明本实用新型的实施例1涉及的半导体装置1。
图1是本实用新型的实施例1涉及的半导体装置的放大剖视图。这里,示出了放大半导体装置中的功率用半导体元件附近的剖视状态。此外,省略了用于电连接控制用半导体元件和基板的金属线。
如图1所示,半导体装置1由如下部分构成:引线框架2、第一芯片垫3、第二芯片垫4、第一粘接剂5、第二粘接剂6、第一功率用半导体元件7、第二功率用半导体元件8、绝缘膜9、散热板10和树脂密封体11。
引线框架2由第一芯片垫3和第二芯片垫4构成。例如,适用对0.5mm厚的平形状板材进行冲压加工或化学蚀刻加工,材质多使用铜或铜合金,表面可实施镀银等。
第一芯片垫3隔着第一粘接剂5在主面载置第一功率用半导体元件7。例如,适用对0.5mm厚的平形状板材进行冲压加工或化学蚀刻加工,材质多使用铜或铜合金,表面可实施镀银等。
第二芯片垫4隔着第二粘接剂6在主面载置第二功率用半导体元件8。例如,适用对0.5mm厚的平形状板材进行冲压加工或化学蚀刻加工,材质多使用铜或铜合金,表面可实施镀银等。
另外,第二芯片垫4隔着具有散热性的绝缘膜,将第二芯片垫的另一主面与散热板的主面粘接起来。
第一功率用半导体元件7a隔着第一粘接剂5载置并固定于芯片垫3的主面。第一功率用半导体元件7a是处理大功率的半导体元件,功率损失比对其进行控制的半导体元件大,因此成为高温。
第一功率用半导体元件7a的工作温度比第二功率用半导体元件8的工作温度的上限高,因此优选工作温度高的化合物半导体,另外,从热损失少而发热少的方面考虑,优选化合物半导体。例如由SiC半导体构成。
第二功率用半导体元件8隔着第二粘接剂载置并固定于第二芯片垫4的主面。第二功率用半导体元件8是处理大功率的半导体元件,功率损失比对其进行控制的半导体元件大,因此成为高温。第二功率用半导体元件8的工作温度比第一功率用半导体元件7低,例如由Si半导体构成。
第一粘接剂和第二粘接剂优选导电性优良的焊料或Ag焊膏等。而且,第一功率用半导体元件的工作温度比第二功率用半导体元件高,因此,优选为,第一粘接剂在比第二粘接剂高的温度下也具有某种程度的粘接力。
此外,粘接剂使用焊料的情况下,考虑到环境因素,优选不含Pb。
绝缘膜9为了将从第二功率用半导体元件产生的热高效地传递到散热板10而优选导电性优良。
绝缘膜10为了将从第二功率用半导体元件产生的热隔着绝缘膜9高效地传递到树脂密封体11的外部而优选导热性优良。
树脂密封体11使用冲压装置作为树脂成型模具,树脂成型为压注模(transfermold)。例如,树脂密封体11使用热硬化性环氧树脂。以上,半导体装置1完成。
下面,参照图2和图3,示出第一功率用半导体元件的配置进行说明。图2是表示本实用新型的现有例1涉及的半导体装置的内部的放大俯视图。图3是表示本实用新型的实施例1涉及的半导体装置的内部的放大俯视图。
图2所示的现有例中的第一功率用半导体元件7是1个,且为大面积。
与此相对,图3所示的本实用新型的实施例1中的第一功率用半导体元件7a是2个以上,每个元件的面积比现有例1的元件小。
下面,说明上述的实施例1涉及的半导体装置的效果。
本实用新型的实施例1涉及的半导体装置,根据第一方面,分散排列有多个第一功率用半导体元件,由此能够进行热分散。
根据第二方面,第一功率用半导体元件是化合物半导体元件,由此能够减少热损失,减少发热。
根据第三方面,第一功率用半导体元件可以是SiC半导体元件或GaN半导体元件。
根据第四方面,第一功率用半导体元件为减少存在于元件内的晶体缺陷而减小了面积,由此减少了泄露电流,提高了电气特性。
根据第五方面,第二功率用半导体元件是Si半导体元件,由此比化合物半导体廉价,所以能够降低成本。
如上所述,记载了用于实施本实用新型的方式,但根据该公开,本领域技术人员当然能够清楚各种替代实施方式和实施例。
对实施例2涉及的功率用半导体元件与实施例1不同点进行说明。图4是表示实施例2涉及的半导体装置的内部的放大俯视图。第一功率用半导体元件的载置区域的宽度d3比连接部2a宽,即d3>d4。
此外,第二功率用半导体元件与第一功率用半导体元件之间的距离d1及第一功率用半导体元件与芯片垫的边缘部3a之间的距离d2的关系为d1>d2。通过分散配置第一功率用半导体元件,能够进行热分散,提高散热性。
此外,通过进一步减小第一功率用半导体元件的面积,减少了元件内的晶体缺陷,减少了泄露电流,由此提高了电气特性。
在上述例子中,第一功率用半导体元件7a利用了SiC半导体元件,在由以大功率工作的其他材料构成的半导体元件的情况下,上述结构也是有效的,这是显然的。例如,还能由GaN(氮化镓)等构成半导体元件。
此外,半导体装置1还可以是在同一壳体内收纳有功率用半导体元件、控制用半导体元件、保护元件等的IPM(Intelligent Power Module,智能功率模块)。IPM在电机驱动控制中流过大电流,发热对策非常重要,通过本实用新型能够降低半导体元件间的热干扰。
此外,附图中省略的电连接用的金属线,还可以是夹持引线,由此可使大电流流过。
Claims (5)
1.一种半导体装置,其特征在于具有:
第一芯片垫;
第二芯片垫,其与所述第一芯片垫一体地形成;
第一功率用半导体元件,其接合于所述第一芯片垫的主面;
第二功率用半导体元件,其接合于所述第二芯片垫的主面;以及
散热板,其有隔着具有散热性的绝缘膜固定于所述第二芯片垫的另一主面的主面,
该半导体装置具有以所述散热板的另一主面露出的方式使所述第一芯片垫、所述第二芯片垫、所述第一功率用半导体元件、所述第二功率用半导体元件、所述绝缘膜和所述散热板密封在树脂密封体中的结构,
所述第一功率用半导体元件的工作温度比所述第二功率用半导体元件的工作温度的上限高,
所述第一功率用半导体元件被分散地排列了多个。
2.根据权利要求1所述的半导体装置,其特征在于,
所述第一功率用半导体元件是化合物半导体元件。
3.根据权利要求2所述的半导体装置,其特征在于,
所述第一功率用半导体元件是SiC半导体元件或GaN半导体元件。
4.根据权利要求1所述的半导体装置,其特征在于,
所述第一功率用半导体元件为减少存在于元件内的晶体缺陷而减小了面积。
5.根据权利要求1所述的半导体装置,其特征在于,
所述第二功率用半导体元件是Si半导体元件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-040266 | 2013-03-01 | ||
JP2013040266A JP2014170767A (ja) | 2013-03-01 | 2013-03-01 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203260577U true CN203260577U (zh) | 2013-10-30 |
Family
ID=49473119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013203004734U Expired - Fee Related CN203260577U (zh) | 2013-03-01 | 2013-05-29 | 半导体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2014170767A (zh) |
CN (1) | CN203260577U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018195838A (ja) * | 2018-07-19 | 2018-12-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10607978B2 (en) | 2014-06-02 | 2020-03-31 | Renesas Electronics Corporation | Semiconductor device and electronic apparatus |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5083294B2 (ja) * | 2009-11-06 | 2012-11-28 | 三菱電機株式会社 | 電力用半導体装置 |
JP5692377B2 (ja) * | 2011-06-16 | 2015-04-01 | 富士電機株式会社 | 半導体ユニットおよび半導体装置 |
-
2013
- 2013-03-01 JP JP2013040266A patent/JP2014170767A/ja active Pending
- 2013-05-29 CN CN2013203004734U patent/CN203260577U/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10607978B2 (en) | 2014-06-02 | 2020-03-31 | Renesas Electronics Corporation | Semiconductor device and electronic apparatus |
JP2018195838A (ja) * | 2018-07-19 | 2018-12-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2014170767A (ja) | 2014-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9691673B2 (en) | Power module semiconductor device | |
CN103563075B (zh) | 半导体单元及使用该单元的半导体器件 | |
Stockmeier et al. | SKiN: Double side sintering technology for new packages | |
TWI546917B (zh) | 功率模組、電源變換器以及功率模組的製造方法 | |
US10522517B2 (en) | Half-bridge power semiconductor module and manufacturing method therefor | |
US9515061B2 (en) | Semiconductor module and semiconductor device | |
JP2008021796A (ja) | 半導体装置およびその製造方法 | |
JP2012175070A (ja) | 半導体パッケージ | |
JP2019046899A (ja) | 電子装置 | |
CN110400785A (zh) | 半导体装置以及驱动电路 | |
CN203260577U (zh) | 半导体装置 | |
US10490482B1 (en) | Cooling devices including jet cooling with an intermediate mesh and methods for using the same | |
CN110060991B (zh) | 智能功率模块及空调器 | |
CN110176852B (zh) | 智能功率模块及空调器 | |
CN209545454U (zh) | 智能功率模块及空调器 | |
CN209056480U (zh) | 一种应用于igbt功率模块封装的陶瓷覆铜板装置 | |
CN217719575U (zh) | 一种双面散热的智能功率模块封装结构 | |
CN104465605A (zh) | 一种半导体芯片封装结构 | |
CN110634822B (zh) | 安装基板、智能功率模块及空调器 | |
US10199347B2 (en) | Semiconductor device | |
CN111834238A (zh) | 一种采用凸块与倒装的大功率半导体器件封装方法 | |
CN212209492U (zh) | 功率模块 | |
CN210129504U (zh) | 智能功率模块及空调器 | |
CN205104480U (zh) | 半导体装置 | |
CN204204845U (zh) | 一种半导体芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131030 |
|
CF01 | Termination of patent right due to non-payment of annual fee |