CN203134779U - 一种先进四边扁平无引脚封装结构 - Google Patents

一种先进四边扁平无引脚封装结构 Download PDF

Info

Publication number
CN203134779U
CN203134779U CN 201220700797 CN201220700797U CN203134779U CN 203134779 U CN203134779 U CN 203134779U CN 201220700797 CN201220700797 CN 201220700797 CN 201220700797 U CN201220700797 U CN 201220700797U CN 203134779 U CN203134779 U CN 203134779U
Authority
CN
China
Prior art keywords
pin
material layer
metal material
chip carrier
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201220700797
Other languages
English (en)
Inventor
秦飞
夏国峰
安彤
刘程艳
武伟
朱文辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN 201220700797 priority Critical patent/CN203134779U/zh
Application granted granted Critical
Publication of CN203134779U publication Critical patent/CN203134779U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种先进四边扁平无引脚封装结构，包括方案一：芯片载体配置于封装结构的中央部位，芯片载体下方具有用于接地的引脚，相邻引脚之间具有凹槽，外围的引脚具有台阶结构；多个引脚围绕芯片载体呈多圈排列，引脚具有台阶结构。方案二：多个引脚在封装结构中呈面阵排列，引脚具有台阶结构。在这两种方案中都采用绝缘填充材料和塑封材料进行二次包封。

Description

一种先进四边扁平无引脚封装结构
技术领域
本实用新型涉及半导体元器件制造技术领域，尤其涉及到先进四边扁平无引脚封装。 
背景技术
随着电子产品如手机、笔记本电脑等朝着小型化，便携式，超薄化，多媒体化以及满足大众化所需要的低成本方向发展，高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。与价格昂贵的BGA等封装形式相比，近年来快速发展的新型封装技术，即四边扁平无引脚QFN（Quad Flat Non—lead Package）封装，由于具有良好的热性能和电性能、尺寸小、成本低以及高生产率等众多优点，引发了微电子封装技术领域的一场新的革命。 
图1A和图1B分别为传统QFN封装结构的背面示意图和沿I-í 剖面的剖面示意图，该QFN封装结构包括引线框架11，塑封材料12，粘片材料13，IC芯片14，金属导线15，其中引线框架11包括芯片载体111和围绕芯片载体111四周排列的引脚112，IC芯片14通过粘片材料13固定在芯片载体111上，IC芯片13与四周排列的引脚112通过金属导线15实现电气连接，塑封材料12对IC芯片14、金属导线15和引线框架11进行包封以达到保护和支撑的作用，引脚112裸露在塑封材料12的底面，通过焊料焊接在PCB等电路板上以实现与外界的电气连接。底面裸露的芯片载体111通过焊料焊接在PCB等电路板上，具有直接散热通道，可以有效释放IC芯片14产生的热量。与传统的TSOP和SOIC封装相比，QFN封装不具有鸥翼状引线，导电路径短，自感系数及阻抗低，从而可提供良好的电性能，可满足高速或者微波的应用。裸露的芯片载体提供了卓越的散热性能。 
随着IC集成度的提高和功能的不断增强，IC的I/O数随之增加，相应的电子封装的I/O引脚数也相应增加，但是传统的四边扁平无引脚封装件，单圈的引脚围绕芯片载体呈周边排列，限制了I/O数量的提高，满足不了高密度、具有更多I/O数的IC的需要。传统的引线框架无台阶式结构设计，无法有效的锁住塑料材料，导致引线框架与塑封材料结合强度低，易于引起引线框架 与塑封材料的分层甚至引脚或芯片载体的脱落，而且无法有效的阻止湿气沿着引线框架与塑封材料结合界面扩散到电子封装内部，从而严重影响了封装体的可靠性。传统QFN产品由于芯片载体的尺寸远远大于周边排列的引脚的尺寸，在焊接在PCB等电路板时，芯片载体下的大面积焊料易造成封装体的漂移，从而导致周边排列的引脚焊接的失效。传统QFN产品在塑封工艺时需要预先在引线框架背面粘贴胶带以防止溢料现象，待塑封后还需进行去除胶带、塑封料飞边等清洗工艺，增加了封装成本增高。使用切割刀切割分离传统的四边扁平无引脚封装件，切割刀在切割塑封材料的同时也会切割到引线框架金属，不仅会造成切割效率的降低和切割刀片寿命的缩短，而且会产生金属毛刺，影响了封装体的可靠性。因此，为了突破传统QFN的低I/O数量的瓶颈，提高封装体的可靠性和降低封装成本，急需研发一种高可靠性、低成本、高I/O密度的先进QFN封装及其制造方法。 
实用新型内容
本实用新型提供了一种面阵引脚排列、先进QFN封装及其制造方法，以达到突破传统QFN的低I/O数量的瓶颈和提高封装体的可靠性的目的。 
为了实现上述目的，本实用新型采用下述技术方案： 
本实用新型提出一种先进四边扁平无引脚封装件结构，包括以下两种方案： 
方案一： 
芯片载体配置于封装结构的中央部位，芯片载体下方具有用于接地的引脚，相邻引脚之间具有凹槽，外围的引脚具有台阶结构。多个引脚围绕芯片载体呈多圈排列，具有台阶结构。第一金属材料层配置于芯片载体和多个引脚的上表面位置，第二金属材料层配置于芯片载体和多个引脚的下表面位置。IC芯片通过粘贴材料配置于芯片载体上表面位置的第一金属材料层上。绝缘填充材料配置于芯片载体和引脚的台阶结构下，以及芯片载体的凹槽中。 
IC芯片的多个键合焊盘通过金属导线分别连接至芯片载体和引脚配置的第一金属材料层上。塑封材料包覆密封上述IC芯片、粘贴材料、金属导线、芯片载体和引脚和第一金属材料层，暴露出配置于芯片载体和引脚下表面的第二金属材料层。 
方案二： 
多个引脚在封装结构中呈面阵排列，具有台阶结构。第一金属材料层配置于引脚的上表面位置，第二金属材料层配置于多个引脚的下表面位置。IC芯片通过粘贴材料配置于引脚上表面位置的第一金属材料层上。绝缘填充材料配置于引脚的台阶结构下方。IC芯片的多个键合焊盘通过金属导线分别连接至引脚配置的第一金属材料层上。塑封材料包覆密封上述IC芯片、粘贴材料、金属导线、引脚和第一金属材料层，暴露出配置于引脚下表面的第二金属材料层。 
根据本实用新型的实施例，先进QFN封装具有面阵排列分布的引脚。 
根据本实用新型的实施例，在封装结构中呈面阵排列分布的引脚具有台阶结构。 
根据本实用新型的实施例，配置于封装件结构的中央部位的芯片载体具有凹槽。 
根据本实用新型的实施例，配置于封装件结构的中央部位的芯片载体具有台阶结构。 
根据本实用新型的实施例，在封装件结构中呈面阵排列分布的引脚的横截面形状呈圆形形状。 
根据本实用新型的实施例，在封装件结构中呈面阵排列分布的引脚的横截面形状呈矩形形状。 
根据本实用新型的实施例，面阵排列的引脚的排列方式为平行排列。 
根据本实用新型的实施例，面阵排列的引脚的排列方式为交错排列。 
根据本实用新型的实施例，芯片载体和多个引脚上表面和下表面分别配置有第一金属材料层和第二金属材料层。 
根据本实用新型的实施例，芯片载体和引脚上表面和下表面分别配置的第一金属材料层和第二金属材料层包括镍(Ni)、钯(Pd)、金(Au)、银(Ag)、锡(Sn)金属材料。 
根据本实用新型的实施例，引脚台阶结构下方配置绝缘填充材料。 
根据本实用新型的实施例，芯片载体的凹槽结构中配置绝缘填充材料。 
根据本实用新型的实施例，引脚台阶结构下方和芯片载体的凹槽中配置绝缘填充材料种类是热固性塑封材料，或者塞孔树脂、油墨以及阻焊绿油等材料。 
本实用新型的制作方法，包括以下步骤： 
步骤1：对金属基材进行清洗和预处理，在金属基材的上表面和下表面配置掩膜材料层图形。 
步骤2：对配置于金属基材下表面的掩膜材料层进行曝光显影，形成蚀刻窗口。 
步骤3：以具有蚀刻窗口的掩膜材料层作为抗蚀层，对金属基材下表面进行蚀刻，形成凹槽。 
步骤4：用化学处理方法或者机械方法移除配置于金属基材下表面的掩膜材料层。 
步骤5：在金属基材下表面经蚀刻形成的凹槽中配置绝缘填充材料。 
步骤6：对金属基材上表面的掩膜材料层进行曝光显影，形成蚀刻窗口。 
步骤7a：以具有蚀刻窗口的掩膜材料层作为抗蚀层，对金属基材上表面进行蚀刻，形成面阵排列的具有台阶结构的多个引脚， 
步骤7b：以具有蚀刻窗口的掩膜材料层作为抗蚀层，对金属基材上表面进行蚀刻，形成具有台阶结构、凹槽的芯片载体，以及围绕芯片载体呈多圈排列的具有台阶结构的引脚。 
步骤8：用化学处理方法或者机械方法移除配置于金属基材下表面的掩膜材料层。 
步骤9：在形成的芯片载体和引脚的上表面和下表面分别配置第一金属材料层和第二金属材料层。 
步骤10：通过含银颗粒的环氧树脂树脂或者胶带等粘贴材料将IC芯片配置于芯片载体上表面位置的第一金属材料层上，或者配置于引脚上表面位置的第一金属材料层上 
步骤11：IC芯片上的多个键合焊盘通过金属导线分别连接至引脚和芯片载体配置的第一金属材料层上，实现电气互联和接地。 
步骤12：用塑封材料包覆密封上述IC芯片、粘贴材料、金属导线、芯片载体、引脚和第一金属材料层，暴露出配置于芯片载体和引脚下表面的第二金属材料层。 
步骤13：根据所选塑封材料的后固化要求进行后固化。 
步骤14：对塑封后的产品阵列进行激光打印。 
步骤15：切割分离产品，形成独立的单个封装件。 
根据本实用新型的实施例，通过化学镀方法配置第一金属材料层和第二金属材料层。 
根据本实用新型的实施例，以掩膜材料层作为抗蚀层，选用仅蚀刻金属基材的蚀刻液对金属基材上表面和下表面进行蚀刻。 
根据本实用新型的实施例，绝缘填充材料通过丝网印刷或者涂布等方法配置在凹槽中。 
根据本实用新型的实施例，选用刀片切割、激光切割或者水刀切割等方法切割分离产品，且仅切割塑封材料和绝缘填充材料，不切割引线框架。 
基于上述，根据本实用新型，引脚面阵排列分布的先进四边扁平无引脚封装结构具有高的I/O密度，芯片载体和引脚的台阶结构增加了与塑封材料和绝缘填充材料的结合面积，具有与塑封材料和绝缘填充材料相互锁定的效果，能够有效防止芯片载体和多个引脚与塑封材料和绝缘填充材料的分层以及引脚或芯片载体的脱落，有效阻止湿气从封装件结构外部向内部扩散，面阵排列的引脚能有效防止表面贴装时芯片的漂移和引脚焊接的失效，提高了表面贴装质量，由于单个封装体之间仅由塑封材料和绝缘填充材料相连，因此当使用切割刀切割分离产品，不会切割到引线框架金属材料，从而提高了切割效率，延长了切割刀的寿命，防止了金属毛刺的产生，同时省去了传统QFN封装流程中的塑封前引线框架背面粘贴胶膜、塑封后去除胶膜和塑封料飞边等工艺，降低了封装成本。 
下文特举实施例，并配合附图对本实用新型的上述特征和优点做详细说明。 
附图说明
图1A为传统QFN封装结构的背面示意图； 
图1B为沿图1A中的I-í 剖面的剖面示意图； 
图2A为根据本实用新型的实施例绘制的引脚横截面为圆形，且引脚的排列方式为平行排列的先进QFN封装结构的背面示意图； 
图2B为根据本实用新型的实施例绘制的引脚横截面为矩形，且引脚的排列方式为平行排列的先进QFN封装结构的背面示意图； 
图3A为根据本实用新型的实施例绘制的引脚横截面为圆形，且引脚的排列方式为交错排列的先进QFN封装结构的背面示意图； 
图3B为根据本实用新型的实施例绘制的引脚横截面为矩形，且引脚的排列方式为交错排列的先进QFN封装结构的背面示意图； 
图4为根据本实用新型的实施例绘制的，沿图2A-B和图3A-B中的I-I剖 面的剖面示意图； 
图5为根据本实用新型的实施例绘制的，沿图2A-B和图3A-B中的I-I剖面的剖面示意图； 
图6A至图6N为根据本实用新型的实施例绘制的先进QFN封装结构的制造流程剖面示意图，所有剖面示意图都为沿图4剖面所示的剖面示意图。 
图中标号：100.传统四边扁平无引脚封装结构，11.引线框架，111.芯片载体，112.引脚，12.塑封材料，13.粘片材料，14.IC芯片，15.金属导线，200、200A、200B、200a、200b、200c、200d.先进四边扁平无引脚封装件结构，201.引脚，202.芯片载体，20.金属基材，20a.金属基材上表面、引线框架上表面，20b.金属基材下表面、引线框架下表面，21a、21b.掩膜材料层，22.凹槽，22a.台阶结构表面，22b.台阶结构，23.绝缘填充材料，23a.绝缘填充材料表面，24.第一金属材料层，24a.第一金属材料层表面，25.第二金属材料层，25a.第二金属材料层表面，26.粘贴材料，27.IC芯片，28.金属导线，29.塑封材料。 
具体实施方式
下面结合附图对本实用新型进行详细说明： 
图2A为根据本实用新型的实施例绘制的引脚横截面为圆形，且引脚的排列方式为平行排列的面阵引脚排列的先进QFN封装结构的背面示意图。图2B为根据本实用新型的实施例绘制的引脚横截面为矩形，且引脚的排列方式为平行排列的面阵引脚排列的先进QFN封装结构的背面示意图。 
参照上述图2A-B可以看出，在本实施例中，面阵引脚排列的先进QFN封装结构200a和200b具有呈面阵分布排列的引脚201，且引脚201的排列方式为平行排列，在引脚201下表面配置有第二金属材料层25，在引脚201之间配置有绝缘填充材料23。不同之处在于图2A的先进四边扁平无引脚封装件结构中的引脚横截面为圆形，图2B的先进四边扁平无引脚封装件结构中的引脚横截面为矩形。 
图3A为根据本实用新型的实施例绘制的引脚横截面为圆形，且引脚的排列方式为交错排列的面阵引脚排列的先进QFN封装结构的背面示意图。图3B为根据本实用新型的实施例绘制的引脚横截面为矩形，且引脚的排列方式为交错排列的面阵引脚排列的先进QFN封装结构的背面示意图。 
参照上述图3A-B可以看出，在本实施例中，面阵引脚排列的先进QFN封装结构200c和200d具有呈面阵分布排列的引脚201，且引脚201的排列方式为交错排列，在引脚201下表面配置有第二金属材料层25，在引脚201之 间配置有绝缘填充材料23。不同之处在于图3A的先进四边扁平无引脚封装件结构中的引脚横截面为圆形，图3B的先进四边扁平无引脚封装件结构中的引脚横截面为矩形。 
图4为根据本实用新型的实施例绘制的，沿图2A-B和图3A-B中的I-I 剖面的剖面示意图。结合图2A-B、图3A-B，参照图4，在本实施例中，先进QFN封装结构200A包括引脚201、绝缘填充材料23、第一金属材料层24、第二金属材料层25、粘贴材料26、IC芯片27、金属导线28以及塑封材料29。 
在本实施例中，引脚201作为导电、散热、连接外部电路的通道，具有台阶结构22b，具有上表面20a和相对于上表面20a的下表面20b，以及台阶结构22b的台阶表面22a。引脚201的横截面形状呈圆形或者矩形状。 
第一金属材料层24和第二金属材料层25分别配置于引脚201的上表面20a位置和引脚201的下表面20b位置。第一金属材料层24具有第一金属材料层表面24a，第二金属材料层25具有第二金属材料层表面25a。 
绝缘填充材料23配置于引脚201的台阶结构22b下方，对引脚201起到支撑和保护的作用，绝缘填充材料23具有绝缘填充材料表面23a，绝缘填充材料表面23a与引脚201的下表面20b处于同一水平面上。 
IC芯片27通过粘贴材料26配置于引脚201的上表面20a的第一金属材料层24位置，IC芯片27上的多个键合焊盘通过金属导线28分别连接至引脚201配置的第一金属材料层24上，以实现电气互联。 
塑封材料29包覆密封上述IC芯片27、粘贴材料26、金属导线28、第一金属材料层24，引脚201，仅仅暴露出配置于引脚201下表面的第二金属材料层25。塑封材料29对引脚201和IC芯片27起到支撑与保护的作用。 
图5为根据本实用新型的实施例绘制的，沿图2A-B和图3A-B中的I-I 剖面的剖面示意图。结合图2A-B、图3A-B，参照图5，在本实施例中，先进QFN封装结构200B包括引脚201、芯片载体202，绝缘填充材料23、第一金属材料层24、第二金属材料层25、粘贴材料26、IC芯片27、金属导线28以及塑封材料29。 
在本实施例中，芯片载体202配置于封装件结构200B的中央部位，引脚201和芯片载体202作为导电、散热、连接外部电路的通道，具有台阶结构22b，具有上表面20a和相对于上表面20a的下表面20b，以及台阶结构22b的台阶表面22a，芯片载体202还具有凹槽结构22和用于接地的引脚201。引脚201的横截面形状呈圆形或者矩形状。 
第一金属材料层24和第二金属材料层25分别配置于引脚201和芯片载体202的上表面20a位置和下表面20b位置。第一金属材料层24具有第一金属材料层表面24a，第二金属材料层25具有第二金属材料层表面25a。 
绝缘填充材料23配置于多个引脚201的台阶结构22b下方和芯片载体202的凹槽22中，对引脚201和芯片载体202起到支撑和保护的作用，绝缘填充材料23具有绝缘填充材料表面23a，绝缘填充材料表面23a与多个引脚201和芯片载体202的下表面20b处于同一水平面上。 
IC芯片27通过粘贴材料26配置于芯片载体202的上表面20a的第一金属材料层24位置，IC芯片27上的键合焊盘通过金属导线28分别连接至引脚201和芯片载体202配置的第一金属材料层24上，以实现电气互联和接地。 
塑封材料29包覆密封上述IC芯片27、粘贴材料26、金属导线28、第一金属材料层24，引脚201和芯片载体202，仅仅暴露出配置于多个引脚201和芯片载体202的下表面的第二金属材料层25。塑封材料29对引脚201、芯片载体202和IC芯片27起到支撑与保护的作用。 
下面将以图6A至图6N来详细说明一种先进四边扁平无引脚封装件结构的制造流程。 
图6A至图6N为根据本实用新型的实施例绘制的先进QFN封装件结构的制造流程剖面示意图，所有剖面示意图都为沿图4剖面所示的剖面示意图。 
请参照图6A，提供具有上表面20a和相对于上表面20a的下表面20b的金属基材20，金属基材20的材料可以是铜、铜合金、铁、铁合金、镍、镍合金以及其他适用于制作引线框架的金属材料。金属基材20的厚度范围为0.1mm-0.25mm，例如为0.127mm，0.152mm，0.203mm。对金属基材20的上表面20a和下表面20b进行清洗和预处理，例如用等离子水去油污、灰尘等，以实现金属基材20的上表面20a和下表面20b清洁的目的。 
请参照图6B，在金属基材20的上表面20a和下表面20b上分别配置掩膜材料层21a和掩膜材料层21b，掩膜材料层21a和掩膜材料层21b要求与金属基材20结合牢固，具有热稳定性，作为抗蚀材料层，具有抗蚀刻性。掩膜材料层21a和掩膜材料层21b可通过在金属基材20的上表面20a和下表面20b上分别涂布湿膜等化学感光材料制作，涂布方法可以是幕帘涂布、滚涂与喷涂等，或者在金属基材20的上表面20a和下表面20b上分别粘贴光致干膜等化学感光材料制作。 
请参照图6C，对金属基材下表面20b上的掩膜材料层21b进行曝光显影工 艺，形成蚀刻窗口，这里所述的蚀刻窗口是指经曝光显影工艺后没有被掩膜材料层21b覆盖的金属基材20的部分区域，在后面的工艺步骤中将对没有被掩膜材料层21b覆盖的金属基材20的部分区域进行蚀刻，掩膜材料层21b保护被其覆盖的金属基材20的区域不被蚀刻。将金属基材下表面20b上的掩膜材料层21b曝露于某种光源下，如紫外光、电子束或X-射线，利用光致湿膜和光致干膜等化学感光材料的光敏特性，对光致湿膜或光致干膜进行选择性的曝光，以把掩膜版图形复印到光致湿膜或光致干膜上，经使用显影液进行显影工艺后最终在金属基材下表面20b上形成具有蚀刻窗口的掩膜材料层21b。 
请参照图6D，以金属基材下表面20b上具有蚀刻窗口的掩膜材料层21b作为蚀刻的抗蚀层，选用仅蚀刻金属基材20的蚀刻液，采用喷淋方式对金属基材20下表面20b进行蚀刻，形成凹槽22和台阶结构表面22a，蚀刻深度范围可以是占金属基材20的厚度的40%-90%。在本实施例中，喷淋方式优先采用上喷淋方式，并且可以在蚀刻液中加入少量的有机物，以减少蚀刻液对金属基材20的侧蚀效应，由于掩膜材料层21b是具有光敏特性的湿膜或者干膜等聚合物材料，耐酸性不耐碱性，作为蚀刻的抗蚀层，蚀刻液优先选择酸性蚀刻液，如酸性氯化铜蚀刻液、氯化铁蚀刻液，以减少蚀刻液对掩膜材料层21b的破坏作用。 
请参照图6E，将金属基材下表面20b上的掩膜材料层21b移除，在本实施例中的移除方法可以是化学反应方法和机械方法，化学反应方法是选用可溶性的碱性溶液，例如氢氧化钾（KOH）、氢氧化钠（NaOH），采用喷淋等方式与金属基材下表面20b上的掩膜材料层21b进行化学反应，将其溶解从而达到移除的效果，也可选择有机去膜液将掩膜材料层21b移除。 
请参照图6F，在金属基材下表面20b经蚀刻形成的凹槽22中填充绝缘填充材料23，绝缘填充材料23具有表面23a，该表面与金属基材下表面20b处于同一水平面上。在本实施例中，绝缘填充材料23可以是热固性塑封材料、塞孔树脂、油墨以及阻焊绿油等绝缘材料，绝缘填充材料23具有足够的耐酸、耐碱性，以保证后续的工艺不会对已形成绝缘填充材料23造成破坏，绝缘填充材料23的填充方法可以是通过注塑或者丝网印刷等方法填充到凹槽结构22中，填充后固化形成适当硬度的绝缘填充材料23，对于光固化绝缘填充材料23需要进行紫外线曝光，硬化后的绝缘填充材料23具有一定强度，与金属基材20具有相互锁定的效果，用机械研磨方法或者化学处理方法去除过多的绝缘填充材料23，以消除绝缘填充材料23的溢料，使绝缘填充材料23的表面23a 与金属基材下表面20b处于同一水平面上，对于感光型阻焊绿油等绝缘填充材料23，通过显影方法去除溢料。 
请参照图6G，对金属基材上表面20a上的掩膜材料层21a进行曝光显影工艺，形成蚀刻窗口，这里所述的蚀刻窗口是指经曝光显影工艺后没有被掩膜材料层21a覆盖的金属基材20的部分区域，在后面的工艺步骤中将对没有被掩膜材料层21a覆盖的金属基材20的部分区域进行蚀刻，掩膜材料层21a保护被其覆盖的金属基材20的区域不被蚀刻。将金属基材下表面20a上的掩膜材料层21a曝露于某种光源下，如紫外光、电子束或X-射线，利用光致湿膜和光致干膜等化学感光材料的光敏特性，对光致湿膜或光致干膜进行选择性的曝光，以把掩膜版图形复印到光致湿膜或光致干膜上，经使用显影液进行显影工艺后最终在金属基材下表面20a上形成具有蚀刻窗口的掩膜材料层21a。 
请参照图6H，以金属基材上表面20a上具有蚀刻窗口的掩膜材料层21a作为蚀刻的抗蚀层，选用仅蚀刻金属基材20的蚀刻液，采用喷淋方式对金属基材20上表面20a进行蚀刻，蚀刻至台阶结构表面22a，暴露出绝缘填充材料23。形成面阵分布的引脚201，引脚201之间配置有绝缘填充材料23，即呈面阵排列分布的引脚201通过绝缘填充材料23固定在一起。形成台阶结构22b，台阶结构22b具有台阶结构表面22a。在本实施例中，蚀刻液的喷淋方式优先采用上喷淋方式，并且可以在蚀刻液中加入少量的有机物，以减少蚀刻液对金属基材20的侧蚀效应，由于掩膜材料层21a是具有光敏特性的湿膜或者干膜等聚合物材料，耐酸性不耐碱性，作为蚀刻的抗蚀层，蚀刻液优先选择酸性蚀刻液，如酸性氯化铜蚀刻液、氯化铁蚀刻液，以减少蚀刻液对掩膜材料层21a的破坏作用。 
请参照图6I，将金属基材上表面20a上的掩膜材料层21a移除，在本实施例中的移除方法可以是化学反应方法和机械方法，化学反应方法是选用可溶性的碱性溶液，例如氢氧化钾（KOH）、氢氧化钠（NaOH），采用喷淋等方式与金属基材下表面20a上的掩膜材料层21a进行化学反应，将其溶解从而达到移除的效果，也可选择有机去膜液将掩膜材料层21a移除。 
请参照图6J，在引脚201的上表面20a上配置第一金属材料层24，第一金属材料层24具有表面24a，在引脚201的下表面20b上配置第二金属材料层25，第二金属材料层25具有表面25a。第一金属材料层24和第二金属材料层25的配置方法可以是化学镀、蒸发、溅射等方法，并且可以由不同的金属材料组成，在本实施例中，优先选择化学镀作为第一金属材料层24和第二 金属材料层25的配置方法。第一金属材料层24和第二金属材料层25的材料可以是镍(Ni)、钯(Pd)、金(Au)、银(Ag)、锡(Sn)等金属材料及其合金，在本实施例中，第一金属材料层24和第二金属材料层25例如是镍-钯-金镀层，对于第一金属材料层24，外面的金镀层和中间的钯镀层是保证金属导线28在引脚201上的可键合性和键合质量，里面的镍镀层是作为扩散阻挡层以防止由元素扩散-化学反应引起的过厚共晶化合物的生成，过厚的共晶化合物影响键合区域的可靠性，对于第二金属材料层25，外面的金镀层和中间的钯镀层是保证焊料在引脚201的可浸润性，提高封装体在PCB等电路板上表面贴装的质量，里面的镍镀层是作为扩散阻挡层以防止由元素扩散-化学反应引起的过厚共晶化合物的生成，过厚的共晶化合物影响表面贴装焊接区域的可靠性。 
请参照图6K，通过粘贴材料26将IC芯片27配置于引脚上表面20a的第一金属材料层24位置，在本实施例中，粘贴材料26可以是粘片胶带、含银颗粒的环氧树脂等材料。如果所配置的粘贴材料26为含银颗粒的环氧树脂材料，在配置IC芯片27后，需对粘贴材料26进行高温烘烤固化，以增强与IC芯片27、第一金属材料层24的结合强度。 
请参照图6L，IC芯片27上的多个键合焊盘通过金属导线28连接至引脚配置的第一金属材料层24上，以实现电气互联，在本实施例中，金属导线28是金线、铝线、铜线以及镀钯铜线等。 
请参照图6M，采用注塑方法，通过高温加热，用低吸水率、低应力的环保型塑封材料29包覆密封IC芯片27、粘贴材料26、金属导线28、引脚201和第一金属材料层24。在本实施例中，塑封材料29可以是热固性聚合物等材料，所填充的绝缘填充材料23具有与塑封材料29相似的物理性质，例如热膨胀系数，以减少由热失配引起的产品失效，提高产品的可靠性，绝缘填充材料23与塑封材料29可以是同一种材料。塑封后进行烘烤后固化，塑封材料29和绝缘填充材料23与具有台阶结构22b的引脚201具有相互锁定功能，可以有效防止引脚201与塑封材料29和绝缘填充材料23的分层以及引脚201的脱落，而且有效阻止湿气沿着引脚201与塑封材料29和绝缘填充材料23的结合界面扩散到封装体内部，提高了封装体的可靠性。待后固化后，对产品阵列进行激光打印。 
请参照图6N，切割先进QFN分离产品阵列，彻底切割分离塑封材料29和绝缘填充材料23形成单个面阵引脚排列的先进QFN封装件200，在本实施例中，单个产品分离方法是刀片切割、激光切割或者水刀切割等方法，且仅 切割塑封材料29和绝缘填充材料23，不切割金属材料，图6N中仅绘制出切割分离后的2个面阵引脚排列的先进QFN封装件200。 
对本实用新型的实施例的描述是出于有效说明和描述本实用新型的目的，并非用以限定本实用新型，任何所属本领域的技术人员应当理解：在不脱离本实用新型的实用新型构思和范围的条件下，可对上述实施例进行变化。故本实用新型并不限定于所披露的具体实施例，而是覆盖权利要求所定义的本实用新型的实质和范围内的修改。 

Claims (2)

1.一种先进四边扁平无引脚封装结构，其特征在于：
芯片载体配置于封装结构的中央部位，芯片载体下方具有用于接地的引脚，相邻引脚之间具有凹槽，外围的引脚具有台阶结构；
多个引脚围绕芯片载体呈多圈排列，引脚具有台阶结构；
第一金属材料层配置于芯片载体和呈多圈排列引脚的上表面位置；
第二金属材料层配置于芯片载体和呈多圈排列的下表面位置；
IC芯片通过粘贴材料配置于芯片载体上表面位置的第一金属材料层上；
绝缘填充材料配置于芯片载体和引脚的台阶结构下方，以及芯片载体的凹槽中；
IC芯片的多个键合焊盘通过金属导线分别连接至引脚和芯片载体配置的第一金属材料层；
塑封材料包覆密封上述IC芯片、粘贴材料、金属导线、芯片载体、引脚和第一金属材料层，仅仅暴露出配置于芯片载体下表面和引脚下表面的第二金属材料层。
2.一种先进四边扁平无引脚封装结构，其特征在于：
多个引脚在封装结构中呈面阵排列，引脚具有台阶结构；
第一金属材料层配置于引脚的上表面位置；
第二金属材料层配置于引脚的下表面位置；
IC芯片通过粘贴材料配置于引脚上表面位置的第一金属材料层上；
绝缘填充材料配置于引脚的台阶结构下方；
IC芯片的多个键合焊盘通过金属导线分别连接至引脚配置的第一金属材料层；
塑封材料包覆密封上述IC芯片、粘贴材料、金属导线、引脚和第一金属材料层，暴露出配置于引脚下表面的第二金属材料层。 
CN 201220700797 2012-12-17 2012-12-17 一种先进四边扁平无引脚封装结构 Expired - Fee Related CN203134779U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220700797 CN203134779U (zh) 2012-12-17 2012-12-17 一种先进四边扁平无引脚封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220700797 CN203134779U (zh) 2012-12-17 2012-12-17 一种先进四边扁平无引脚封装结构

Publications (1)

Publication Number Publication Date
CN203134779U true CN203134779U (zh) 2013-08-14

Family

ID=48942727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220700797 Expired - Fee Related CN203134779U (zh) 2012-12-17 2012-12-17 一种先进四边扁平无引脚封装结构

Country Status (1)

Country Link
CN (1) CN203134779U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972186B (zh) * 2014-05-22 2016-09-14 南通富士通微电子股份有限公司 封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972186B (zh) * 2014-05-22 2016-09-14 南通富士通微电子股份有限公司 封装结构

Similar Documents

Publication Publication Date Title
CN102354691B (zh) 一种高密度四边扁平无引脚封装及制造方法
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
CN102339809B (zh) 一种多圈引脚排列四边扁平无引脚封装及制造方法
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN106449556B (zh) 具有散热结构及电磁干扰屏蔽的半导体封装件
CN102354689B (zh) 一种面阵引脚排列四边扁平无引脚封装及制造方法
CN103021890B (zh) 一种qfn封装器件的制造方法
CN102420205B (zh) 一种四边扁平无引脚封装的制造方法
CN103165475B (zh) 一种半导体封装器件的制造方法
CN102522394A (zh) 一种芯片上芯片封装及制造方法
CN103065975B (zh) 一种再布线qfn封装器件的制造方法
CN103021876B (zh) 一种高密度qfn封装器件的制造方法
CN202633291U (zh) 一种芯片上芯片封装结构
CN202275815U (zh) 一种高密度四边扁平无引脚封装
CN203134779U (zh) 一种先进四边扁平无引脚封装结构
CN103050452B (zh) 一种再布线高密度aaqfn封装器件及其制造方法
CN202384324U (zh) 一种半导体封装中封装系统结构
CN105206595B (zh) 封装基板、包含该封装基板的覆晶封装电路及其制作方法
CN202495438U (zh) 一种热增强型四边扁平无引脚倒装芯片封装
JP2020088373A (ja) 半導体パッケージ及びその製造方法
CN103745933B (zh) 封装结构的形成方法
JP6290987B2 (ja) 半導体パッケージ基板及びその製造方法
CN202495443U (zh) 一种芯片上倒装芯片封装
CN202996820U (zh) 一种再布线qfn封装器件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130814

Termination date: 20131217