CN203085555U - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN203085555U CN203085555U CN 201320098117 CN201320098117U CN203085555U CN 203085555 U CN203085555 U CN 203085555U CN 201320098117 CN201320098117 CN 201320098117 CN 201320098117 U CN201320098117 U CN 201320098117U CN 203085555 U CN203085555 U CN 203085555U
- Authority
- CN
- China
- Prior art keywords
- semiconductor regions
- semiconductor
- conductivity type
- type
- utility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thyristors (AREA)
Abstract
本实用新型提供一种半导体装置,该半导体装置包括:具有第1导电型的第1半导体区域;具有与第1导电型相反的第2导电型的第2半导体区域;形成于第2半导体区域上的具有第2导电型的,该第2导电型的不纯物浓度比第2半导体区域高的,并且不纯物浓度的最大值大于等于5×1014cm-3、且小于等于5×1015cm-3的第3半导体区域。通过本实用新型,可以充分满足低导通电压和高耐压的权衡比。
Description
技术领域
本实用新型涉及一种半导体领域,尤其涉及一种半导体装置。
背景技术
目前,现有技术中的半导体装置的构造可以同时实现导通电压的降低和可关断电流的增加。图1是现有技术中参考文献1(日本专利特开平8-316479,申请人:三菱电机株式会社)的半导体装置的一截面示意图,
如图1所示,在作为漂移区发挥作用的N-型半导体层42和作为基极区发挥作用的P型半导体层44之间,设置了比N-型半导体层42的不纯物浓度更高的N型半导体层43。同时,在与发射电极51连接的P型半导体层44的暴露面上,形成比P型半导体层44的不纯物浓度更高的P+型半导体层91。
在参考文献1中记载的半导体装置的构造中,为了设置N型半导体层43,使N-型半导体层42的载流子分布与二极管的载流子分布接近,因此,能够在保持较高可关断电流值的同时,使导通电压降低。进而,在参考文献1中记载的半导体装置的构造中,为了设置P+型半导体层91,空穴很容易从P型半导体层44脱离向发射电极51移动,因此能够提高可关断电流值。
图2是现有技术中参考文献1记载的其他构造的一截面示意图。在如图2所示的实施例中,由于电阻值较低的N型半导体层43比较厚,所以可以进一步降低导通电压。
图3显示了与现有技术中参考文献1记载的N-型半导体层42和N型半导体层43的边界深度相对应的耐压(VCES)以及导通电压(VCE(SAT))的值。
如图3所示,横轴是以元件表面、即以P型半导体层44的暴露面或者作为发射极区发挥作用的N+型半导体区域45的表面为标准,到N-型半导体层42和N型半导体层43的边界的深度;左边的纵轴表示的是耐压,右边的纵轴表示的是导通电压VCE (SAT)。
如图3所示,该模拟的条件为,从元件表面、即从P型半导体层44的暴露面或者N+型半导体区域45的表面到N-型半导体层42和作为缓冲层发挥作用的N+型半导体层46的边界的厚度约为200μm,该N-型半导体层42的不纯物浓度为5×1013cm-3,沟槽47的间隔约为4μm,从N+型半导体区域45的表面开始的沟槽47的深度约为8μm。
由图3所示的图表可以确认,VCE(SAT)的值随着N型半导体层43的厚度的加厚而下降,导通电压与N型半导体层43的厚度对应地下降低。但是,耐压在过了N型半导体层43的厚度的临界值后,急剧下降。在该实施例中,N-型半导体层42和N型半导体层43的边界的深度从沟槽47的底部进一步加深了约8μm后,耐压急剧下降。因此,在耐压允许范围内,使N型半导体层43加厚,能尽量降低导通电压。
如参考文献1的实施例这样,将N型半导体层43设置为使N型半导体层43与N-型半导体层42的边界比沟槽47的前端更深的情况下,特别有效地适用于耐压级别高的元件。这是因为在关断状态的集电极电压较高的情况下,即使沟槽47的前端从P型半导体层44和N型半导体层43的边界明显突出,沟槽47的前端角部56附近的电场集中对于耐压降低没有太大影响。
同时,由于耐压级别高,在耐压没有急剧降低时,即使N型半导体层43的厚度加厚,N型半导体层43不会成为从导通状态变为关断状态时的空穴移动的障碍,对于关断时的电流降低没有影响。因此,通过参考文献1中记载的构造,能够在更低导通电压的情况下提供低压沟槽栅型IGBT(Insulated Gate Bipolar Transistor)。
但是,发明人发现:参考文献1中记载了只有N型半导体层43的深度(N型半导体层43与N-型半导体层42的边界)对耐压和导通电压有影响;但是根据N型半导体层43的浓度,其效果也大不相同。
应该注意,上面对技术背景的介绍或技术问题的分析只是为了方便对本实用新型的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案或分析在本实用新型的背景技术部分进行了阐述而认为上述技术方案或分析为本领域技术人员所公知。
实用新型内容
本实用新型提供一种半导体装置,目的在于充分满足低导通电压和高耐压的权衡比。
根据本实用新型的一个方面,提供一种半导体装置,所述半导体装置具有:
具有第1导电型的第1半导体区域;
具有导电型与所述第1半导体区域上具有的第1导电型相反的第2导电型的第2半导体区域;
形成于所述第2半导体区域上的具有所述第2导电型的第3半导体区域;
形成于所述第3半导体区域上的具有所述第1导电型的第4半导体区域;
形成于所述第4半导体区域上的具有所述第2导电型的第5半导体区域;
在所述第4半导体区域上通过绝缘膜形成的控制电极;
与所述第1半导体区域电连接的第1电极;以及
与所述第4半导体区域以及所述第5半导体区域电连接的第2电极;
其中,所述第3半导体区域的所述第2导电型的不纯物浓度比所述第2半导体区域高,所述第3半导体区域的不纯物浓度的最大值大于等于5×1014cm-3、且小于等于5×1015cm-3。
在一方面,第3半导体区域的不纯物浓度比上述范围低时,与第2半导体区域基本没有差别,由第3半导体区域与第2半导体区域的不纯物浓度差而产生的空穴的蓄积效果就无法充分发挥,半导体装置的导通电压就会上升。另一方面,第3半导体区域的不纯物浓度比上述范围高时,耗尽层到达第3半导体区域的上侧,进而向第3半导体区域内扩散时,耗尽层就无法在第3半导体区域内充分扩散,无法得到足够的耐压。因此,通过使第3半导体区域的不纯物浓度处于上述范围内,从而能够提供充分满足低导通电压和高耐压的权衡比的半导体装置。
根据本实用新型的另一个方面,其中,所述第3半导体区域的所述第2导电型的不纯物浓度与所述第2半导体区域的所述第2导电型的不纯物浓度相比高出5至50倍。
由此,通过使第2半导体区域和第3半导体区域的不纯物浓度差处于上述范围内,可以充分得到上述技术效果。
根据本实用新型的另一个方面,其中,所述第3半导体区域与所述第4半导体区域相接;在向所述第1电极和所述第2电极施加规定电压时,耗尽层扩散至比所述第3半导体区域的下表面还要靠下的下侧。
由此,由于第3半导体区域与第4半导体区域相接,第3半导体区域的电场最大强度增高,从此,随着朝向半导体装置的下方向下而缓缓下降,因此可以保证希望的耐压。此外,虽然通过第3半导体区域和第2半导体区域的能量隔断,在这些界面附近的第2半导体区域上蓄积了多个空穴,但是,第3半导体区域与第4半导体区域不相接时,在其之间的区域上进行空穴的移动就需要使用施加在第1电极和第2电极之间的电压。因此,来自第1半导体区域的空穴的注入量减少,导通电压上升。因此,通过使第3半导体区域与第4半导体区域相接,解决了上述技术问题,抑制了导通电压的上升。
根据本实用新型的另一个方面,其中,所述第3半导体区域的厚度为大于等于1μm、且小于等于3μm。
一方面,若第3半导体区域的厚度不足1μm,第3半导体区域与第2半导体区域的界面附近的第2半导体区域上蓄积的空穴就会容易到达第4半导体区域,上述界面附近蓄积的空穴的数量就会减少。由此,导通电压就会上升。另一方面,若第3半导体区域的厚度大于等于3μm,第3半导体区域的耗尽层就会难以扩展,无法得到希望的耐压。由此,通过使第3半导体区域的厚度处于上述范围内,可以充分得到上述技术效果。
根据本实用新型的另一个方面,其中,具有从所述第5半导体区域的上表面到达所述第3半导体区域的沟槽;在所述沟槽内,通过所述绝缘膜具有所述控制电极。
由此,由于采用沟槽栅型IGBT,可以实现小型化。或者可以增加沟槽总量,降低导通电压。
根据本实用新型的另一个方面,其中,具有从所述第5半导体区域的上表面贯通所述第4半导体区域以及所述第3半导体区域而到达所述第2半导体区域的沟槽;在所述沟槽内,通过所述绝缘膜具有所述控制电极。
由此,由于在槽底部附近的第2半导体区域的部分蓄积了空穴,所以能够进一步降低导通电压。
参照下面的描述和附图,将清楚本实用新型的这些和其他方面。在这些描述和附图中,具体公开了本实用新型的特定实施方式,来表示实施本实用新型的原理的一些方式,但是应当理解,本实用新型的范围不受此限制。相反,本实用新型包括落入所附权利要求书的精神和内涵范围内的所有变化、修改和等同物。
针对一个实施方式描述和/或例示的特征,可以在一个或更多个其它实施方式中以相同方式或以类似方式使用,和/或与其他实施方式的特征相结合或代替其他实施方式的特征使用。
应当强调的是,术语“包括”当在本说明书中使用时用来指所述特征、要件、步骤或组成部分的存在,但不排除一个或更多个其它特征、要件、步骤、组成部分或它们的组合的存在或增加。
附图说明
参照以下的附图可以更好地理解本实用新型的很多方面。附图中的部件不是成比例绘制的,而只是为了示出本实用新型的原理。为了便于示出和描述本实用新型的一些部分,附图中对应部分可能被放大或缩小。在本实用新型的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。此外,在附图中,类似的标号表示几个附图中对应的部件,并可用于指示多于一种实施方式中使用的对应部件。
在附图中:
图1是现有技术中的半导体装置的一截面示意图;
图2是现有技术中的其他构造的一截面示意图;
图3显示了与现有技术中记载的N-型半导体层和N型半导体层的边界深度相对应的耐压以及导通电压的值;
图4是本实用新型的半导体装置的一截面示意图;
图5是本实用新型的第3半导体区域的不纯物浓度与耐压和导通电压的关系示意图;
图6是本实用新型的第3半导体区域的厚度与耐压和导通电压的关系示意图。
具体实施方式
参照附图,通过下面的说明书,本实用新型的前述以及其它特征将变得明显。在说明书和附图中,具体公开了本实用新型的特定实施方式,其表明了其中可以采用本实用新型的原则的部分实施方式,应了解的是,本实用新型不限于所描述的实施方式,相反,本实用新型包括落入所附权利要求的范围内的全部修改、变型以及等同物。
本实用新型提供一种半导体装置。图4是本实用新型的半导体装置的一截面示意图,如图4所示,该半导体装置400包括:
具有第1导电型的第1半导体区域11;
具有第2导电型的第2半导体区域13;该第2导电型的导电型与第1半导体区域11上具有的第1导电型相反;
形成于第2半导体区域13上的具有第2导电型的第3半导体区域14;
形成于第3半导体区域14上的具有第1导电型的第4半导体区域16;
形成于第4半导体区域16上的具有第2导电型的第5半导体区域17;
在第4半导体区域16上通过绝缘膜18形成的控制电极19;
与第1半导体区域11电连接的第1电极20;以及
与第4半导体区域16以及第5半导体区域17电连接的第2电极21;
其中,第3半导体区域14的第2导电型的不纯物浓度比第2半导体区域13高,并且第3半导体区域14的不纯物浓度的最大值大于或等于5×1014cm-3、且小于或等于5×1015cm-3。
在本实用新型中,第1导电型可以为P型,第2导电型可以为N型。但本实用新型不限于此,可以根据实际情况确定具体的实施方式。以下仅以第1导电型为P型,第2导电型为N型为例进行说明。
在本实用新型中,对于半导体区域的不纯物的说明可以参考现有技术;至于如何设置不纯物浓度,可以根据实际情况确定具体的实施方式。
在本实用新型中,比N-型第2半导体区域13的不纯物浓度高的N型第3半导体区域14倾向于显示了参考文献1所示的特征。但是,不纯物浓度高的N型第3半导体区域14的效果也受不纯物浓度的影响。由此,本实用新型重新对N型第3半导体区域14的不纯物浓度的最大值进行追踪研究,发现在5×1014至5×1015cm-3时技术效果为最佳。
图5是本实用新型的第3半导体区域的不纯物浓度与耐压(VCES)和导通电压(VCE(SAT))的关系示意图。如图5所示,N型第3半导体区域14的不纯物浓度的最大值比上述范围高时,耐压就会急剧下降,N型第3半导体区域14的不纯物浓度的最大值比上述范围低时,导通电压就会升高。
由于N型第3半导体区域14的不纯物浓度较高时,半导体装置在深度方向上的电场强度从最大电场强度Emax下降的幅度就会增大,因此,半导体装置的耐压就会降低。同时,N型第3半导体区域14的不纯物浓度较低时,N型第3半导体区域14和N-型第2半导体区域13之间的隔断就会降低,空穴很难停留在N-型第2半导体区域13中,由此导通电压升高。
在本实用新型中,第3半导体区域14的第2导电型的不纯物浓度比第2半导体区域13高,第3半导体区域14的不纯物浓度的最大值大于等于5×1014cm-3、且小于等于5×1015cm-3。第3半导体区域的不纯物浓度比上述范围低时,与第2半导体区域基本没有差别,由第3半导体区域与第2半导体区域的不纯物浓度差而产生的空穴的蓄积效果就无法充分发挥,半导体装置的导通电压就会上升。
另一方面,第3半导体区域的不纯物浓度比上述范围高时,耗尽层(也可称为空乏层)到达第3半导体区域的上侧,进而向第3半导体区域内扩散时,耗尽层就无法在第3半导体区域内(向第3半导体区域下侧)充分扩散,无法得到足够的耐压。
因此,通过使第3半导体区域的不纯物浓度处于上述范围内,从而能够提供充分满足低导通电压和高耐压的权衡比的半导体装置。
在本实用新型中,第3半导体区域14的第2导电型的不纯物浓度与第2半导体区域13的第2导电型的不纯物浓度相比,可以高出5至50倍。
也就是说,N型第3半导体区域14与N-型第2半导体区域13的第2导电型的不纯物浓度相比,高出5至50倍为好。通过使第2半导体区域和第3半导体区域的不纯物浓度差处于上述范围内,可以充分得到上述技术效果,充分满足低导通电压和高耐压的权衡比。
在本实用新型中,第3半导体区域14与第4半导体区域16相接,在向第1电极20和第2电极21施加规定电压时,耗尽层可以扩散至比第3半导体区域14的下表面还要靠下的下侧。
由于第3半导体区域14与第4半导体区域16相接,第3半导体区域14的电场最大强度增高。从此,随着朝向半导体装置的下方向下,缓缓下降,因此可以保证希望的耐压。
并且,虽然通过第3半导体区域14和第2半导体区域13的能量隔断,在这些界面附近的第2半导体区域13上蓄积了多个空穴;但是,第3半导体区域14与第4半导体区域16不相接时,在其之间的区域上进行空穴的移动就需要使用施加在第1电极20和第2电极21之间的电压。因此,来自第1半导体区域11的空穴的注入量减少,导通电压上升。在本实用新型中,通过使第3半导体区域14与第4半导体区域16相接,解决了上述问题,抑制了导通电压的上升。
在本实用新型中,第3半导体区域14的厚度可以为大于等于1μm、且小于等于3μm。
图6是本实用新型的第3半导体区域的厚度与耐压(VCES)和导通电压(VCE(SAT))的关系示意图。如图6所示,N型第3半导体区域14的厚度最好可以为1至5μm;并且,大于等于1μm而小于等于3μm则技术效果更好。
若第3半导体区域14的厚度不足1μm,则第3半导体区域14与第2半导体区域13的界面附近的第2半导体区域13上蓄积的空穴就会容易到达第4半导体区域16,上述界面附近蓄积的空穴的数量就会减少。由此,导通电压就会上升。另一方面,若第3半导体区域14的厚度大于等于3μm,第3半导体区域14的耗尽层就会难以扩展,无法得到希望的耐压。
在本实用新型中,在一个实施方式中,还可以具有从第5半导体区域17的上表面到达第3半导体区域14的沟槽;在所述沟槽内,通过绝缘膜18具有控制电极19。
由此,由于可以采用沟槽栅型IGBT,可以实现小型化。或者可以增加沟槽总量,降低导通电压。
在本实用新型中,在另一个实施方式中,还可以具有从第5半导体区域17的上表面贯通第4半导体区域16以及第3半导体区域14而到达第2半导体区域13的沟槽;在所述沟槽内,通过绝缘膜18具有控制电极19。
如图4所示,形成栅电极19的沟槽可以贯通N型第3半导体区域14。由此,由于在槽底部附近的第2半导体区域13的部分蓄积了空穴,所以能够进一步降低导通电压。
以上参照附图描述了本实用新型的优选实施方式。这些实施方式的许多特征和优点根据该详细的说明书是清楚的,因此所附权利要求旨在覆盖这些实施方式的落入其真实精神和范围内的所有这些特征和优点。此外,由于本领域的技术人员容易想到很多修改和改变,因此不是要将本实用新型的实施方式限于所例示和描述的精确结构和操作,而是可以涵盖落入其范围内的所有合适修改和等同物。
在此公开了本实用新型的特定实施方式。本领域的普通技术人员将容易地认识到,本实用新型在其他环境下具有其他应用。实际上,还存在许多实施方式和实现。所附权利要求绝非为了将本实用新型的范围限制为上述具体实施方式。另外,任意对于“用于……的装置”的引用都是为了描绘要素和权利要求的装置加功能的阐释,而任意未具体使用“用于……的装置”的引用的要素都不希望被理解为装置加功能的元件,即使该权利要求包括了“装置”的用词。
尽管已经针对特定优选实施方式或多个实施方式示出并描述了本实用新型,但是显然,本领域技术人员在阅读和理解说明书和附图时可以想到等同的修改例和变型例。尤其是对于由上述要素(部件、组件、装置、组成等)执行的各种功能,除非另外指出,希望用于描述这些要素的术语(包括“装置”的引用)对应于执行所述要素的具体功能的任意要素(即,功能等效),即使该要素在结构上不同于在本实用新型的所例示的示例性实施方式或多个实施方式中执行该功能的公开结构。另外,尽管以上已经针对几个例示的实施方式中的仅一个或更多个描述了本实用新型的具体特征,但是可以根据需要以及从对任意给定或具体应用有利的方面考虑,将这种特征与其他实施方式的一个或更多个其他特征相结合。
Claims (6)
1.一种半导体装置,其特征在于,所述半导体装置具有:
具有第1导电型的第1半导体区域(11);
具有导电型与所述第1半导体区域(11)上具有的第1导电型相反的第2导电型的第2半导体区域(13);
形成于所述第2半导体区域(13)上的具有所述第2导电型的第3半导体区域(14);
形成于所述第3半导体区域(14)上的具有所述第1导电型的第4半导体区域(16);
形成于所述第4半导体区域(16)上的具有所述第2导电型的第5半导体区域(17);
在所述第4半导体区域(16)上通过绝缘膜(18)形成的控制电极(19);
与所述第1半导体区域(11)电连接的第1电极(20);以及
与所述第4半导体区域(16)以及所述第5半导体区域(17)电连接的第2电极(21);
其中,所述第3半导体区域(14)的所述第2导电型的不纯物浓度比所述第2半导体区域(13)高,所述第3半导体区域(14)的不纯物浓度的最大值大于等于5×1014cm-3、且小于等于5×1015cm-3。
2.根据权利要求1所述的半导体装置,其特征在于,所述第3半导体区域(14)的所述第2导电型的不纯物浓度与所述第2半导体区域(13)的所述第2导电型的不纯物浓度相比高出5至50倍。
3.根据权利要求2所述的半导体装置,其特征在于,所述第3半导体区域(14)与所述第4半导体区域(16)相接,
在向所述第1电极(20)和所述第2电极(21)施加规定电压时,耗尽层扩散至比所述第3半导体区域(14)的下表面还要靠下的下侧。
4.根据权利要求3所述的半导体装置,其特征在于,所述第3半导体区域(14)的厚度为大于等于1μm、且小于等于3μm。
5.根据权利要求1至4的任意一项所述的半导体装置,其特征在于,具有从所述第5半导体区域(17)的上表面到达所述第3半导体区域(14)的沟槽,
在所述沟槽内,通过所述绝缘膜(18)具有所述控制电极(19)。
6.根据权利要求1至4的任意一项所述的半导体装置,其特征在于,具有从所述第5半导体区域(17)的上表面贯通所述第4半导体区域(16)以及所述第3半导体区域(14)到达所述第2半导体区域(13)的沟槽,
在所述沟槽内,通过所述绝缘膜(18)具有所述控制电极(19)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201320098117 CN203085555U (zh) | 2013-03-05 | 2013-03-05 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201320098117 CN203085555U (zh) | 2013-03-05 | 2013-03-05 | 半导体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203085555U true CN203085555U (zh) | 2013-07-24 |
Family
ID=48831366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201320098117 Expired - Lifetime CN203085555U (zh) | 2013-03-05 | 2013-03-05 | 半导体装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203085555U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108110047A (zh) * | 2013-09-20 | 2018-06-01 | 三垦电气株式会社 | 半导体装置 |
-
2013
- 2013-03-05 CN CN 201320098117 patent/CN203085555U/zh not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108110047A (zh) * | 2013-09-20 | 2018-06-01 | 三垦电气株式会社 | 半导体装置 |
CN108110047B (zh) * | 2013-09-20 | 2021-01-01 | 三垦电气株式会社 | 半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106537598B (zh) | 半导体装置 | |
CN101325215B (zh) | 绝缘栅双极型晶体管 | |
CN107293579B (zh) | 一种具有低导通压降的超结igbt | |
CN105556668B (zh) | 半导体装置 | |
WO2013065247A1 (ja) | 半導体装置 | |
CN104900690A (zh) | 半导体装置 | |
CN107275381B (zh) | 一种双重载流子存储增强的igbt | |
CN105378931A (zh) | 内置有二极管的igbt | |
CN107195678B (zh) | 一种载流子存储增强的超结igbt | |
CN103794647A (zh) | 一种双向igbt器件及其制作方法 | |
CN113451400A (zh) | 沟槽栅逆导型igbt器件 | |
CN104347689A (zh) | 双沟槽-栅极绝缘栅双极晶体管结构 | |
CN102420242A (zh) | 半导体装置 | |
KR102292410B1 (ko) | Igbt 전력소자 | |
CN103681668A (zh) | 半导体装置 | |
CN105702668A (zh) | 同步开关变换器及用于同步开关变换器的集成半导体开关器件 | |
CN108538912A (zh) | 沟槽台阶栅igbt芯片 | |
CN104659088A (zh) | 电荷库igbt顶端结构及制备方法 | |
CN203085555U (zh) | 半导体装置 | |
CN104835841A (zh) | Igbt芯片的结构 | |
CN103178116B (zh) | 一种改良栅结构的晶体管 | |
US20140159104A1 (en) | Semiconductor device | |
CN204668313U (zh) | 一种新型轻穿通igbt器件 | |
CN104681614B (zh) | 半导体装置 | |
CN108258041B (zh) | 一种具有载流子存储层的三栅薄soi ligbt |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20130724 |