CN202841351U - 一种图像像元合并的电路 - Google Patents

一种图像像元合并的电路 Download PDF

Info

Publication number
CN202841351U
CN202841351U CN 201220463607 CN201220463607U CN202841351U CN 202841351 U CN202841351 U CN 202841351U CN 201220463607 CN201220463607 CN 201220463607 CN 201220463607 U CN201220463607 U CN 201220463607U CN 202841351 U CN202841351 U CN 202841351U
Authority
CN
China
Prior art keywords
full adder
converter
input
input end
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN 201220463607
Other languages
English (en)
Inventor
张健
许哲
杨文才
李爱玲
白喆
单金玲
赵燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XiAn Institute of Optics and Precision Mechanics of CAS
Original Assignee
XiAn Institute of Optics and Precision Mechanics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XiAn Institute of Optics and Precision Mechanics of CAS filed Critical XiAn Institute of Optics and Precision Mechanics of CAS
Priority to CN 201220463607 priority Critical patent/CN202841351U/zh
Application granted granted Critical
Publication of CN202841351U publication Critical patent/CN202841351U/zh
Anticipated expiration legal-status Critical
Withdrawn - After Issue legal-status Critical Current

Links

Images

Landscapes

  • Image Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本实用新型涉及一种图像像元合并的电路，包括A/D转换器、D触发器，第一全加器、第二全加器、存储器以及时序发生器，模拟图像信号送入A/D转换器的输入端，A/D转换器的输出端分别与D触发器输入端和第一全加器的输入端B相连，D触发器的输出端与第一全加器的输入端A相连，所述第一全加器的输出端分别与存储器的写入数据端和第二全加器的输入端A相连，所述存储器的读出数据端与第二全加器的输入端B相连，时序发生器分别为A/D转换器、D触发器、第一全加器、第二全加器以及存储器提供工作时序。本实用新型克服了不具备片内合并功能的CCD和CMOS芯片的使用局限性，具有低功耗、低成本、高稳定、易实现的优点。

Description

一种图像像元合并的电路
技术领域
本实用新型涉及一种图像像元的处理方法，尤其涉及数字图像像元合并的电路。
背景技术
数码影像和机器视觉领域主要采用的两类光电传感芯片，分别为CCD芯片(Charge Coupled Device)和CMOS芯片(ComplementaryMetal-Oxide-Semiconductor Transistor)。CCD芯片和CMOS芯片尽管在技术上有很大区别，但基本过程都按以下步骤：
1、光电转换(将入射光信号转换成电信号)；
2、电荷收集(以一定的形式收集并贮存代表入射光能量的电荷信号)；
3、信号转换与输出(CCD以模拟信号的形式输出图像，CMOS可以直接输出数字图像信号)。
合并(Binning)是一种图像读出方式，相邻的像元中感应的光电荷被加在一起，以一个像素的方式读出，合并(Binning)技术可以提高帧速和增加灵敏度。合并分为水平方向合并和垂直方向合并。当水平和垂直方向同时采用合并时，图像的纵横比并不改变，当采用2*2合并时，图像的分辨率将降低50%，但灵敏度提高了4倍(如图3)。
然而，有些CCD芯片并不具备片内合并(Binning)功能；同时，CMOS芯片的内部结构和工作原理决定其不可能具备片内合并(Binning)功能。在弱目标探测、光谱成像和高速摄影等领域，CCD芯片片内合并(Binning)功能具有难以替代的作用，故某些不具备片内合并(Binning)功能的CCD和CMOS在上述领域的应用中受到限制。
因此，迫切需要一种低功耗、低成本、高稳定、易实现的片外像元合并(Binning)的电路。
发明内容
在弱目标探测、光谱成像和高速摄影等领域，为了克服不具备片内合并功能的CCD和CMOS芯片的使用局限性，本实用新型提供一种图像像元合并的电路，该电路为低功耗、低成本、高稳定、易实现的片外像元合并的电路。
本实用新型的技术解决方案：
一种图像像元合并的电路，其特殊之处在于：包括A/D转换器、D触发器，第一全加器、第二全加器、存储器以及时序发生器，模拟图像信号送入A/D转换器的输入端，所述A/D转换器的输出端分别与D触发器输入端和第一全加器的输入端B相连，所述D触发器的输出端与第一全加器的输入端A相连，所述第一全加器的输出端分别与存储器的写入数据端和第二全加器的输入端A相连，所述存储器的读出数据端与第二全加器的输入端B相连，所述时序发生器分别为A/D转换器、D触发器、第一全加器、第二全加器以及存储器提供工作时序。
本实用新型的所具有的优点：
1、针对CMOS芯片和不具备片内合并功能的CCD芯片，本实用新型可以实现相同的合并效果，本实用新型在其外部实现以弥补其无片内Binning功能。
2、片外合并对象为数字图像信号，原理简单、易实现、速率高。
3、片外合并结果为实时数字图像信号，对后端相关设备无任何延时影响。
4、相关各电路模块可集成在一块芯片上(如FPGA或CPLD等)。
附图说明
图1为本实用新型原理流程图。
图2为本实用新型时序示意图。
图3为源图像经过2*2合并处理后的效果示意图。
具体实施方式
下面结合附图对本实用新型进行详细说明。
一种图像像元合并的电路，包括A/D转换器10、D触发器，第一全加器、第二全加器、存储器以及时序发生器15，所述A/D转换器的输出端分别于D触发器输入端和第一全加器的输入端B相连，D触发器的输出端与第一全加器的输入端A相连，第一全加器的输出端分别与存储器的写入数据端和第二全加器的输入端A相连，存储器的读出数据端与第二全加器的输入端B相连，所述时序发生器分别为A/D转换器、D触发器、第一全加器、第二全加器以及存储器提供工作时序。各电路模块均与时序发生器相连，由时序发生器统一控制。
本实用新型原理流程图如图1，具体说明如下：
对模拟图像信号进行A/D转换处理(CMOS直接输出数字图像信号，不需A/D转换处理)以得到源数字图像信号(本实用新型假定源数字图像数据位宽为8bit)。
对第2i-1行(i=1、2、3……·)图像数据进行水平方向2：1片外合并(Binning)处理(对线阵CCD或CMOS而言，任意行均可设定为奇行，相应下一行为偶行，依次类推；对面阵CCD或CMOS而言，设定首行为第1行即奇行，相应下一行为第2行即偶行，依次类推)，首先通过8bit D触发器11锁存第2j-1(=1、2、3、……·N)个像元，与随后而来的第2j(j=1、2、3……·N)个像元通过8bit第一全加器12做加法处理，此加第一全加器即实现了该行的第2j-1个和第2j个像元的水平方向2：1片外合并(Binning)，把加法得到的每个像元数据(8bit全加器(12)的输出进位作像元数据最高位)依次缓存至存储器13中，此行2N个像元经过水平方向2：1片外合并(Binning)后得到N个像元。
对第2i行(i=1、2、3……·)图像数据进行水平方向2：1片外合并(Binning)处理，处理方法和过程与第2i-1行完全一样。不同点是对于第2i行图像数据，加法得到的每个像元数据(8bit)第一全加器12的输出进位作像元数据最高位)被依次输出至9bit第二全加器14的输入口A。
每有一个第2i行的经过水平方向2：1片外合并(Binning)的像元数据到达9bit第二全加器14的输入口A，时序发生器就会从存储器中读取第2i-1行对应的像元数据到输入口B，此2个像元数据经过9bit第二全加器14做加法处理，此加法处理即实现了经过水平方向2：1片外合并(Binning)的相邻两行的第j个(j=1、2、3、……·N)像元的垂直方向2：1片外合并(Binning)，9bit第二全加器14的输出DATA_out[9：0](9bit第二全加器14的输出进位作DATA_out[9：0]的最高位)即是2*2合并(Binning)的实时数字图像，DATA_out[9：0]可根据图像显示、存储和处理的需要进行位宽的转换。
对于位宽不为8bit的源数字图像，本实用新型完全适用，依据本实用新型原理对原理流程图(图1)稍做更改即可实现(更改D触发器、全加器和存储器的位宽以与源图像位宽匹配)。
水平方向2：1片外合并(Binning)后的相邻两行图像数据经过9bit第二全加器14实现垂直方向2：1片外合并(Binning)后变为1行图像数据，由图2可以看出对于2*2合并(Binning)，两行(奇偶行)图像数据为1个处理周期。
采用流水线方式对第2i-1行与第2i行数字图像进行垂直方向的2：1片外合并(Binning)处理(i=0、1、2……·)，即水平方向2：1片外合并(Binning)后的第2i行图像数据不需缓存。采用流水线方式对第2i-1行与第2i行数字图像进行垂直方向的2：1片外合并(Binning)处理，即水平方向2：1片外合并(Binning)后的第2i行图像数据不需缓存。
各电路模块可以集成在一块IC(FPGA或CPLD等)上。各电路模块工作时序信号源自同一时钟源。

Claims (1)

1.一种图像像元合并的电路，其特征在于：包括A/D转换器、D触发器，第一全加器、第二全加器、存储器以及时序发生器，模拟图像信号送入A/D转换器的输入端，所述A/D转换器的输出端分别与D触发器输入端和第一全加器的输入端B相连，所述D触发器的输出端与第一全加器的输入端A相连，所述第一全加器的输出端分别与存储器的写入数据端和第二全加器的输入端A相连，所述存储器的读出数据端与第二全加器的输入端B相连，所述时序发生器分别为A/D转换器、D触发器、第一全加器、第二全加器以及存储器提供工作时序。
CN 201220463607 2012-09-12 2012-09-12 一种图像像元合并的电路 Withdrawn - After Issue CN202841351U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220463607 CN202841351U (zh) 2012-09-12 2012-09-12 一种图像像元合并的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220463607 CN202841351U (zh) 2012-09-12 2012-09-12 一种图像像元合并的电路

Publications (1)

Publication Number Publication Date
CN202841351U true CN202841351U (zh) 2013-03-27

Family

ID=47952939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220463607 Withdrawn - After Issue CN202841351U (zh) 2012-09-12 2012-09-12 一种图像像元合并的电路

Country Status (1)

Country Link
CN (1) CN202841351U (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868865A (zh) * 2012-09-12 2013-01-09 中国科学院西安光学精密机械研究所 一种图像像元合并的电路及方法
CN104796639A (zh) * 2015-04-20 2015-07-22 中国航天科技集团公司第九研究院第七七一研究所 一种读出电路中的像元合并电路及其像元合并实现方法
CN104796640A (zh) * 2015-04-20 2015-07-22 中国航天科技集团公司第九研究院第七七一研究所 超大面阵cmos图像传感器的多功能列时序控制电路
CN104796636A (zh) * 2015-04-20 2015-07-22 中国航天科技集团公司第九研究院第七七一研究所 用于超大面阵拼接cmos图像传感器的复用型像元控制电路
CN111083403A (zh) * 2019-12-11 2020-04-28 中国电子科技集团公司第四十四研究所 一种片内复用型像素控制电路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868865A (zh) * 2012-09-12 2013-01-09 中国科学院西安光学精密机械研究所 一种图像像元合并的电路及方法
CN102868865B (zh) * 2012-09-12 2015-09-02 中国科学院西安光学精密机械研究所 一种图像像元合并的电路及方法
CN104796639A (zh) * 2015-04-20 2015-07-22 中国航天科技集团公司第九研究院第七七一研究所 一种读出电路中的像元合并电路及其像元合并实现方法
CN104796640A (zh) * 2015-04-20 2015-07-22 中国航天科技集团公司第九研究院第七七一研究所 超大面阵cmos图像传感器的多功能列时序控制电路
CN104796636A (zh) * 2015-04-20 2015-07-22 中国航天科技集团公司第九研究院第七七一研究所 用于超大面阵拼接cmos图像传感器的复用型像元控制电路
CN104796636B (zh) * 2015-04-20 2017-12-12 中国航天科技集团公司第九研究院第七七一研究所 用于超大面阵拼接cmos图像传感器的复用型像元控制电路
CN104796639B (zh) * 2015-04-20 2018-02-16 中国航天科技集团公司第九研究院第七七一研究所 一种读出电路中的像元合并电路及其像元合并实现方法
CN111083403A (zh) * 2019-12-11 2020-04-28 中国电子科技集团公司第四十四研究所 一种片内复用型像素控制电路
CN111083403B (zh) * 2019-12-11 2021-07-06 中国电子科技集团公司第四十四研究所 一种片内复用型像素控制电路
US11641533B2 (en) 2019-12-11 2023-05-02 China Electronics Technology Group Corporation No.44 Research Institute On-chip multiplexing pixel control circuit

Similar Documents

Publication Publication Date Title
CN202841351U (zh) 一种图像像元合并的电路
KR20140056986A (ko) 모션 센서 어레이 장치, 상기 모선 센서 어레이를 이용한 거리 센싱 시스템, 및 거리 센싱 방법
CN102868865B (zh) 一种图像像元合并的电路及方法
El-Desouki et al. CMOS active-pixel sensor with in-situ memory for ultrahigh-speed imaging
CN102131059A (zh) 面向实时视觉芯片的高速行并行图像传感器
CN103686006B (zh) 一种基于压缩传感的全局式曝光cmos图像传感器
CN102595060A (zh) Cmos图像传感器内部实现tdi功能的模拟累加器
CN101577025B (zh) 一种新型数据采集累加器及其实现方法
CN103618860A (zh) 一种用于图像传感器的模数转换器
CN103888688A (zh) 一种用于驱动电荷耦合器件的时序发生装置
CN104796636B (zh) 用于超大面阵拼接cmos图像传感器的复用型像元控制电路
CN102833497B (zh) 图像传感器及图像处理系统
Yan et al. Design of CMOS image acquisition system based on FPGA
CN102811321B (zh) 低噪声3t像素cmos图像传感器
CN202631121U (zh) 高分辨率微扫描红外成像装置
KR102474449B1 (ko) 이미지 센서 및 이를 포함하는 전자 시스템
CN204013847U (zh) 高帧频ccd相机驱动装置
CN202261579U (zh) 积分时间可调的tdi-ccd驱动电路
CN102769711A (zh) 一种基于fpga的硬件可自定义cis传感信号采集方法
Li et al. Method to implement the CCD Timing Generator Based on FPGA
CN206077562U (zh) 标准图像产生装置
CN103439004B (zh) 线列型红外焦平面的读出方法
CN202095007U (zh) 基于niosii处理器的高速成像系统
CN204100994U (zh) 一种二相线阵ccd数据采集与处理系统
CN203206376U (zh) 图像传感器结构和图像传感器电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20130327

Effective date of abandoning: 20150902

AV01 Patent right actively abandoned

Granted publication date: 20130327

Effective date of abandoning: 20150902

RGAV Abandon patent right to avoid regrant