CN102131059A

CN102131059A - 面向实时视觉芯片的高速行并行图像传感器

Info

Publication number: CN102131059A
Application number: CN 201110098757
Authority: CN
Inventors: 付秋瑜; 吴南健; 林清宇; 张万成
Original assignee: Institute of Semiconductors of CAS
Current assignee: Institute of Semiconductors of CAS
Priority date: 2011-04-20
Filing date: 2011-04-20
Publication date: 2011-07-20
Anticipated expiration: 2031-04-20
Also published as: CN102131059B

Abstract

一种面向实时视觉芯片的高速行并行图像传感器，包括：一感光像素单元阵列；一噪声去除模块的模拟输入端与感光像素单元阵列的输出端连接；一可编程增益放大器阵列的模拟输入端与噪声去除模块的输出端连接；一模数转换器阵列的模拟输入端与可编程增益放大器阵列的输出端连接；一微控制器的第一输出端与控制感光像素单元阵列的输入端连接，第二输出端与噪声去除模块的数字输入端连接，第三输出端与可编程增益放大器阵列的数字输入端连接，第四输出端与模数转换器阵列的数字输入端连接；该微控制器的输入端与可编程增益放大器阵列的反馈输出端连接，用于向感光像素单元阵列、噪声去除模块、可编程增益放大器阵列、模数转换器提供数字控制指令，并且获取可编程增益放大器阵列输出的反馈信号。

Description

面向实时视觉芯片的高速行并行图像传感器

技术领域

本发明涉及半导体CMOS图像传感器技术领域，特别是一种基于标准CMOS工艺的高速实时处理图像传感器技术领域。

背景技术

基于半导体CMOS图像传感器的视觉芯片对图像的高速获取、处理和识别一直是具有重要意义的问题。高速(＞100帧/秒)的图像处理在汽车控制、工业自动化、机器人视觉等领域中有很多重要应用。传统的视觉系统中由专用摄像头和通用计算机构成，利用软件完成图像处理。这种方式存在几个主要问题：1)摄像头传出的大量图像数据与计算机之间存在I/O瓶颈，从而限制了系统的速度。以目前主流的USB2.0接口为例，其峰值传输速度约为480Mbps，对于百万像素级别的图像即使经过压缩其传输速度也很难超过30帧/秒。2)图像处理需要大量在所有像素上重复的运算，这些运算即使用目前高性能的CPU完成其速度仍然不够，难以满足实时性的需求。3)使用通用计算机的功耗较大，嵌入性较差。基于半导体CMOS图像传感器的视觉芯片正是为了解决上述问题而出现的。它模仿人类视网膜获取图像后直接传输给大脑神经元进行处理的原理，通过将图像传感器和图像处理电路集成在单芯片内解决I/O瓶颈问题，通过使用并行的处理单元阵列来完成图像运算来实现高速的图像处理，并且具有单芯片集成、嵌入性好的优势。视觉芯片在世界范围内得到了广泛的研究。根据对图像处理方式的不同，可分为模拟视觉芯片和数字视觉芯片；根据其芯片完成的功能，可分为专用视觉芯片和通用视觉芯片。

发明内容

本发明的主要目的在于提供一种面向实时视觉芯片的高速行并行图像传感器，使其具有更高的图像处理速度，更高的集成度，优异的系统兼容性，更强的工艺兼容性，和较低的成本。使其特别适合集成于图像处理视觉芯片，应用于高速运动目标的实时追踪、机器人视觉系统、图象识别、智能交通、生产线自动产品质量检测及各类智能化玩具等领域。

本发明提供一种面向实时视觉芯片的高速行并行图像传感器，包括：

一感光像素单元阵列，用于采集入射光线的原始信息，并且把采集的目标图像光信号转换为电信号；

一噪声去除模块，该噪声去除模块的模拟输入端与感光像素单元阵列的输出端连接，用于消除感光像素单元阵列采集原始图像时产生的固定模式噪声；

一可编程增益放大器阵列，该可编程增益放大器阵列的模拟输入端与噪声去除模块的输出端连接，用于噪声去除模块的输出信号可编程控制图像动态范围调节；

一模数转换器阵列，该模数转换器阵列的模拟输入端与可编程增益放大器阵列的输出端连接，用于可编程增益放大器阵列输出的模拟信号转换为数字信号，并将该信号转换为图像信息直接输出，或者将该数字信号输入给实时视觉芯片中的数字处理器完成图像处理算法；

一微控制器，该微控制器的第一输出端与控制感光像素单元阵列的输入端连接，第二输出端与噪声去除模块的数字输入端连接，第三输出端与可编程增益放大器阵列的数字输入端连接，第四输出端与模数转换器阵列的数字输入端连接；该微控制器的输入端与可编程增益放大器阵列的反馈输出端连接，用于向感光像素单元阵列、噪声去除模块、可编程增益放大器阵列、模数转换器提供数字控制指令，并且获取可编程增益放大器阵列输出的反馈信号。

其中所述的噪声去除模块、可编程增益放大器阵列和模数转换器阵列构成高速行并行模拟信号处理单元。

其中所述的噪声去除模块由噪声去除单元构成，每个噪声去除单元由MOS管和采样电容构成，利用该噪声去除结构，以实现感光像素单元阵列的输出图像信号的固定模式噪声消除。

其中所述的可编程增益放大器阵列由可编程增益放大器单元构成，每个可编程增益放大器单元由差分放大器和计算电容构成，可编程增益放大器单元通过反馈信号给微控制器控制寄存器实现图像动态范围调节。

其中所述的模数转换器阵列由单次比较型模数转换器单元构成，每个模数转换器单元由比较器和寄存器构成。

其中所述的感光像素单元阵列由感光光电二极管单元构成，每个感光光电二极管单元由感光光电二极管部分和读出电路部分构成，感光光电二极管部分由标准CMOS工艺的光电二极管层构成，用于以较低的成本获得更高的光灵敏度。

其中所述的微控制器由处理器单元、运算逻辑单元和寄存器等部件构成，微控制器协调控制指令完成实时图像采集，采样，转换和处理，并且适合扩展视觉芯片实时图像处理的要求。

从上述技术方案可以看出，本发明具有以下有益效果：

1、本发明提供的面向实时视觉芯片的高速行并行图像传感器，可采用广泛的标准CMOS工艺制作，电路均可芯片内实现，系统结构简单易扩展，集成度高，成本低。

2、本发明提供的高速图像传感器，由于噪声去除模块由相关双采样单元电路构成。每个相关双采样单元电路只包括一个采样电容和一个MOS选通管，有利于集成在小面积的行并行处理结构中。利用该相关双采样结构，可以实现原始图像采样信号的固定模式噪声消除，提高采样图像质量。

3、本发明提供的高速图像传感器，由于可编程增益放大器阵列由可编程增益放大器单元电路构成。每个可编程增益放大器单元电路由两级结构的差分放大器和计算电容构成，有利于减小面积集成于行并行处理结构中。可编程增益放大器单元电路通过反馈信号给微控制器控制寄存器实现图像动态范围调节，提高采样图像质量。

4、本发明提供的高速图像传感器，由于模数转换器阵列由单次比较型模数转换器单元电路构成。每个模数转换器单元电路由两级结构比较器和寄存器构成。比较器主要包括两级结构，分别为差分输入放大电路，以及单端输出放大电路。单次比较型结构模数转换器电路的结构紧凑，适合集成于行并行处理结构中，其功耗低，速度高，可选择的合理的转换精度。

5、本发明提供的高速图像传感器，由于感光光电二极管单元由标准CMOS工艺的光电二极管层构成。器件结构简单，减少复杂工艺层的使用，提高入射光线的投射率和吸收率。

6、本发明提供的高速图像传感器，由于微控制器由处理器单元、运算逻辑单元、寄存器等部件构成。有利于完成图像基本算法处理，并且适合扩展视觉芯片图像处理的复杂算法要求。

7、本发明提供的高速图像传感器特别适合集成于高速实时处理图像处理视觉芯片，应用于高速运动目标的实时追踪、机器人视觉系统、图象识别、智能交通、生产线自动产品质量检测及各类智能化玩具等领域。

附图说明

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

图1为本发明提供的面向实时视觉芯片的高速行并行图像传感器的系统框图；

图2为本发明提供面向实时视觉芯片的高速行并行图像传感器的系统结构图(基于图1)；

图3为本发明提供的感光光电二极管单元101和噪声去除单元111结构图(基于图2)；

图4为本发明提供的可编程增益放大器单元121结构图(基于图2)；

图5为本发明提供的单次比较型模数转换器单元141结构图(基于图2)；

图6为本发明提供的面向实时视觉芯片的高速行并行图像传感器动作时序示意图(基于图2)。

具体实施方式

请参阅图1所示，本发明提供一种面向实时视觉芯片的高速行并行图像传感器，包括：

一感光像素单元阵列10，用于采集入射光线的原始信息，并且把采集的目标图像光信号转换为电信号；所述的感光像素单元阵列10由感光光电二极管单元101构成，每个感光光电二极管单元101由感光光电二极管部分和读出电路部分构成，感光光电二极管部分由标准CMOS工艺的光电二极管层构成，用于以较低的成本获得更高的光灵敏度；基于图1所述的面向实时视觉芯片的高速行并行图像传感器的系统框图，图2给出了本发明提供面向实时视觉芯片的高速行并行图像传感器的系统结构图，其中N代表感光像素单元阵列大小；

一噪声去除模块11，该噪声去除模块11的模拟输入端与感光像素单元阵列10的输出端连接，所述的噪声去除模块11由噪声去除单元111构成，每个噪声去除单元111由MOS管和采样电容构成，利用该噪声去除模块11，以实现感光像素单元阵列10的输出图像信号的固定模式噪声消除；基于图2所述的面向实时视觉芯片的高速行并行图像传感器的系统结构图，图3给出了本发明提供的感光光电二极管单元101和噪声去除单元111结构图。感光光电二极管单元101读出电路由3管有源结构构成。复位管M1把光电二极管(PD)的电压值复位(Reset)为电源电压值(Vdd)，跟随管M2和选通管M3实现图像电压信号的放大和读写(两次分别为Read1和Read2)，同时输出结果(V_Read)。噪声去除单元111只包括一个采样电容和一个NMOS选通管。在读写(Read1)周期，采样信号和参考电压(V_{cds_ref})通过选通管M3和S₁分别加在采样电容C1的两极。此次的采样信号包括光电压采样信号(V_signal1)以及固定图像噪声。在读写(Read2)周期，选通管M3导通，选通管S₁关断，节点V_cds浮空。再次的采样信号包括光电压采样信号(V_signal2)以及固定图像噪声。固定图像噪声可以通过将两次采样信号结果相减消除。(如图6所示，图6给出的是本发明提供的面向实时视觉芯片的高速行并行图像传感器一帧图像逐列复位和读写，处理，转换的动作时序示意图。在复位动作(Reset)之前和之后，分别完成两次读写(Readl)周期和读写(Read2)周期，有利于提高原始图像采样处理效率)；

一可编程增益放大器阵列12，该可编程增益放大器阵列12的模拟输入端与噪声去除模块11的输出端连接，所述的可编程增益放大器阵列12由可编程增益放大器单元121构成，每个可编程增益放大器单元121由差分放大器和计算电容构成，可编程增益放大器单元121通过反馈信号给微控制器13控制寄存器实现可编程控制图像动态范围调节；基于图2所述的面向实时视觉芯片的高速行并行图像传感器的系统结构图，图4给出了本发明提供的可编程增益放大器单元121结构图。可编程增益放大器单元121由两级结构的差分放大器和计算电容构成。在读写(Read2)周期(如图6所示)，开关S₂导通，开关S₃关断。C_f为参考电容，1/4C_f、1/2C_f、C_f和2C_f为计算电容。当开关S₃导通时，微控制器13通过寄存器PGA_ctrl[3:0]控制增益电路选通或者关断，实现图像动态范围调节。寄存器PGA_ctrl[3:0]不同的指令，共有15种不同的增益选择。例如，选择PGA_ctrl[3:0]为2`b0100，增益为C_f/(1/2C_f)＝2。参考电压V_{pga_ref}加在两级差分放大器的负极端口。可编程增益放大器单元121反馈图像信号并且把结果输出给微控制器13，微控制器13处理所得的信号并且输出控制指令PGA_ctrl[3:0]。控制指令控制光电二极管的积分时间以及可编程增益放大器单元121的增益。例如，如果入射光强度过大，导致光电压信号过大，则控制信号控制减少光电二极管的积分时间以及减小可编程增益放大器单元121的增益。否则，控制信号控制增加或者维持可编程增益放大器单元121的增益。通过这种方式的图像动态范围放大(或缩小)，维持输出电压振幅在下一级模数转换器单元141输入范围内，来获得更合适的采集处理图像结果；

一模数转换器阵列14，该模数转换器阵列14的模拟输入端与可编程增益放大器阵列12的输出端连接，所述的模数转换器阵列14由单次比较型模数转换器单元141构成，每个模数转换器单元141由比较器和寄存器构成。模数转换器阵列14用于可编程增益放大器阵列12输出的模拟信号转换为数字信号，并将该信号转换为图像信息直接输出，或者将该数字信号输入给实时视觉芯片中的数字处理器完成图像处理算法；基于图2所述的面向实时视觉芯片的高速行并行图像传感器的系统结构图，图5给出了本发明提供的单次比较型模数转换器单元141结构图。单次比较型模数转换器单元141由两级结构比较器和寄存器构成。在模数转换期间，外界输入的斜坡电压V_ramp(如图6所示)和输入电压信号V_pga分别加在比较器的两个输入端。随着斜坡电压V_ramp的增加，计数器依次完成加“1”动作。最初的比较器电压输出被设置为“0”；当计数器开始计数时，并且斜坡电压V_ramp小于输入电压信号V_pga时，比较器电压输出保持为“1”；当斜坡电压V_ramp大于输入电压信号V_pga时，比较器电压输出重新置位为“0”，并且此时的计数器计数值被寄存器存储。因此，计数器计数值是输入电压信号V_pga值的成比例映射转换。通过这种方式，完成图像模拟数据的模数转换。单次比较型模数转换器单元141的转换精度通过实际应用情况可选择，例如，完成8位数据的数模转换，需要256个时钟周期；

所述的噪声去除模块11、可编程增益放大器阵列12和模数转换器阵列14构成高速行并行模拟信号处理单元21；

一微控制器13，该微控制器13的第一输出端与控制感光像素单元阵列10的输入端连接，第二输出端与噪声去除模块11的数字输入端连接，第三输出端与可编程增益放大器阵列12的数字输入端连接，第四输出端与模数转换器阵列14的数字输入端连接；该微控制器13的输入端与可编程增益放大器阵列12的反馈输出端连接，所述的微控制器13由处理器单元、运算逻辑单元和寄存器等部件构成，用于向感光像素单元阵列10、噪声去除模块11、可编程增益放大器阵列12、模数转换器14提供数字控制指令，并且获取可编程增益放大器阵列12输出的反馈信号，微控制器13协调控制指令完成实时图像采集，采样，转换和处理，并且适合扩展视觉芯片实时图像处理的要求；

面向实时视觉芯片的高速行并行图像传感器工作原理如下：入射光线透射到感光像素单元阵列10上，并被采集了模拟的电压信号。这N×N个图像信号，通过列解码器，按照微控制器13的指令，依次以行并行的模式读入N个噪声去除单元111和N个可编程增益放大器单元121中进行去噪声处理、信号动态范围调节。最后读入N个模数转换器单元141进行数模转换后的数字信号被并行输出给之后的数字处理器单元完成特殊的图像算法处理。入射光线原始图像信号的采样，转换和处理由微控制器13指令协调完成。

以上所述的系统框图和实施电路图，对本发明的目的，技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种面向实时视觉芯片的高速行并行图像传感器，包括：

2.根据权利要求1所述的面向实时视觉芯片的高速行并行图像传感器，其中所述的噪声去除模块、可编程增益放大器阵列和模数转换器阵列构成高速行并行模拟信号处理单元。

3.根据权利要求2所述的面向实时视觉芯片的高速行并行图像传感器，其中所述的噪声去除模块由噪声去除单元构成，每个噪声去除单元由MOS管和采样电容构成，利用该噪声去除结构，以实现感光像素单元阵列的输出图像信号的固定模式噪声消除。

4.根据权利要求2所述的面向实时视觉芯片的高速行并行图像传感器，其中所述的可编程增益放大器阵列由可编程增益放大器单元构成，每个可编程增益放大器单元由差分放大器和计算电容构成，可编程增益放大器单元通过反馈信号给微控制器控制寄存器实现图像动态范围调节。

5.根据权利要求2所述的面向实时视觉芯片的高速行并行图像传感器，其中所述的模数转换器阵列由单次比较型模数转换器单元构成，每个模数转换器单元由比较器和寄存器构成。

6.根据权利要求1所述的面向实时视觉芯片的高速行并行图像传感器，其中所述的感光像素单元阵列由感光光电二极管单元构成，每个感光光电二极管单元由感光光电二极管部分和读出电路部分构成，感光光电二极管部分由标准CMOS工艺的光电二极管层构成，用于以较低的成本获得更高的光灵敏度。

7.根据权利要求1所述的面向实时视觉芯片的高速行并行图像传感器，其中所述的微控制器由处理器单元、运算逻辑单元和寄存器等部件构成，微控制器协调控制指令完成实时图像采集，采样，转换和处理，并且适合扩展视觉芯片实时图像处理的要求。