CN202261579U - 积分时间可调的tdi-ccd驱动电路 - Google Patents

Abstract

积分时间可调的TDI-CCD驱动电路涉及基于TDI-CCD的全景数字齿科成像系统。该电路包括晶振、逻辑信号电路、信号调理电路；其特征在于：还包括开关电路；逻辑信号电路，设有连接晶振和开关电路的输入端，以及连接信号调理电路的输出端；开关电路设有连接逻辑信号电路的输出端。信号调理电路设有连接逻辑信号电路的输入端和连接时间延时积分的电荷藕合器件TDI-CCD的输出端。本实用新型能够实现时间延时积分的可调，并且操作简单，扩大了驱动电路的适用范围，能够满足多种全景数字齿科成像系统的需要。逻辑信号电路采用CPLD，可大大缩短逻辑信号的开发周期，并且设计成功的各类逻辑功能块有很好的兼容性和可移植性。

Description

积分时间可调的TDI-CCD驱动电路

技术领域：

用于积分时间可调的TDI-CCD驱动电路，尤其是涉及基于TDI-CCD的全景数字齿科成像系统。

背景技术：

时间延时积分的电荷藕合器件(TDI-CCD)作为新兴固体成像器件在20年前就研制成功，与普通线阵CCD相比，TDI-CCD具有可以不牺牲空间分辨率和工作速度的情况下获得高灵敏度，在低照度下通过时间延迟积分可获得高质量的图像信息，大大减少了对人体的辐射强度。使用TDI CCD则可以在比较低的X线的照射强度下，通过信号的累积效果，得到清晰地图像信息。日本HAMAMATSU公司在该领域享有国际声誉，其公司生产的S7199-01(芯片型号)，是一款性能优异的TDI-CCD。

如图1所示，TDI-CCD的驱动电路包括晶振、逻辑信号电路以及信号调理电路。晶振为逻辑器件提供全局时钟，逻辑信号电路借助于软件开发环境产生TDI-CCD工作所需要的驱动脉冲，最后信号调理电路调整驱动脉冲的水平电位，实现驱动TDI-CCD正常工作。

在整个驱动电路图中，逻辑器件产生的驱动脉冲的时序周期是固定的，即TDI-CCD的积分时间不可调节，这样驱动电路的应用不具有普遍性，也就不能满足多种全景数字齿科成像系统的需要。为了提高驱动电路的普遍使用性，TDI-CCD的积分时间应该可调。

实用新型内容：

本实用新型的目的是针对多种全景数字齿科成像系统，提供积分可调的TDI-CCD驱动电路，从而扩大驱动电路的适用范围。

为了实现上述目的，本实用新型的技术方案是：

设计一种积分可调的TDI-CCD驱动电路，包括晶振、逻辑信号电路、开关电路、信号调理电路。其中，所述晶振采用有源晶振，其输出端连接逻辑信号电路的时钟输入端；所述逻辑信号电路由复杂可编程逻辑器件CPLD产生符合TDI-CCD时序要求的逻辑驱动信号，设有连接晶振和开关电路的输入端，以及连接信号调理电路的输出端；所述开关电路通过拨码开关可实现积分可调功能，设有连接逻辑信号电路的输出端。所述信号调理电路设有连接逻辑信号电路的输入端和连接TDI-CCD的输出端，其功能是将逻辑信号电路输出的逻辑信号转换为TDI-CCD所需幅值的驱动信号。

所述信号调理电路输出的驱动信号包括四路垂直转移时钟PAV1、PBV1、PAV2、PBV2和四路水平转移时钟PAH1、PBH1、PAH2、PBH2，以及复位脉冲(RG)，转移脉冲(TG)和累加脉冲(SG)

本实用新型的有益效果：此驱动电能够驱动S7199-01型的TDI-CCD正常工作，并能根据医院中不同扫描速度的全景数字齿科成像系统，调节驱动电路的积分时间，使驱动电路的积分时间与齿科机的扫描速度相匹配。驱动电路的逻辑信号电路采用复杂可编程逻辑器件CPLD，可大大缩短逻辑信号的开发周期，并且设计成功的各类逻辑功能块有很好的兼容性和可移植性。而且此驱动电路还具有体积小、成本低的优点。

附图说明：

图1为TDI-CCD驱动电路

图2为积分可调的TDI-CCD驱动电路

图3为TG逻辑信号产生流程图

图4为积分时间可调的TG流程图

图5为信号调理电路图(TG)

具体实施方式：

下面结合附图对本实用新型的一实施例作具体描述。

本实施例中的驱动电路分为四部分：晶振、逻辑信号电路、开关电路、信号调理电路。如图2所示。

晶振：所用晶振为频率16MHZ的有源晶振。

逻辑信号电路：该模块采用Altera公司MAX 7000AE系列的复杂可编程逻辑芯片CPLD。CPLD为驱动程序的硬件设计平台，驱动程序是借助于Quartus II 6.0软件开发环境和Verilog HDL语言，按照TDI-CCD使用手册中各个时序对应的时间关系进行编写的。CCD图像传感器的工作过程实质上是多重嵌套的循环，其中，感光阶段和转移阶段构成了时序循环外环，一次循环代表了一帧图像从曝光到转移的全过程；感光阶段存储区的逐行转移构成了时序循环的中环，一次循环结束表明CCD感光阶段结束；在行转移信号结束后，一行图像的元素逐列输出，构成了时序循环的内环。一个循环周期代表一帧图像中一行像素的转移。设计中，定义了输入输出端：两个输入端：时钟输入(CLK)和积分可调控制信号(data)(作为控制积分时间的外部电路输入端口)；十一路输出信号：垂直转移时钟P1AV、P1BV、P2AV、P2BV和水平转移时钟P1AH、P1BH、P2AH、P2BH，复位脉冲(RG)，转移脉冲(TG)，累加脉冲(SG)。各循环之间采用计数器进行控制，整体的循环过程构成了系统的主要工作流程。

以TG为例介绍实现思想：首先确定输入的全局时钟clk作为整个设计的参考时钟，设置计数寄存器counter，TG高电平的参数值(相对于参考时钟)high和TG的周期参数period；以clk的上升沿posedge作为触发源，检测到clk的上升沿后，计数器加1，同时验证counter是否小于等于high，是的设定TG＝1，否的话验证counter与period的关系，小于period，则令TG＝0，不小于则令TG＝0，计数器清零，即counter＝0，这样产生TG的一个周期，循环整个过程产生TG脉冲。具体流程如图3。

开关电路：目前存在的全景曲面机成像扫描时间T在12s～15s之间，胶片的长度D为30cm，所采用的TDI CCD的像元尺寸d为48μm，为了达到成像的清晰度，必须保证物体移动的速度v与积分时间t的乘积为像元的尺寸，即vt＝d，而vT＝D，因此得到t＝dT/D，通过计算得到积分时间t介于1.92～2.4ms之间。此开关电路模块提供CPLD器件端口data的外部输入信号，通过拨码开关的开与关控制输入端口data信号的高低电平，从而改变data的数值，使积分时间在1.9ms～2.412ms之间变化，实现与多种全景机的匹配。软件流程如图4所示，data为一个10位寄存器，它作为外部输入端口信号来控制积分时间，同时设置period为1.9ms。通过拨码开关改变data的数值，实现积分时间在1.92～2.4ms之间变化。

信号调理电路：将由CPLD输出的驱动脉冲调整到相应的电位幅值，并且可以驱动TDI-CCD正常工作。由于所述S7199-01型TDI-CCD的驱动脉冲信号的高电平的典型值为+3v，低电平的典型值为-8v，而CPLD产生的驱动脉冲均为TTL电平，因此必须利用时钟驱动芯片对数字电路产生的各脉冲信号进行电平转换，才能得到满足TDI-CCD正常工作所需要的驱动脉冲信号。这里的时钟驱动芯片采用DS0026，它的工作频率范围为5～10MHz，在驱动1000pF容性负载时上升时间可达20ns，并且具有宽的输出电压范围，可达到20V。在实际应用中，DS0026的正电源端接+3V，负电源端接-8V，即可产生高电平为+3V和低电平为-8V的驱动信号，满足TDI-CCD的要求。以调理TG信号为例，其电路连接如图5。

Claims (4)

1.用于积分可调的TDI-CCD驱动电路，包括晶振、逻辑信号电路、信号调理电路；其特征在于：还包括开关电路；所述逻辑信号电路，设有连接晶振和开关电路的输入端，以及连接信号调理电路的输出端；所述开关电路设有连接逻辑信号电路的输出端；所述信号调理电路设有连接逻辑信号电路的输入端和连接时间延时积分的电荷藕合器件TDI-CCD的输出端。

2.如权利要求1所述的积分可调的TDI-CCD驱动电路，其特征在于：用于全景数字齿科成像系统。

3.如权利要求1所述的积分可调的TDI-CCD驱动电路，其特征在于：所述的逻辑信号电路采用复杂可编程逻辑器件。

4.如权利要求1所述的积分可调的TDI-CCD驱动电路，其特征在于：所述的开关电路采用拨码开关。

Images