CN202587576U - 线路层增层的多层电路板结构 - Google Patents

线路层增层的多层电路板结构 Download PDF

Info

Publication number
CN202587576U
CN202587576U CN2012200148984U CN201220014898U CN202587576U CN 202587576 U CN202587576 U CN 202587576U CN 2012200148984 U CN2012200148984 U CN 2012200148984U CN 201220014898 U CN201220014898 U CN 201220014898U CN 202587576 U CN202587576 U CN 202587576U
Authority
CN
China
Prior art keywords
layer
line
line layer
insulating barrier
utility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2012200148984U
Other languages
English (en)
Inventor
朱贵武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mao Bang Electronic Co Ltd
Original Assignee
Mao Bang Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mao Bang Electronic Co Ltd filed Critical Mao Bang Electronic Co Ltd
Application granted granted Critical
Publication of CN202587576U publication Critical patent/CN202587576U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本实用新型公开一种线路层增层的多层电路板结构，包含至少一基板及至少二线路层迭设在该基板的至少一表面上，其中该至少二线路层中至少一线路层为埋设在一感光绝缘层的厚度内而构成；其中该线路层具有一平坦的上表面，且该平坦的上表面是与该感光绝缘层的上表面形成共平面；其中该线路层是利用下述的增层步骤形成：设置一感光绝缘层以覆盖在该基板的一表面上或其中一线路层的表面上；依据一预设的线路图案其包含线路及通孔中的任一个或二个组合的图案，以在该感光绝缘层上开设一穿过该感光绝缘层的线路图案对应凹槽，其中该线路图案对应凹槽包含线路用凹槽及通孔用凹槽中的任一个或二个的组合。本实用新型符合多层电路板的轻、薄、短小化的需要。

Description

线路层增层的多层电路板结构
技术领域
本实用新型大体涉及一种线路层增层的多层电路板结构，特别涉及一种包含线路及通孔中任一个或二个组合的线路层，且该线路层是形成于一感光绝缘层借曝光显影方式所开设的较精密的线路图案对应凹槽内并与该感光绝缘层的表面形成共平面，以有效地提升该线路层的精密度及减小该线路层的厚度。 
背景技术
一般现有的电路板的制程，通常是利用一基板，该基板通常以玻璃纤维布、亚麻布及纸基材等材料为主再配合树脂结合而形成，再于该基板上以电镀方式或压合铜箔方式形成一导电层，之后再于该导电层表面上再依据一线路设计图案以蚀刻方式除去不必要的部份，借以形成一线路层，如此即完成一线路层的增层作业。而重复上述的线路层的增层作业，即可形成一具有多层线路层的电路，一般通称为多层电路板，可提供电子零组件所需的电路连接。 
传统的或现有的线路层增层方法，如广泛使用于多层式PCB（Printed Circuit Board，印刷电路板）的线路层增层方法，可概分为下列两种：一个是先在一绝缘层上形成线路图案，再以电镀方式形成线路层的增层方法（简称电镀方式）；另一个则是先以铜箔压合在一绝缘层上，再借曝光显影及蚀刻方式形成线路层的增层方法（简称压合方式），又上述的电镀方式及压合方式两种线路层增层方法，可视需要而混合使用，如一多层电路板的最外层线路层，因常须外接电子零组件，故机械强度如抗撕性要求较高，则可考虑使用上述的压合方式；又如一多层电路板的内层线路层如内二层线路层或内三层线路层，因线路密度或精细度要求较高，则可考虑使用上述的电镀方式，因此，在制作该多层电路板时，其内二层线路层或内三层线路层可使用电镀方式形成，而外层线路层可 使用压合方式形成。但是，上述的传统的线路层增层方法，当遇到电路板上须另设至少一导通孔以连接上下层线路层时，就会额外增加所述多个导通孔的作业程序，无法以一传统的线路层增层方法同时完成，相对增加作业程序的麻烦。 
因此，传统的线路层增层方法虽然可制成一多层电路板，但是制作手续较复杂，且所制成的多层电路板的线路层尺寸通常较厚且密度较低，故无法实现薄型化及较佳使用特性的目的；尤其在半导体封装的技术领域中，传统的线路层增层方法无法满足后续半导体封装件高度积集化以及微型化的封装需求，导致未能进一步提升内层线路层的密度及精细化；故，传统的线路层增层方法及其所制成的多层电路板的线路层结构较无法符合实际使用的所需。 
发明内容
本实用新型的主要目的是在于提供一种线路层增层的多层电路板结构，针对一多层电路板的各线路层，先选择其中至少一线路层进行增层，所形成的线路层得包含线路及通孔中的任一个或二个的组合，且该线路层是形成于一感光绝缘层借曝光显影方式所开设的较精密的线路图案对应凹槽内，并能与该感光绝缘层的表面形成共平面；由此，能有效地提升该线路层的精细度以有利于该线路层的布局设计及减小该线路层的厚度以符合多层电路板的薄形化需要。 
本实用新型的再一目的是在于提供一种线路层增层的多层电路板结构，其进一步能与传统的线路层增层方法整合使用，用以针对一多层电路板的线路层的精细度或机械强度的要求，以对该多层电路板的各不同层次的线路层进行不同方法的增层作业。 
为达以上的目的，本实用新型公开以下技术方案： 
一种线路层增层的多层电路板结构，包含至少一基板及至少二线路层迭设在该基板的至少一表面上，其特征在于： 
该至少二线路层中至少一线路层为埋设在一感光绝缘层的厚度内而构成； 
其中该线路层具有一平坦的上表面，且该平坦的上表面是与该感光绝缘层的上表面形成共平面； 
其中该线路层是利用下述的增层步骤形成： 
设置一感光绝缘层以覆盖在该基板的一表面上或其中一线路层的表面上； 
依据一预设的线路图案其包含线路及通孔中的任一个或二个组合的图案，以在该感光绝缘层上开设一穿过该感光绝缘层的线路图案对应凹槽，其中该线路图案对应凹槽包含线路用凹槽及通孔用凹槽中的任一个或二个的组合； 
利用至少一导电材料包覆在该感光绝缘层的表面上并填满该线路图案对应凹槽，以形成一第一导电层； 
平坦化该导电层的一部分上层厚度，以致能露出该感光绝缘层的表面及保留在该线路图案对应凹槽内的该第一导电层的表面，并使平坦化后的该导电层的表面能与露出的该感光绝缘层的表面形成共平面；及 
完成本次的增层作业，该保留在该线路图案对应凹槽内的该导电层即成为一线路层，该线路层包含线路及通孔中的任一个或二个的组合。 
所述的线路层增层的多层电路板结构，其中，该第一线路层所包含的通孔设于该第一线路层的上一层线路层及下一层线路层之间以作为该第一线路层的上一层线路层及下一层线路层的电性连接用通孔。 
所述的线路层增层的多层电路板结构，其中，该利用至少一导电材料包覆在该感光绝缘层的表面上并填满该线路图案对应凹槽的步骤为利用印银方式、印导电胶方式，无电解电镀化学镀方式、电镀方式及溅镀方式中一种方式达成。 
所述的线路层增层的多层电路板结构，其中，该平坦化的步骤为利用：研磨方式及蚀刻方式中的一种方式达成。 
所述的线路层增层的多层电路板结构，其中，该基板为硬板、软板或无铜基板。 
所述的线路层增层的多层电路板结构，其中，该基板为印刷电路板基板、陶瓷基板、低温共烧陶瓷基板或氮化铝基板。 
本实用新型的有益效果是：通过上述的线路层增层的多层电路板结构，本实用新型能有效地提升该线路层案的密度及精细度，有利于该线路层的布局设计，并能有效地减小线路层的厚度，符合一多层电路板的薄形化的设计需要。 
附图说明
图1A-1E是本实用新型的多层电路板的第1实施例的制程步骤及结构的剖面示意图； 
图2A-2D是本实用新型的多层电路板的第2实施例的制程步骤及结构的剖面示意图； 
图3是本实用新型的多层电路板的第3实施例的制程及结构的剖面示意图； 
图4是本实用新型的多层电路板的第4实施例的制程及结构的剖面示意图； 
图5A-5B是本实用新型的多层电路板的第5实施例的制程及结构的剖面示意图； 
图6A-6B是本实用新型的多层电路板的第6实施例的制程及结构的剖面示意图。 
附图标记说明：1、2、3、4、5、6-电路板；10-基板；20、40、60、80、100、120、140、170、200、220-感光绝缘层；21、41-（线路用）凹槽；22、42-（通孔用）凹槽；23、43、63、83、103、123、203、223-表面；30、50、110、130、150、160、180、190、210、230-线路层（导电层）；31、51、71、91-线路；11、32、52、72、92、112、132-通孔。 
具体实施方式
为使本实用新型更加明确详实，将本实用新型的结构、制程及技术特征，配合下列附图详述如后： 
本实用新型的多层电路板的线路层增层方法，针对一多层电路板而提供的线路层增层方法，本实用新型所指的线路层增层的多层电路板结构如图2D所示的多层（二层）电路板2或图3所示的多层（四层）电路板3，其包含至少一基板10及至少二线路层如图2D所示的第一线路层30、第二线路层50或图3所示的第一线路层30、第二线路层50、第三 线路层、第四线路层，所述多个线路层迭设在该基板10的至少一表面上。在此要注意的，本实用新型所指的线路层如上述的第一线路层30、第二线路层50、第三线路层、第四线路层，包含：线路如图3所示的31、51、71、91及通孔如图3所示的32、52、72、92中的任一个或二个的组合，意即本实用新型所指的一线路层可全部由至少一线路所构成如图3所示的31、51、71、91，或全部由至少一通孔所构成如图3所示的32、52、72、92，或是由线路与通孔的组合所构成，可依实际设计的线路图案（pattern）而决定。 
＜第1实施例＞ 
参考图1A-1E，本实施例以图1E所示由一基板10及一线路层30所构成的电路板1为例，用以说明本实用新型的线路层增层方法，在本实施例中，该电路板1为一具有一线路层的单层电路板，故实际上并非是本实用新型所称的线路层增层的多层电路板结构。本实用新型的多层电路板的线路层增层方法包含下列步骤： 
步骤（1）：参考图1A所示，选择该电路板1所具有的至少二线路层中的至少一线路层30，以供利用本实用新型的增层方法进行该至少一线路层30的增层作业；本实施例在图1E中只先表示一基板10及一线路层30，故该至少一线路层即是指该一线路层30；此外，该基板10上可设置至少一通孔11但不限制，如本实施例设有二通孔11，该通孔11用以使该基板10的二侧面的线路层能形成电性导通，如图1E中该基板10的上侧面上设有一线路层30，但下侧面上尚未设有一线路层。 
步骤（2）：参考图1B所示，设置一感光绝缘层，在此称为第一感光绝缘层20，以覆盖在该基板10的一表面上或其中一线路层的表面上；以本实施例而言，该第一感光绝缘层20覆盖在该基板10的一侧表面上。又，该感光绝缘层的材料可为能曝光显影的负型光阻材料如美国MMC公司所贩售的SU8光阻材料。 
步骤（3）：参考图1C所示，依据一预设的线路图案，在此称为第一线路图案，以在该第一感光绝缘层20上开设一穿过该第一感光绝缘层20的线路图案对应凹槽，在此称为第一线路图案对应凹槽；本实用新型所指的预先设计好的第一线路图案可包含线路及通孔中的任一个或二个 组合的图案（参考前述）；以本实施例的图1C而言，该第一线路图案对应凹槽是包含一个线路用凹槽21及二个通孔用凹槽22。在本实施例中，该第一感光绝缘层20的材料为曝光显影的负型光阻材料SU8，因此可利用曝光显影的光学方式以开设所述多个线路用凹槽21及通孔用凹槽22。 
步骤（4）：参考图1D所示，利用至少一导电材料包覆在该第一感光绝缘层20的表面上并填满该第一线路图案对应凹槽，即包含线路用凹槽21及通孔用凹槽22，以形成一导电层30，在此称为第一导电层30；本步骤（4）的作业方式包含：印银（银膏）方式、印导电胶方式，无电解电镀（化学镀）方式、电镀方式及溅镀方式，但非用以限制本实用新型。 
步骤（5）：参考图1E所示，平坦化该第一导电层30的一部分上层厚度，以致能露出该第一感光绝缘层20的表面23及保留在该第一线路图案对应凹槽21、22的该第一导电层30的表面，并使平坦化后的该第一导电层30的表面能与露出的该第一感光绝缘层20的表面23形成共平面。 
在完成上述本实用新型的步骤（1）至（5）的增层作业后，该保留在该第一线路图案对应凹槽21、22内的该第一导电层30即成为一利用本实用新型的增层方法所形成的线路层，在此称为第一线路层30，该第一线路层包含线路31及通孔32二个的组合。 
其中，上述的步骤（1）的所以列为本实用新型的多层电路板的线路层增层方法中的第一步骤，主要原因在于该步骤（1）是用以表示本实用新型的增层方法，可随实际需要而在一多层电路板中选择其中至少一线路层，以供利用本实用新型的增层方法进行该至少一线路层的增层作业，换言之，就该多层电路板中的其他线路层而言，可利用本实用新型的增层方法或利用非本实用新型如现有技术的传统的增层方法但不限制，去进行其他线路层的增层作业。 
本实用新型的线路层增层方法与现有技术中的传统的增层方法比较，由于本实用新型是采用能曝光显影的光阻材料如负型光阻材料SU8但不限制以作为该感光绝缘层20，故可利用曝光显影的光学方式以开设所 述多个线路用凹槽21及通孔用凹槽22，故能有效地提升该第一线路层图案的密度及精细度，有利于该第一线路层如包含线路31及通孔32二个组合的布局设计；又本实用新型的平坦化后的该第一线路层30，其不但是可以同时包含线路31及通孔32二个的组合，并同时填满在该第一线路图案对应凹槽21、22内，而且更与该第一感光绝缘层20的表面23形成共平面，故能有效地减小线路层的厚度；因此，本实用新型的制程及结构确实能符合一多层电路板的薄形化的设计需要。 
以本实用新型的线路层增层的多层电路板结构而言，该基板10可为硬板、软板或无铜基板，如包含：印刷电路板（Printed Circuit Board,PCB）基板、陶瓷（Ceramic）基板、低温共烧陶瓷（Low Temperature Co-fired Ceramic,LTCC）基板、及氮化铝（AlN）基板等以不同基材所制成的基板。 
＜第2实施例＞ 
参考图2A-2D，本实施例是以第1实施例及图1E所完成的电路板1为基础但不限制，并利用本实用新型的线路层增层方法以进一步建构一如本实用新型所称的线路层增层的多层电路板结构2如图2D所示。本实用新型的线路层增层的多层电路板结构2的线路层增层方法包含下列步骤： 
步骤（1）：参考图1E及2A所示，选择该线路层增层的多层电路板结构2如图2D所示所具有的至少二线路层30、50中的至少一线路层，在本实施例中是指新增的线路层50，以供能利用本实用新型增层方法进行该至少一线路层50的增层作业； 
步骤（2）：参考图2A所示，设置一感光绝缘层，在此称为第二感光绝缘层40，以覆盖在该基板10的一表面上或其中一线路层的表面上；以本第二实施例而言，该第二感光绝缘层40覆盖在该第一线路层30上，在此包含线路31及通孔32，的表面上。又，该感光绝缘层的材料可为能曝光显影的光阻材料但不限制，如美国MMC公司所贩售的一种负型光阻材料SU8。 
步骤（3）：参考图2B所示，依据一预设的线路图案，在此称为第二线路图案，以在该第二感光绝缘层40上开设一穿过该第一感光绝缘层 40的线路图案对应凹槽41、42，在此称为第二线路图案对应凹槽；本实用新型所指的预先设计好的第二线路图案可包含线路及通孔中的任一个或二个组合的图案（参考前述）；以本实施例的图2B而言，该第二线路图案对应凹槽41、42是包含一个线路用凹槽41及一个通孔用凹槽42。在本实施例中，该第二感光绝缘层20的材料为曝光显影的负型光阻材料SU8，因此可利用曝光显影的光学方式以开设所述多个线路用凹槽41及通孔用凹槽42。 
步骤（4）：参考图2C所示，利用至少一导电材料包覆在该第二感光绝缘层40的表面上并填满该第二线路图案对应凹槽，即包含线路用凹槽41及通孔用凹槽42，以形成一导电层50，在此称为第二导电层50；本步骤（4）的作业方式包含：印银方式、印导电胶方式，无电解电镀（化学镀）方式、电镀方式及溅镀方式，但非用以限制本实用新型。 
步骤（5）：参考图2D所示，平坦化该第二导电层50的一部分上层厚度，以致能露出该第一感光绝缘层40的表面43及保留在该第二线路图案对应凹槽41、42中的该第二导电层50的表面，并使平坦化后的该第二导电层50的表面能与露出的该第二感光绝缘层40的表面43形成共平面。 
在完成上述本实用新型的步骤（1）至（5）的增层作业后，该保留在该第二线路图案对应凹槽41、42内的该第二导电层50即成为一利用本实用新型的增层方法所形成的线路层，在此称为第二线路层50，该第二线路层包含线路51及通孔52二个的组合，而完成后的电路板2即是一线路层增层的多层电路板结构2如图2D所示，本第2实施例所形成的线路层增层的多层电路板结构2为具有一第一线路层30及一第二线路层50的二层电路板，即本第2实施例的增层方法及所完成的第二线路层50，能达成上述第1实施例所述的薄形化的具体功效。 
以本实用新型的线路层增层的多层电路板结构而言，本实用新型并不要求第2实施例的线路层增层的多层电路板结构2所具有的第一线路层30及第二线路层50全部须以本实用新型的线路层增层方法进行增层作业；换言之，本实用新型只要求该线路层增层的多层电路板结构2的 二层线路层30、50中至少一线路层是以本实用新型的线路层增层方法形成。 
＜第3实施例＞ 
参考图3，本第3实施例是以第2实施例及图2D所完成的多层（二层）电路板2为基础但不限制，再利用本实用新型的线路层增层方法，以进一步建构如本实用新型所称具有至少二线路层的一多层（四层）电路板3如图3所示。本第3实施例的线路层增层的多层电路板结构3的线路层增层方法是利用第1实施例的步骤（1）至步骤（5）以及第2实施例的步骤（1）至步骤（5）的成形步骤，以在该基板10的下侧面上进一步建构一第三线路层及一第四线路层；在本第3实施例中如图3所示，其中该第三线路层包含二个线路71及一个通孔72的组合但不限制，且是形成在一第三感光绝缘层60的厚度中并与该第三感光绝缘层60的表面63共平面；其中该第四线路层包含一个线路91及二个通孔92的组合但不限制，且是形成在一第四感光绝缘层80的厚度中并与该第四感光绝缘层80的表面83共平面。 
在此以图3所示的线路层增层的多层电路板结构3的结构来说明其中各线路层之间的连接关系，但并非用以限制本实用新型：其中该基板10上侧面的该第二线路层50的通孔52与下一层的该第一线路层30的线路31形成电性连接，并再通过该基板10上的一通孔11，以进一步与该基板10下侧面的第三线路层的线路71及下一层的该第四线路层的通孔92形成电性连接，达成一线路层增层的多层电路板结构通常要求各线路层之间须具有的各种导通连接关系。 
以本实用新型的线路层增层的多层电路板结构而言，本实用新型并不要求第3实施例的线路层增层的多层电路板结构3所具有的第一线路层30、第二线路层50、第三线路层及第四线路层全部须以本实用新型的线路层增层方法进行增层作业；换言之，本实用新型只要求该线路层增层的多层电路板结构3的第一线路层30、第二线路层50、第三线路层、第四线路层中至少一线路层是以本实用新型的线路层增层方法形成。 
＜第4实施例＞ 
参考图4，本第4实施例是以第3实施例及图3所完成的多层（四层）电路板3为基础但不限制，再利用现有传统的PCB（Printed Circuit Board，印刷线路板）增层方法，以建构一多层（六层）电路板4如图4所示。本第4实施例的多层（六层）电路板4的线路层增层方法是利用现有传统的PCB增层方法的成形步骤，以在该第3实施例的多层（四层）电路板3的上、下二外表面上，即分别在该第二线路层50及该第四线路层上，另建构一第五线路层110及一第六线路层130。 
在本第4实施例的多层（六层）电路板4中，该第五线路层110及该第六线路层130是利用现有传统的PCB增层方法建构，而传统的制程通常是：在该第二线路层（50）及该第四线路层上分别先设置一层绝缘层如绝缘层100及绝缘层120如图4所示，再分别于各绝缘层100、120上开设多个穿孔（如图4中标号112、132所示），再利用电镀铜方式以形成该第五线路层110及该第六线路层130；此时所述多个穿孔112、132亦通过电镀铜方式而同时形成通孔112、132。因此，以传统PCB增层方法完成后的该第五线路层110虽然可设计成是或不是与该通孔112电性连接，如图4中该第五线路层110是设计成与该通孔112电性连接但不限制，但该第五线路层110明显并未与绝缘层100的表面103共平面；而该第六线路层130虽然也是与该通孔132电性连接但也并未与绝缘层120的表面123共平面；由于该第五、六线路层110、130并未分别与该绝缘层100、120的表面103、123共平面，故会相对增加所述多个通孔112、132的该第五、六线路层110、130的厚度，而且也增加电镀铜作业程序。因此，以传统PCB增层方法完成后的该第五、六线路层110、130并无法如本实用新型能有效地减小线路层的厚度，故本实用新型的制程及结构确实能比传统PCB增层方法更符合一多层电路板的轻、薄、短小化的设计需要，应具进步性。 
以本第4实施例的线路层增层的多层电路板结构4而言，本实用新型的线路层增层方法及其结构并不要求该线路层增层的多层电路板结构4所具有的各线路层，如第一、二、三、四、五、六线路层，全部须以本实用新型的线路层增层方法进行增层作业；本实用新型只要求该线路层增层的多层电路板结构4的第一、二、三、四、五、六线路层中至少 有一线路层是以本实用新型的线路层增层方法形成即可，如第4实施例的线路层增层的多层电路板结构4中，该第五线路层110及第六线路层130并非以本实用新型的线路层增层方法形成，而是以传统的PCB增层方法形成，然第4实施例的线路层增层的多层电路板结构4仍可视为本实用新型的一实施例。 
＜第5实施例＞ 
参考图5A、5B，本第5实施例是以第3实施例及图3所完成的多层（四层）电路板3如图5A所示为基础但不限制，先利用本实用新型的线路层增层方法以在一新的绝缘层140中形成一第五线路层150及在另一新的绝缘层170中形成一第六线路层180，借以先建构该第五、六线路层150、180如图5B所示；之后再利用现有传统的PCB增层方法（如第4实施例所述），以分别在该第五线路层150及第六线路层180的外侧形成一第七线路层160及一第八线路层190，借以建构完成一具有第一至第八线路层的多层（八层）电路板5如图5B所示。其中，该第五线路层150及该第六线路层180皆是利用本实用新型的线路层增层方法进行增层作业，且特别形成只有通孔形态的第五、六线路层150、180，但非用以限制本实用新型。 
本第5实施例的多层（八层）电路板5与前述的第4实施例的多层（六层）电路板4比较，二个之间的主要不同点在于：本第5实施例的第五、六线路层150、180皆是利用本实用新型的线路层增层方法且且特别形成只有通孔形态的第五、六线路层150、180，用以取代第4实施例的多层（六层）电路板4中以传统PCB增层方法形成的该第五线路层中的所述多个通孔112以及该第六线路层中的所述多个通孔。 
又，本第5实施例的线路层增层的多层电路板结构5中虽然具有以传统PCB增层方法形成的该第五、六线路层110、130，但本实用新型的线路层增层方法及其完成的结构并不要求该线路层增层的多层电路板结构5所具有的第一至第八线路层的多层（八层）电路板5如图5B所示全部须以本实用新型的线路层增层方法进行增层作业，故该线路层增层的多层电路板结构5仍可视为本实用新型的一实施例。 
＜第6实施例＞ 
参考图6A、6B，本第6实施例是以第4实施例及图4、6A所完成的多层（六层）电路板4为基础但不限制，再利用本实用新型的线路层增层方法，以建构一多层（八层）电路板6如图6B所示。本第6实施例的多层（八层）电路板6的线路层增层方法是利用本实用新型的线路层增层方法的成形步骤，以在该第4实施例的多层（六层）电路板4的上、下二外侧面上，即分别在该第五线路层110及该第六线路层130的外侧面上，另建构一第七线路层210及一第八线路层230。在本第6实施例的多层（八层）电路板6中，是利用本实用新型第1实施例的步骤（1）至步骤（5）的成形步骤，以分别在该第五线路层110及该第六线路层130的外侧面上进一步建构一第七线路层210及一第八线路层230；在本第6实施例中如图6B所示，其中该第七线路层210只包含二个通孔但不限制，且是形成在一感光绝缘层200的厚度中并与该感光绝缘层200的表面203共平面；其中该第八线路层230只包含二个通孔但不限制，且是形成在一感光绝缘层220的厚度中并与该感光绝缘层220的表面2031共平面。 
由以上各实施例可知，就一具有至少二线路层的线路层增层的多层电路板结构而言，本实用新型的线路层增层方法是可随设计需要，来选择该至少二线路层中至少一线路层，不论该至少一线路层是外层线路层（即该线路层设在一多层电路板的最外层）或内层线路层（即该线路层设在一多层电路板的内层，更可分为内一层、内二层…等），皆可在选择之后而利用本实用新型的增层方法以进行被选择的该至少一线路层的增层作业，如第4实施例的外层线路层110、130如图4所示是利用传统PCB增层方法形成，而其内一层线路层则是利用本实用新型的增层方法形成；又如第6实施例的外层线路层210、230如图6B所示是利用本实用新型的增层方法形成而其内一层线路层110、130则是利用传统PCB增层方法形成，但只要利用本实用新型的增层方法以形成一线路层增层的多层电路板结构中的至少一线路层，则该至少一线路层以及所完成的该线路层增层的多层电路板结构，即能具有本实用新型的线路层增层方法及所建构完成的线路层的具体功效。 
由上所述，本实用新型的线路层增层方法及所建构完成的线路层，与现有技术比较，至少具有下列优点： 
1、本实用新型是采用能曝光显影的光阻材料如负型光阻材料SU8作为该感光绝缘层，故可利用曝光显影的光学方式以开设所述多个线路用凹槽及通孔用凹槽，因此能有效地提升所建构完成的线路层的密度及精细度，有利于该线路层如包含线路及通孔二个组合的布局设计。 
2、本实用新型在制程中有一平坦化程序，而平坦化之后的线路层，其不但是可以同时包含线路及通孔二个的任意组合，并同时填满在该线路图案对应凹槽内，而且更与该感光绝缘层的表面形成共平面，故能有效地减小所建构完成的线路层的厚度，符合一多层电路板的轻、薄、短小化的设计需要。 
以上所示仅为本实用新型的优选实施例，对本实用新型而言仅是说明性的，而非限制性的。在本专业技术领域具通常知识人员理解，在本实用新型权利要求所限定的精神和范围内可对其进行许多改变，修改，甚至等效的变更，但都将落入本实用新型的保护范围内。 

Claims (6)

1.一种线路层增层的多层电路板结构，包含至少一基板及至少二线路层迭设在该基板的至少一表面上，其特征在于：
该至少二线路层中至少一线路层为埋设在一感光绝缘层的厚度内而构成；
其中该线路层具有一平坦的上表面，且该平坦的上表面是与该感光绝缘层的上表面形成共平面；
设置一感光绝缘层以覆盖在该基板的一表面上或其中一线路层的表面上；
依据一预设的线路图案其包含线路及通孔中的任一个或二个组合的图案，以在该感光绝缘层上开设一穿过该感光绝缘层的线路图案对应凹槽，其中该线路图案对应凹槽包含线路用凹槽及通孔用凹槽中的任一个或二个的组合；
利用至少一导电材料包覆在该感光绝缘层的表面上并填满该线路图案对应凹槽，以形成一第一导电层；
平坦化该导电层的一部分上层厚度，以致能露出该感光绝缘层的表面及保留在该线路图案对应凹槽内的该第一导电层的表面，并使平坦化后的该导电层的表面能与露出的该感光绝缘层的表面形成共平面；及
完成本次的增层作业，该保留在该线路图案对应凹槽内的该导电层即成为一线路层，该线路层包含线路及通孔中的任一个或二个的组合。
2.如权利要求1所述的线路层增层的多层电路板结构，其特征在于，该第一线路层所包含的通孔设于该第一线路层的上一层线路层及下一层线路层之间以作为该第一线路层的上一层线路层及下一层线路层的电性连接用通孔。
3.如权利要求1所述的线路层增层的多层电路板结构，其特征在于，该利用至少一导电材料包覆在该感光绝缘层的表面上并填满该线路图案对应凹槽的步骤为利用印银方式、印导电胶方式，无电解电镀化学镀方式、电镀方式及溅镀方式中一种方式达成。
4.如权利要求1所述的线路层增层的多层电路板结构，其特征在于，该平坦化的步骤为利用：研磨方式及蚀刻方式中的一种方式达成。 
5.如权利要求1所述的线路层增层的多层电路板结构，其特征在于，该基板为硬板、软板或无铜基板。
6.如权利要求1所述的线路层增层的多层电路板结构，其特征在于，该基板为印刷电路板基板、陶瓷基板、低温共烧陶瓷基板或氮化铝基板。 
CN2012200148984U 2011-01-13 2012-01-13 线路层增层的多层电路板结构 Expired - Lifetime CN202587576U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100200760U TWM408911U (en) 2011-01-13 2011-01-13 Multilayer circuit board structure
TW100200760 2011-01-13

Publications (1)

Publication Number Publication Date
CN202587576U true CN202587576U (zh) 2012-12-05

Family

ID=45084755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012200148984U Expired - Lifetime CN202587576U (zh) 2011-01-13 2012-01-13 线路层增层的多层电路板结构

Country Status (4)

Country Link
US (1) US20120181065A1 (zh)
JP (1) JP3171725U (zh)
CN (1) CN202587576U (zh)
TW (1) TWM408911U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110430674A (zh) * 2019-07-10 2019-11-08 广东工业大学 一种电镀沉积电路板的制备方法
CN110891366A (zh) * 2018-09-10 2020-03-17 奥特斯奥地利科技与系统技术有限公司 具有感光性介电层和结构化导电层的部件承载件
TWI823176B (zh) * 2021-04-28 2023-11-21 大陸商宏恆勝電子科技（淮安）有限公司 具有散熱功能的線路板及其製作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI430720B (zh) 2011-11-16 2014-03-11 Ind Tech Res Inst 多層微型線圈總成

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072075A (en) * 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US6252179B1 (en) * 1995-04-27 2001-06-26 International Business Machines Corporation Electronic package on metal carrier
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
US7906377B2 (en) * 2008-12-24 2011-03-15 Via Technologies, Inc. Fabrication method of circuit board
JP5550280B2 (ja) * 2009-07-29 2014-07-16 京セラ株式会社 多層配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110891366A (zh) * 2018-09-10 2020-03-17 奥特斯奥地利科技与系统技术有限公司 具有感光性介电层和结构化导电层的部件承载件
CN110891366B (zh) * 2018-09-10 2023-02-17 奥特斯奥地利科技与系统技术有限公司 具有感光性介电层和结构化导电层的部件承载件
CN110430674A (zh) * 2019-07-10 2019-11-08 广东工业大学 一种电镀沉积电路板的制备方法
TWI823176B (zh) * 2021-04-28 2023-11-21 大陸商宏恆勝電子科技（淮安）有限公司 具有散熱功能的線路板及其製作方法

Also Published As

Publication number Publication date
JP3171725U (ja) 2011-11-17
TWM408911U (en) 2011-08-01
US20120181065A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
US7152318B2 (en) Method for manufacturing built-up printed circuit board with stacked type via-holes
CN101286454B (zh) 印制电路板的制作方法
KR101084252B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
CN101389191B (zh) 多层电路板组件
CN100459077C (zh) 基板的制造方法
CN202587576U (zh) 线路层增层的多层电路板结构
CN103458628A (zh) 多层电路板及其制作方法
CN102214628B (zh) 封装基板及其制造方法
US8058561B2 (en) Circuit board and manufacturing method thereof
US10609824B2 (en) Manufacturing method of a multi-layer circuit board
CN103379749A (zh) 多层电路板及其制作方法
US20080308315A1 (en) Multilayer printed circuit board and method of fabricating the same
TWI678952B (zh) 線路板結構及其製作方法
US11903146B2 (en) Printed wiring board and method for manufacturing printed wiring board
CN102625603A (zh) 多层电路板的线路层增层方法及其结构
CN100459078C (zh) 一种基板的制造方法
CN103681586A (zh) 无核心封装基板及其制法
CN107454761A (zh) 高密度增层多层板的制造方法
JP4618442B2 (ja) 電子部品の構成に用いられるシートの製造方法
US7143509B2 (en) Circuit board and processing method thereof
KR100900671B1 (ko) 다층 배선 기판에 사용되는 도전성 비아 형성 방법
JP5516608B2 (ja) セラミック積層基板の製造方法
CN210093640U (zh) 电路板堆叠结构
JP2006128224A (ja) 積層基板の製造方法及び積層基板
JP2006032442A (ja) 多層基板及びその製造方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20121205

CX01 Expiry of patent term