TWM408911U - Multilayer circuit board structure - Google Patents
Multilayer circuit board structure Download PDFInfo
- Publication number
- TWM408911U TWM408911U TW100200760U TW100200760U TWM408911U TW M408911 U TWM408911 U TW M408911U TW 100200760 U TW100200760 U TW 100200760U TW 100200760 U TW100200760 U TW 100200760U TW M408911 U TWM408911 U TW M408911U
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive layer
- circuit board
- insulating layer
- conductive
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
Description
五、新型說明: 【新型所屬之技術領域】 本創作係有關於一種多層電路板之結構,尤指涉及一種整 合本創作之電路板雙層式結構與原PCB、Ceramic、LTCC或 AIN增層法相互混合使用達任意層(My L啊)增層,特別 係指具有構造Η單及成本低之結構,可選擇性使用本創作結 構,抑或原PCB、Ceramic、LTCC或Α1Ν之方式達到層間導 通,亚無需新增另外對位_而能延縣pCB、、ltcc 或A1N之方式達到層間對位之功效者。 【先前技術】 本申请案主張2008年1〇月30日提出申請的中華民國申 請案第097219405號之優先權,其全文在此以參照形式被併入 本文。 -般習用之電路板通常細麟麟布、亞麻布及紙 基材等材料為主再合樹脂結合以軸—基板,並於該基板上 以電鍍或疊壓_方式軸—導電層,之後再於該導電層表面 上以_方式除去不必要之部份,藉以形成線路以提供電子零 、且件戶'τ*之電路連接,而糊前述之方式構成—電路板。 作制你车病=迷之方式可構成一電路板’但是由於該電路板不 度ΐ低,該電路板製成之後其尺寸通常較厚且密 ί滿DM.··、,、法實現_化及較佳使用特性之目的,亦無 炎、曾^體封裝件高度積集^匕以及微型化之封裝需 未能進—步提昇内層線路密度精細化;故,-般習用 M408911 之多層電路板較無法符合實際使用之所需。 【新型内容】 …本創作之主要目的係在於,歧f知技#所遭遇之上述問 題亚提供-種整合本創狀電路板雙層式結構與原pcB、 Ceramic、LTCC或趨增詹法相互昆合使用達任意層增層, 係具有構韻單及縣低之賴,可選擇雌 抑或原咖、W、LTCC或之方式達到層間; 並無需新增另外對位靶點而能延用原PCB、CeramidT^e 或A1N之方式達到層間對位之功效者。
本創作之次要目的係在於,提供一種具有薄型化以及密度 較高之功效者。 X 為達以上之目的,本創作係一種多層電路板之結構,於一 較佳實施财,係由-電路板、至少—絕緣層以及—線路層所 構成。其中,該電路板包含有一基板,該基板上鑽設有多數穿 孔,且該基板之至少一面上係疊設有至少一第一感光絕緣層, 該基板與該第一感光絕緣層上包覆有一第一導電層,而該第一 感光絕緣層上方之第一導電層磨平後,於此第一導電層上係鍍 設有一第二導電層使之平坦化,且平坦化後之第一導電層上另 疊設有一第二感光絕緣層,於該第一導電層與該第二感光絕緣 層上包覆有一第三導電層,而該第二感光絕緣層上方之第三導 電層磨平後’於此第三導電層上係鍍設有一第四導電層使之平 坦化;該絕緣層係疊設於該電路板之至少一面上;以及該線路 層係包覆於該絕緣層上。 4 M408911
設有多數穿孔,且該基板之至少一 該電路板包含有—基板,該基板上鑽 之至少一面上係疊設有至少一第一感 光絕緣層,該基板與該第—感光絕緣層上包覆有—第一導電 層,而該第-感光絕緣層上方之第—導電層磨平後,於此第^ 導電層上係鍍設有-第二導電層使之平坦化,且平坦化後之第 二V電層上另$設有-第二感光絕緣層,於郷—導電層與該 第二感光絕緣層上包覆有-第三導電層,而該第二感光絕緣層 上方之第三導電層磨平後’於此第三導電層上係鍍設有一第四 導電層使之平坦化:該絕緣層係疊設於該電路板之至少一面 上;該第五導電層係包覆於該電路板與該絕緣層上,並將該絕 緣層上方之第五導電層進行磨平;該第六導電層係鑛設於該第 五導電層上,可使該第五導電層平坦化;以及魏路層係疊設 於該絕緣層與平坦化後之第五導電層上。 於再-較佳實施例中,本創作之多層電路板之結構,係由 -電路板、至少-絕緣層、-線路層、_第三感光絕緣層一 第七導電層以及一第八導電層所構成。其中,該電路板包含有 一基板,該基板上鑽設有多數穿孔,且該基板之至少一面上係 設有至少一弟一感光絕緣層,該基板與該第一感光絕緣層上 包覆有一第一導電層,而該第一感光絕緣層上方之第一導電層 磨平後,於此弟一導電層上係鍵設有一第二導電層使之平土曰 化,且平坦化後之第一導電層上另疊設有一第二感光絕緣層, 於该弟一導電層與該苐二感光絕緣層上包覆有一第三導電 層,而該第二感光絕緣層上方之第三導電層磨平後,於此第三 5 導電層上係鍍設有—第四導電層使之平坦化;該絕緣層係最π =電路板,至少一面上;該線路層係包覆於該電路板與ς: :三上,該第三感光絕緣層係疊設於該絕緣層與該線路層上; 該^導電層係包覆於該線路層與該第三感光絕緣層上,並將 =第三感光絕緣層上方之第七導電層進行磨平;以及該第八導 電層係鍍設於該第七導電層上,可使該第七導電層平坦化。 【實施方式】 晴參閱『第1圖』所示,係本創作多層電路板之剖面狀態 不意圖。如圖所示:本創作係一種多層電路板之結構,其係由 一電路板1、至少一絕緣層2以及一線路層3所構成。 上述所提之電路板1係包含有一基板1 1、至少一第一感 光絕緣層12、一第一導電層13、一第二導電層14、至少 一第二感光絕緣層1 5、一第三導電層1 6及一第四導電層1 7 °其中’該基板11係可為硬板、軟板或無銅基板,並可為 印刷電路板(Printed Circuit Board, PCB )基板、陶瓷(Ceramic ) 基板、低溫共燒陶曼(Low Temperature Co-fired Ceramic, LTCC)基板及氮化鋁(AIN)基板等基材,且該基板1 1上 係鑽設有多數穿孔111;該第一感光絕緣層12係可為 SU8,且該第一感光絕緣層1 2係疊設於該基板1 1之至少一 面上;該第一導電層1 3係包覆於該基板1 1與該第一感光絕 緣層1 2上,並將該第一感光絕緣層12上方之第一導電層1 3進行磨平;該第二導電層14係鍍設於該第一導電層13 上,可使該第一導電層13平坦化;該第二感光絕緣層15係 M408911 可為SU8,且該第二感光絕緣層1 5係疊設於平坦化後之第一 導電層1 3上;該第三導電層1 6係包覆於該第一導電層1 3 與該第二感光絕緣層1 5上,並將該第二感光絕緣層1 5上方 之第三導電層1 6進行磨平;該第四導電層1 7係鍍設於該第 三導電層1 6上,可使該第三導電層1 6平坦化。 該絕緣層2係疊設於該電路板1之至少一面上,其中該絕 緣層2可以用傳統PCB、Ceramic、LTCC或A1N之方式成形。 該線路層3係包覆於該絕緣層2上,其中該線路層3可以 用傳統PCB、Ceramic、LTCC或A1N之電鍍銅線路。如是, 藉由上述之結構構成一全新之多層電路板之結構。 上述電路板於製作時,係以機械鑽孔之方式於該基板1 1 上鑽設多數穿孔111,之後再於該基板11之一面或二面上 一預定之位置疊設有多數第一感光絕緣層1 2,再以印銀或化 學錢銅之方式將該第一導電層13包覆於該基板1 1與該第 一感光絕緣層1 2上,並將該第一感光絕緣層1 2上方之第一 導電層1 3加以磨平’接著再將該第二導電層1 4鍍設於製程 中文破壞而凹陷不平之第一導電層1 3上,藉以使該第一導電 層13平坦化,繼之,於完成平坦化後之第一導電層13上疊 »又夕數第一感光絕緣層1 5,之後再於該第一導電層1 3與該 第:感光絕緣層15上以印銀或化學鍍銅之方式設有該第三 導電層1 6 ’並將該第二感光絕緣層1 5上方之第三導電層1 6加以磨平’最後再將該第四導電層1 設於製程中受破壞 而凹陷不平之第三導電層1 6上,藉以使該第三導電層1 6平 坦化。 s t創作之乡層電路板於製作時,係於上述電路板1雙層 7 式結構上使_ PCB增層法,在該電路板1JL依序形成該絕 緣層2及該線路層3,如此,即可使製作出〇層電路板,不 僅具有4型化以及密度較兩之功效,更可藉由使用原pCB方 式及本創作之電路板1结構相互混合使用達到任意層(Any
Layer)增層,並無需新增另外對位靶點,可延用原方式, 使用通孔或線路當脉點朗層間對位之功效。於本實關 中其、,。構之層間導通係使用原PCB、Ceramic、LTCC或A1N 之方式達成。 — 請參閱『第2圖』所示,係本創作之另一實施例示意圖。 如圖所示:當摘作於運科,除上述第i圖巾所提結構型態 之外’亦可為另-實施例之結構型態,而其所不同之處係在 於’亦可於該電路板;L與該絕緣層2上以印銀或化學鑛銅之方 式設有第五導電層4,並將親緣層2上方之第五導電層4加 以磨平’雜第六導電層5麟_財受破壞㈣陷不平之 第五導電層4上,藉以使第五導電層4平坦化,最後再將該線 路層3疊設於該絕緣層2與平坦化後之第五導電層4上,進而 使本創作〇層電路板可在電路板i結構上使關pcB、 Ceramic LTCC或A1N之方式構成增層式結構;藉以符合實 際使用時之所需。於本實施例中’其結構之層間導通係使用本 創作之導電層方式達成。 -月參閱『第3圖』所示’係本創作之再一實施例示意圖。 如圖所示:當本創作於運㈣,除上述第i、2财所提結構 型態之外’亦可為另-實施例之結構型態’而其所不同之處係 在於亦可於第1圖中使用原PCB、Ceramic、ltcc或綱 之方式増層後之絕緣層2無線闕3上疊設錄第三感光 M408911 絕緣層6 (即su8),之後再於該線路層2與該第三感光絕緣 層6上以印銀或化學鍍銅之方式設有第七導電層7,並將該第 三感光絕緣層6上方之第七導電層7加以磨平,最後再將第八 導電層8鍍設於製程中受破壞而凹陷不平之第七導電層7 上’藉以使第七導電層7平坦化,而使本創作之多層電路板可 在使用原PCB、Ceramic、LTCC或A1N之方式增層後,再繼 敎财餅方柄層_成战構;藉哺合實際使用 時之所需。於本實施例中’其結構之層間導通係使用本創作之 • 導電層方式達成。 由此可知,本創作係於電路板結構上使用原、 Ceramic、LTCC或應增層法,在該電路板上依序形成絕緣 層及線路層,如此,即可使製作出之多層電路板,不僅具有薄 型化以及密度較高之功效,更可以整合補作之電路板雙層式 結構與原PCB、Ceramic、LTCC或A1N增層法相互混合使用 達任意層增層’係具有構造簡單及成本低之結構,可選擇性使 用本創作結構’抑或原PCB、Ceramic、LTcc或細等方式 達到賴導通’並無騎增糾對錄點,而能延關pCB、 Ceramic、LTCC或A1N之方式達到層間對位之功效者。 綜上所述,本創作係一種多層電路板之結構,可有效改善 習用之種種缺點,係於電路板結構上使用原pCB、Ceramic、 LTCC或應增層法’在電路板上依序增層,不僅具有薄型化 以及密度較高之功效,更可妓合本創作之電路板雙層式結構 與原PCB、Ceramic、LTCC或A1N增層法相互混合使用達任 意層(Any Layer)增層’係具有構造簡單及成本低之結構, 可選擇性使用本創作結構,抑或原PCB、Ceramic、LTCC或 9 M408911 A1N等方式達到層間導通,並無需新增另外對位靶點,而能延 用原PCB、Ceramic、LTCC或A1N之方式達到層間對位之功 效者,進而使本創作之産生能更進步、更實用、更符合使用者 之所須’確已符合創作專利申請之要件,爰依法提出專利申請。 惟以上所述者,僅為本創作之較佳實施例而已,當不能以 此限定本創作實施之範圍;故,凡依本創作申請專利範園及創 作說明書内容所作之簡單的等效變化與料,皆應仍屬 專利涵蓋之範圍内。 $作 【圖式簡單說明】 第1圖’係本創作多層電路板之剖面狀態示意圖。 第2圖’係本創作之另—實施例示意圖。 第3圖’係本創作之再—實施例示意圖。 【主要元件符號說明】 電路板1 基板1 1 穿孔1 1 1 第一感光絕緣層12 第一導電層1 3 第二導電層1 4 第二感光絕緣層1 5 第三導電層1 6 第四導電層1 7 10 M408911 絕緣層2 線路層3 第五導電層4 第六導電層5 第三感光絕緣層6 第七導電層7 第八導電層8
参 11
Claims (1)
- M408911 六、申請專利範圍: 1 ·一種多層電路板之結構,係包括: 一電路板’其包含有一基板,該基板上鑽設有多數穿孔, 且該基板之至少一面上係疊設有至少一第一感光絕緣層,該 基板與該第一感光絕緣層上包覆有一第一導電層,而該第一 感光絕緣層上方之第一導電層磨平後,於此第一導電層上係 鍍設有一第二導電層使之平坦化,且平坦化後之第一導電層 上另莹設有一第二感光絕緣層,於該第一導電層與該第二感 光絕緣層上包財—第三導電層,而該第二感光絕緣層上方 之第三導電層磨平後’於此第三導電層上係鍍設有一第四導 電層使之平坦化; 至少一絕緣層,係疊設於該電路板之至少一面上;以及 一線路層,係包覆於該絕緣層上。 2 ·依申請專利範圍第丄項所述之多層電路板之結構其中, 該基板係可為硬板、軟板或無銅基板,並可為印刷電路板 (Printed咖此Board,PCB)、陶瓷(Μ-)、低溫共燒陶 瓷(Low Temperature Ceramie,LTCC)及氮化糾屋) 之基材。 3 .依申請專利範圍第1JM所述之多層電路板之結構其中, 該穿孔係以機械鑽孔方式設置於該基板上。 [依申請專利範圍第i項所述之多層電路板之結構,其中, 5亥第一、一感光絕緣層係可為sug。 5 .依申睛專利範圍第1項所述之多声 導電層係以印銀方式包覆於板與該=感=緣 12 M408911 6.依申請專利範園第4所述之 :=_化學鍍铜方式包覆於該=第:光 Ήί:範圍第1項所述之多層電路板之結構,”, 編術树卿—物與該第二感 m 範圍第1項所述之多層電路板之結構,”, 化學鍍財私覆於对—導電層與該第 9 =申請專利範圍第丄項所述之多層電路板之結構, 該弟一〜四導電層係可為銀膏。 八 1 〇 專利範圍第玉項所述之多層電路板之結構,盆中, ,包括:第五導電層及一第六導電層,該第五導電層係包 旻於該電路板與該絕緣層上,並在該絕緣層上方之第五 電層磨平後,於此第五導電層上鍍設該第六導電層使 坦化。 11由依申明專利乾圍第10項所述之多層電路板之結構,其 中,該第五、六導電層係可為銀膏。 八 12中依申請專利範圍第工〇項所述之多層電路板之結構,豆 層丄該第五導電層係以印銀方式包覆於該電路板與該絕緣 13·依申請專利範圍第10項所述之多層電路板之結構,其 :,該第五導電層係以化學鍍銅方式包覆於該電路板與^ 絕緣層上。 14·依申請專利範圍第1項所述之多層電路板之結構,其中, 更包括一第三感光絕緣層、一第七導電層及—第八導電 13 M408911 層’該第三感光絕緣層係疊設於該絕緣層與 該二導電層係包覆於該線路層與該第三感光==, 亚。玄第二感光絕緣層上方之第七導電層磨平後, 七導電層上鍍設該第八導電層使之平坦化。 、 15由依申請專利範圍第14項所述之多層電路板之結構,其 中’該第三感光絕緣層係可為SU8。 、 _ 16 ·依_請專利範圍g i 4項所述之多層電路板之結構,盆 中,該第七、八導電層係可為銀膏。 /、 17依5r專利範圍第14項所述之多層電路板之結構,其 中,該第七導電層係以印銀方式包覆於該絕緣層與該二 感光絕緣層上》 18依申二專利範圍第14項所述之多層電路板之結構,其 中’該第七導電層細化學軸方式包覆於舰緣層盘該 第三感光絕緣層上。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100200760U TWM408911U (en) | 2011-01-13 | 2011-01-13 | Multilayer circuit board structure |
US13/160,928 US20120181065A1 (en) | 2011-01-13 | 2011-06-15 | Multi-Layered Circuit Board Device |
JP2011003403U JP3171725U (ja) | 2011-01-13 | 2011-06-17 | 多層配線基板の構造 |
CN2012200148984U CN202587576U (zh) | 2011-01-13 | 2012-01-13 | 线路层增层的多层电路板结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100200760U TWM408911U (en) | 2011-01-13 | 2011-01-13 | Multilayer circuit board structure |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM408911U true TWM408911U (en) | 2011-08-01 |
Family
ID=45084755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100200760U TWM408911U (en) | 2011-01-13 | 2011-01-13 | Multilayer circuit board structure |
Country Status (4)
Country | Link |
---|---|
US (1) | US20120181065A1 (zh) |
JP (1) | JP3171725U (zh) |
CN (1) | CN202587576U (zh) |
TW (1) | TWM408911U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8536970B2 (en) | 2011-11-16 | 2013-09-17 | Industrial Technology Research Institute | Multilayered miniature coil component |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200083154A1 (en) * | 2018-09-10 | 2020-03-12 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Component Carrier With a Photoimageable Dielectric Layer and a Structured Conductive Layer Being Used as a Mask for Selectively Exposing the Photoimageable Dielectric Layer With Electromagnetic Radiation |
CN110430674A (zh) * | 2019-07-10 | 2019-11-08 | 广东工业大学 | 一种电镀沉积电路板的制备方法 |
CN115250584A (zh) * | 2021-04-28 | 2022-10-28 | 宏恒胜电子科技(淮安)有限公司 | 具有散热功能的线路板及其制作方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5072075A (en) * | 1989-06-28 | 1991-12-10 | Digital Equipment Corporation | Double-sided hybrid high density circuit board and method of making same |
US5719749A (en) * | 1994-09-26 | 1998-02-17 | Sheldahl, Inc. | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board |
US6252179B1 (en) * | 1995-04-27 | 2001-06-26 | International Business Machines Corporation | Electronic package on metal carrier |
JP2004039867A (ja) * | 2002-07-03 | 2004-02-05 | Sony Corp | 多層配線回路モジュール及びその製造方法 |
US7906377B2 (en) * | 2008-12-24 | 2011-03-15 | Via Technologies, Inc. | Fabrication method of circuit board |
JP5550280B2 (ja) * | 2009-07-29 | 2014-07-16 | 京セラ株式会社 | 多層配線基板 |
-
2011
- 2011-01-13 TW TW100200760U patent/TWM408911U/zh not_active IP Right Cessation
- 2011-06-15 US US13/160,928 patent/US20120181065A1/en not_active Abandoned
- 2011-06-17 JP JP2011003403U patent/JP3171725U/ja not_active Expired - Fee Related
-
2012
- 2012-01-13 CN CN2012200148984U patent/CN202587576U/zh not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8536970B2 (en) | 2011-11-16 | 2013-09-17 | Industrial Technology Research Institute | Multilayered miniature coil component |
Also Published As
Publication number | Publication date |
---|---|
US20120181065A1 (en) | 2012-07-19 |
CN202587576U (zh) | 2012-12-05 |
JP3171725U (ja) | 2011-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9425137B2 (en) | Wiring board | |
EP2079290A3 (en) | Multilayer passive circuit topology | |
WO2008143099A1 (ja) | 積層配線基板及びその製造方法 | |
TW200718323A (en) | Multilayered printed wiring board | |
TWM408911U (en) | Multilayer circuit board structure | |
JP2009207142A5 (zh) | ||
JP2007129124A5 (zh) | ||
TWM497903U (zh) | 陶瓷內埋式電路板 | |
EP1209959A3 (en) | Multilayer circuit board and method of manufacturing the same | |
TW201124024A (en) | Circuit board and process for fabricating the same | |
US11246226B2 (en) | Laminate structures with hole plugs and methods of forming laminate structures with hole plugs | |
JP2012094662A5 (ja) | 多層配線基板及びその製造方法 | |
JP2016225415A5 (zh) | ||
JP2004002956A5 (zh) | ||
TWI304308B (en) | Circuit board with embeded passive component and fabricating process thereof | |
CN104902683A (zh) | 台阶槽电路板及其加工方法 | |
TW201244577A (en) | Printed circuit board | |
JP2011114233A (ja) | 積層配線基板とその製造方法 | |
JP2010141164A5 (zh) | ||
CN110572965A (zh) | 一种hdi线路板制作工艺方法 | |
TW201936019A (zh) | 線路板結構及其製作方法 | |
CN105407657B (zh) | 高密度互连电路板及其加工方法 | |
JP2007115954A5 (zh) | ||
TW457591B (en) | Method of manufacturing contact structure | |
TW200922427A (en) | Multilayer circuit board with embedded electronic component and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4K | Annulment or lapse of a utility model due to non-payment of fees |