CN202394955U - 圆片级封装优化结构 - Google Patents

圆片级封装优化结构 Download PDF

Info

Publication number
CN202394955U
CN202394955U CN2012200216089U CN201220021608U CN202394955U CN 202394955 U CN202394955 U CN 202394955U CN 2012200216089 U CN2012200216089 U CN 2012200216089U CN 201220021608 U CN201220021608 U CN 201220021608U CN 202394955 U CN202394955 U CN 202394955U
Authority
CN
China
Prior art keywords
bonding metal
chip
pad
metal coupling
wafer level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2012200216089U
Other languages
English (en)
Inventor
石磊
吴晓纯
陶玉娟
朱海青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN2012200216089U priority Critical patent/CN202394955U/zh
Application granted granted Critical
Publication of CN202394955U publication Critical patent/CN202394955U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种圆片级封装优化结构，包括：芯片、键合金属凸块、保护胶和焊料凸点；所述芯片上设有焊盘和钝化层；所述焊盘上设有键合金属凸块，所述键合金属凸块高于所述钝化层表面；所述保护胶覆于焊盘所在的芯片表面并使键合金属凸块的表面裸露，裸露的键合金属凸块表面与保护胶的表面处于同一水平；所述键合金属凸块的裸露表面上设有焊料凸点。本实用新型形成的圆片级封装结构具有电热性能好、可靠性强的优点。

Description

圆片级封装优化结构
技术领域
本实用新型涉及半导体器件封装领域，尤其涉及圆片级芯片尺寸封装(Wafer Level chip Scale Package，WLCSP)的封装结构。
背景技术
近年来，由于芯片的微电路制作朝向高集成度发展，因此，其芯片封装也需向高功率、高密度、轻薄与微小化的方向发展。芯片封装就是芯片制造完成后，以塑胶或陶磁等材料，将芯片包在其中，以达保护芯片，使芯片不受外界水汽及机械性损害。芯片封装主要的功能分别有电能传送(PowerDistribution)、信号传送(Signal Distribution)、热的散失(Heat Dissipation)与保护支持(Protection and Support)。
由于现今电子产品的要求是轻薄短小及高集成度，因此会使得集成电路制作微细化，造成芯片内包含的逻辑线路增加，而进一步使得芯片I/O(input/output)脚数增加，而为配合这些需求，产生了许多不同的封装方式，例如，球栅阵列封装(Ball grid array，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、多芯片模块封装(Multi Chip Module package，MCM package)、倒装式封装(Flip Chip Package)、卷带式封装(Tape Carrier Package，TCP)及圆片级封装(Wafer Level Package，WLP)等。
不论以何种形式的封装方法，大部分的封装方法都是将圆片分离成独立的芯片后再完成封装的程序。而圆片级封装是半导体封装方法中的一个趋势，圆片级封装以整片圆片为封装对象，因而封装与测试均需在尚未切割圆片的前完成，是一种高度整合的封装技术，如此可省下填胶、组装、黏晶与打线等制作，因此可大量降低人工成本与缩短制造时间。
现有形成圆片级芯片尺寸封装的工艺如图1至5所示。首先请参照图1A，在圆片10上具有至少一个芯片100。
如图1B所示，在芯片100上配置有金属垫层104以及用以保护芯片100表面并将金属垫层104暴露的钝化层102；在钝化层102以及金属垫层104上通过溅射或者蒸镀工艺形成第一金属层106，第一金属层106的作用是在后续回流工艺中保护金属垫层104，第一金属层106可以是Al、Ni、Cu、Ti、Cr、Au、Pd中的一种或者它们的组合构成。
接着请参照图1C，在第一金属层106上形成光刻胶层107，通过现有光刻技术定义出金属垫层104形状，然后进行曝光、显影工艺，在光刻胶层107中形成开口暴露出下层的金属垫层104上的第一金属层106；以光刻胶层107为掩模，在开口内的第一金属层106上形第二金属层108，所述第二金属层108的材料为Cu、Ni或其组合构成，所述形成第二金属层108的方法为电镀法。
参考图1D，湿法去除光刻胶层107；刻蚀第一金属层106至曝露出钝化层102，使刻蚀后的第一金属层106a与第二金属层108构成凸点下金属层108a；用钢网印刷法在第二金属层108上形成助焊剂109。
如图1E所示，在助焊剂109上放置预制好的焊料球，然后在回流炉内保温回流，形成凸点110。
最后进行单体化切割步骤，以将圆片10上的各个芯片100单体化。
在申请号为200510015208.1的中国专利申请中还公布了更多相关信息。
现有技术形成圆片级芯片尺寸封装过程中，多层金属薄膜构成的凸点下金属层(Under Bump Metallurgy，简称“UBM”)需要经历涂光刻胶、显影定义开口、溅射金属层、除胶、蚀刻电镀导线等工艺，消耗大量的材料、设备、制程以及维护成本，工艺复杂较难控制。为满足超薄封装结构的需求，往往采取先形成UBM和焊料凸点、后减薄圆片厚度的方式来提高圆片在工艺中的机械强度，而后减薄工艺则需要特制贴膜的保护以避免减薄时应力过大造成圆片的破裂。
另外，焊料凸点与UBM之间容易渗透而产生金属间化合物造成结构的脆化，进而影响到产品的可靠性。
实用新型内容
本实用新型解决的问题是提供一种圆片级封装优化结构，防止芯片电性能及可靠性降低。
为解决上述问题，本实用新型提供一种圆片级封装优化结构，包括芯片、键合金属凸块、保护胶和焊料凸点；所述芯片上设有焊盘和钝化层；所述焊盘上设有键合金属凸块，所述键合金属凸块高于所述钝化层表面；所述保护胶覆于焊盘所在的芯片表面并使键合金属凸块的表面裸露，裸露的键合金属凸块表面与保护胶的表面处于同一水平；所述键合金属凸块的裸露表面上设有焊料凸点。
可选地，单个焊盘上的键合金属凸块为一个或垂直方向上多个叠加。
可选地，所述键合金属凸块的材质为金或铜或铝。
可选地，所述保护胶的材质为环氧树脂。
可选地，所述焊料凸点的材质是纯锡或锡合金。
与现有技术相比，本实用新型形成的圆片级封装优化结构中，键合金属凸块比UBM的多层金属结构具有更好的电热性能，结构单一稳定，与焊料凸点的结合更好。另外，本封装结构的实现过程中还具有流程短、易管控、低成本、高性能的优点，具体表现在：
无需使用光刻显影工艺，进而避免了涂胶、显影定义开口、除胶等步骤带来的材料、设备及维护成本；同时，鉴于光刻工艺环节中需要针对不同的产品更换不同的掩膜板等套件、治具，本方案工艺通用性强、流程短而简单、更易管控以提升产品的质量。
无需使用溅射工艺形成UBM，进而也无需在去除光刻胶后蚀刻掉多余的电镀导线。
为满足产品轻薄短小化的发展需求，本工艺可以像传统封装工艺一样先对圆片减薄再完成后续的工艺，流程简单、易管控。
附图说明
图1A至图1E是现有圆片级封装方法的过程示意图；
图2是本实用新型一个实施例中圆片级封装优化结构的结构示意图；
图3是本实用新型另一实施例中圆片级封装优化结构的结构示意图；
图4是本实用新型形成圆片级封装优化结构的具体实施方式流程图；
图5A至图5D是本实用新型形成圆片级封装优化结构的实施例的工艺示意图。
具体实施方式
下面结合附图对本实用新型的具体实施方式做详细的说明。
图2是本实用新型一个实施例中圆片级封装优化结构的结构示意图，所述封装结构中包括芯片300、键合金属凸块303、保护胶304和焊料凸点305；所述芯片300上设有焊盘301和钝化层302；所述焊盘302上设有键合金属凸块303，所述键合金属凸块303高于所述钝化层302表面；所述保护胶304覆于焊盘301所在的芯片300表面并使键合金属凸块303的表面裸露，裸露的键合金属凸块303表面与保护胶304的表面处于同一水平；所述键合金属凸块303的裸露表面上设有焊料凸点305。
图3是本实用新型另一实施例中圆片级封装优化结构的结构示意图，所述封装结构中包括芯片300、键合金属凸块303、保护胶304和焊料凸点305；所述芯片300上设有焊盘301和钝化层302；所述焊盘302在垂直方向上设有两个堆叠的键合金属凸块303，所述键合金属凸块303纵向堆叠后的高度高于所述钝化层302表面；所述保护胶304覆于焊盘301所在的芯片300表面并使焊盘301上最上层的键合金属凸块303的表面裸露，裸露的键合金属凸块303表面与保护胶304的表面处于同一水平；所述键合金属凸块303的裸露表面上设有焊料凸点305。
由图2、图3可以得出，两实施例的区别在于焊盘302垂直方向上键合金属凸块303的个数，图2对应的实施例中焊盘302上设有一个键和金属凸块303，图3对应的实施例中焊盘302上设有两个纵向堆叠的键合金属凸块303，但本实用新型并非限定于此，可根据产品设计需要在焊盘302的垂直方向上堆叠多个键合金属凸块303，保护胶304随着键合金属凸块303的叠加厚度涨高至与最上方的键合金属凸块303表面齐平。
所述键合金属凸块303的材质为金或铜或铝，键合金属凸块303能与焊盘302很好的连接键合，并将电性传输至顶端的焊料凸点305上进行功能输出。所述焊料凸点305的材质是纯锡或锡合金。所述保护胶304的材质为环氧树脂，可以释放封装结构中各种材质间因热膨胀差异而导致的应力残留，进而提升了整个封装结构的可靠性；另外，各键合金属凸块303间被保护胶304填充，还可以避免在焊料凸点305形成过程中因焊料的滴落而造成输出端子间的短路。
为进一步说明本实用新型封装结构之优点，以下结合一个具体的封装方法实施例对本实用新型封装结构作进一步介绍。
图4是本实用新型圆片级封装优化结构的具体实施方式流程图，包括步骤：
S101，在芯片的焊盘上形成键合金属凸块，所述键合金属凸块高于钝化层表面；
S102，在芯片上形成保护胶，所述保护胶将钝化层和键合金属凸块覆盖；
S103，研磨保护胶层，使键合金属凸块的表面裸露；
S104，在裸露的键合金属凸块表面上形成焊料凸点并回流；
首先执行步骤S101，在芯片的焊盘上形成键合金属凸块，所述键合金属凸块高于钝化层表面，形成如图5A所示的结构。
在这一步骤中，芯片300为圆片上矩阵排列的单元，为了使最终形成的产品结构更轻薄，在实施本步骤之前可以对圆片预先进行减薄；芯片300上设有焊盘301和钝化层302，焊盘301是芯片300的功能输出端子，并最终通过后续形成的焊料凸点305实现电性功能的传导过渡；钝化层302的材料包括氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯等介电材料或它们的混合物，用于保护芯片300中的线路。
需要说明的是，所述芯片的焊盘和钝化层可以是芯片的初始焊盘和初始钝化层，也可以是根据线路布图设计需要而形成的过渡焊盘、钝化层；形成过渡焊盘、钝化层的方式主要是采用再布线工艺技术，通过一层或多层再布线将初始焊盘、钝化层转载到过渡焊盘、钝化层上。所述再布线工艺技术为现有成熟工艺，已为本领域技术人员所熟知，在此不再赘述。
在本实施例中，采用键合工艺在焊盘301上形成键合金属凸块303。键合技术主要用于引线框架类的半导体封装中，用金属线连接芯片300的焊盘301和引线框架的引脚两端实现电互联，具体动作一般是将金属线的线端烧结成金属球并将金属球压在焊盘301上——拉弧线延长至引脚上方——下压切断金属线。本实施例将传统键合技术引入到圆片级封装工艺中，区别在于将球状金属线端压在焊盘301上形成键合金属凸块303后即切断金属线。对应于金属线的材质，键合金属凸块303的材质可以是铜、金、铝或合金。
在另一实施例中，为满足不同的产品应用要求，可在焊盘301的垂直方向上堆叠形成多个键合金属凸块303，具体地即在上述键合工艺中垂直方向重复键合以实现多个键合金属凸块303的叠加。
然后实施步骤S102，在芯片上形成保护胶，所述保护胶将钝化层和键合金属凸块覆盖，形成如图5B所示的结构。
在这一步骤中，形成保护胶304的方法可以是印刷、旋涂等方式，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。形成保护胶304后，可以通过烘烤的方式固化保护胶304层。
本实施例中，保护胶304将钝化层302和键合金属凸块303覆盖，既保护了芯片300表面，又稳固了键合金属凸块303的物理结构；同时，保护胶304的材质为环氧树脂，可以释放封装结构中各种材质间因热膨胀差异而导致的应力残留，进而提升了整个封装结构的可靠性；另外，各键合金属凸块303间被保护胶304填充，还可以避免后续焊料凸点305形成过程中因焊料的滴落而造成输出端子间的短路。
然后实施步骤S103，研磨保护胶层，使键合金属凸块的表面裸露，形成如图5C所示的结构。
在这一步骤中，为了使具有电性传输功能的键合金属凸块303表面裸露，研磨保护胶304，为后续实现键合金属凸块303与焊料凸点305间的互联做准备；另外，研磨保护胶304的同时还可以打磨键和金属凸块303的表面使键合金属凸块303的表面更平整。
在本实施例中，为了使键合金属凸块303表面洁净以利于后续与焊料凸点305间的焊接结合，在研磨保护胶304层后，对裸露的键合金属凸块303表面进行微蚀刻处理或等离子清洗。
最后，实施步骤S104，在裸露的键合金属凸块表面上形成焊料凸点并回流，形成如图5D所示的结构。
在这一步骤中，在表面裸露的键合金属凸块303上形成焊料凸点305的方法可以是印刷焊料膏或是将预制好的焊料球直接植入等方式，再经过湿化回流工艺形成最终的焊料凸点305，这些方法的具体步骤已为本技术领域技术人员所熟知，在此不再赘述。
至此即实现了由焊盘301连接键合金属凸块303再连接焊料凸点305的电性传输，并最终将圆片上的芯片单元分割开来成为最终的封装产品。
虽然本实用新型以较佳实施例披露如上，但本实用新型并非限定于此。任何本领域技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与修改，因此本实用新型的保护范围应当以权利要求所限定的范围为准。

Claims (5)

1.一种圆片级封装优化结构，其特征在于，包括芯片、键合金属凸块、保护胶和焊料凸点；所述芯片上设有焊盘和钝化层；所述焊盘上设有键合金属凸块，所述键合金属凸块高于所述钝化层表面；所述保护胶覆于焊盘所在的芯片表面并使键合金属凸块的表面裸露，裸露的键合金属凸块表面与保护胶的表面处于同一水平；所述键合金属凸块的裸露表面上设有焊料凸点。
2.根据权利要求1所述的一种圆片级封装优化结构，其特征在于，单个焊盘上的键合金属凸块为一个或垂直方向上多个叠加。
3.根据权利要求1或2所述的一种圆片级封装优化结构，其特征在于，所述键合金属凸块的材质为金或铜或铝。
4.根据权利要求1所述的一种圆片级封装优化结构，其特征在于，所述保护胶的材质为环氧树脂。
5.根据权利要求1所述的一种圆片级封装优化结构，其特征在于，所述焊料凸点的材质是纯锡或锡合金。
CN2012200216089U 2012-01-17 2012-01-17 圆片级封装优化结构 Expired - Lifetime CN202394955U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012200216089U CN202394955U (zh) 2012-01-17 2012-01-17 圆片级封装优化结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012200216089U CN202394955U (zh) 2012-01-17 2012-01-17 圆片级封装优化结构

Publications (1)

Publication Number Publication Date
CN202394955U true CN202394955U (zh) 2012-08-22

Family

ID=46669860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012200216089U Expired - Lifetime CN202394955U (zh) 2012-01-17 2012-01-17 圆片级封装优化结构

Country Status (1)

Country Link
CN (1) CN202394955U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543940A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 圆片级封装优化结构
CN104064545A (zh) * 2014-02-24 2014-09-24 南通富士通微电子股份有限公司 半导体封装结构
CN104485295A (zh) * 2014-12-16 2015-04-01 南通富士通微电子股份有限公司 晶圆级封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543940A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 圆片级封装优化结构
CN104064545A (zh) * 2014-02-24 2014-09-24 南通富士通微电子股份有限公司 半导体封装结构
CN104485295A (zh) * 2014-12-16 2015-04-01 南通富士通微电子股份有限公司 晶圆级封装方法

Similar Documents

Publication Publication Date Title
CN102543781A (zh) 圆片级封装优化工艺
CN103295925B (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
TWI662632B (zh) 形成支撐層於薄扇出晶圓級晶片尺寸封裝中之半導體晶粒之上的半導體裝置和方法
CN107768351A (zh) 具有热机电芯片的半导体封装件及其形成方法
CN1194408C (zh) 以晶片级形成堆积管芯集成电路芯片封装件的方法
TWI508202B (zh) 雙重模造晶粒形成於增進互連結構之對邊上之半導體裝置和方法
TW201125073A (en) Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
CN102496606B (zh) 一种高可靠圆片级柱状凸点封装结构
TW201125051A (en) Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP
CN103219309A (zh) 多芯片扇出型封装及其形成方法
CN102496580B (zh) 一种焊料凸点的形成方法
TW201104797A (en) Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
CN102437066A (zh) 一种高可靠圆片级柱状凸点封装方法
CN102543766A (zh) 一种柱状凸点封装工艺
CN102496604A (zh) 高可靠芯片级封装结构
CN105070671A (zh) 一种芯片封装方法
TW201216421A (en) Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation
CN102437065A (zh) 高可靠芯片级封装方法
TW201203400A (en) Semiconductor device and method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material
CN102446780A (zh) 一种圆片级封装方法
CN202502990U (zh) 高可靠芯片级封装结构
CN202394955U (zh) 圆片级封装优化结构
CN102543898A (zh) 一种柱状凸点封装结构
CN102496585A (zh) 一种新型圆片级封装方法
CN102496605B (zh) 一种圆片级封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong

CX01 Expiry of patent term

Granted publication date: 20120822

CX01 Expiry of patent term