CN202183367U - 封装支架 - Google Patents

封装支架 Download PDF

Info

Publication number
CN202183367U
CN202183367U CN2011202393685U CN201120239368U CN202183367U CN 202183367 U CN202183367 U CN 202183367U CN 2011202393685 U CN2011202393685 U CN 2011202393685U CN 201120239368 U CN201120239368 U CN 201120239368U CN 202183367 U CN202183367 U CN 202183367U
Authority
CN
China
Prior art keywords
package support
carriers
electronic components
opening
support according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2011202393685U
Other languages
English (en)
Inventor
何奎樟
王健全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUANG FEIQI
Original Assignee
HUANG FEIQI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUANG FEIQI filed Critical HUANG FEIQI
Priority to CN2011202393685U priority Critical patent/CN202183367U/zh
Application granted granted Critical
Publication of CN202183367U publication Critical patent/CN202183367U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Led Device Packages (AREA)

Abstract

本实用新型涉及一种封装支架，该封装支架应用于电子元件载体的封装，电子元件载体具有内连接导体，而封装支架包括支架主体、开口、容置空间以及至少一个外连接导体，支架主体具有第一表面与第二表面，且开口连通第一表面和第二表面，容置空间连通至开口，容置空间可容置电子元件载体，电子元件载体的承载表面通过开口而露出于第一表面，至少一个外连接导体电性连接至内连接导体。本实用新型封装支架良率较高，寿命较长，并且制造成本较低。

Description

封装支架
技术领域
本实用新型涉及一种封装支架，尤其涉及一种集成电路芯片的封装支架。
背景技术
将集成电路芯片封装成电子元件装置，随着体积小型化，散热已变成是越来越重要的一个课题。在电子元件装置的封装结构中，封装支架的作用在于支撑芯片与加强散热，另外也作为将电子元件的内部接点电性连接到外部的电路板。但现有封装支架的结构复杂，这样增加了此类发光电子元件封装的复杂度与生产成本。
实用新型内容
有鉴于此，本实用新型提供一种封装支架，其具有较低的制造成本。
本实用新型提出一种封装支架，应用于电子元件载体的封装，电子元件载体具有内连接导体，而封装支架包括支架主体、开口、容置空间以及至少一个外连接导体，支架主体具有第一表面与第二表面；开口连通第一表面和第二表面；容置空间连通至开口，容置空间可容置电子元件载体，电子元件载体的承载表面通过开口而露出于第一表面；至少一个外连接导体电性连接至内连接导体。
在本实用新型的一个实施例中，上述电子元件载体包括基板以及至少一个晶粒，基板表面为承载表面，承载表面上形成有内连接导体；至少一个晶粒设置于基板的承载表面上。
在本实用新型的一个实施例中，上述内连接导体和外连接导体的材质为铝或铜。
在本实用新型的一个实施例中，上述支架主体还包括通孔，外连接导体配置于通孔中，内连接导体的位置对应通孔位置，且电性连接至外连接导体。
本实用新型另提出一种封装支架，应用于电子元件载体的封装，电子元件载体具有承载表面，且承载表面上具有至少一个电路接点。封装支架包括支架主体、开口、容置空间以及至少一个通孔，支架主体具有第一表面与第二表面；开口连通第一表面和第二表面；容置空间连通至开口，容置空间可容置电子元件载体，电子元件载体的承载表面通过开口而露出于第一表面；至少一个通孔连通第一表面和第二表面，电子元件载体的电路接点通过通孔而露出于第一表面。
在本实用新型的一个实施例中，上述支架主体的材质为高分子材料。
在本实用新型的一个实施例中，上述电子元件载体包括基板以及至少一个晶粒，基板表面为承载表面；至少一个晶粒设置于基板的承载表面上。
在本实用新型的一个实施例中，上述第一表面的开口具有倾斜侧壁，且开口在第二表面的形状适于容纳电子元件载体。
在本实用新型的一个实施例中，上述晶粒为集成电路芯片。
在本实用新型的一个实施例中，上述晶粒为发光二极管芯片。
在本实用新型的一个实施例中，上述基板为非晶硅基板。
在本实用新型的一个实施例中，上述容置空间位于第二表面。
在本实用新型的低功率电子元件载体，比起低电压、高电流的高功率电子元件载体具有良率较高，使用寿命也较长的优点。此外，晶粒所在的承载表面具有电路接点，可以配置电线经过通孔连接电路接点并和外界电性连接，比起现有的电子元件装置需在硅基板上形成穿孔以和外界电性连接，本实用新型也降低了制程上的复杂度。
上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并且为了让本实用新型的上述和其它目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1为本实用新型的一个实施例的电子元件装置的示意图。
图2和图3为本实用新型电子元件装置的元件的示意图。
图4为本实用新型电子元件装置的元件的底部示意图。
图5为本实用新型电子元件装置的底部示意图。
图6为本实用新型的另一个实施例的电子元件装置的示意图。
图7和图8为本实用新型电子元件装置的元件的示意图。
图9为图6沿切线S的剖面图。
图10到图12为本实用新型的其它实施例中电子元件装置的剖面示意图。
具体实施方式
为更进一步阐述本实用新型为达成预定实用新型目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本实用新型提出的封装支架其具体实施方式、方法、步骤、结构、特征及功效，详细说明如后。
有关本实用新型的前述及其它技术内容、特点及功效，在以下配合参考图式的较佳实施例详细说明中将可清楚的呈现。通过具体实施方式的说明，可对本实用新型为达成预定目的所采取的技术手段及功效有一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本实用新型加以限制。
图1为本实用新型的一个实施例的电子元件装置的示意图。请参考图1，电子元件装置100包括电子元件载体110和封装支架12。图2和图3为本实用新型电子元件装置的部分元件的示意图。请参考图2，其中，电子元件载体110具有承载表面112，且承载表面112具有一个或多个电路接点114。请参考图3，封装支架12具有支架主体120、第一表面121、第二表面122、容置空间124、开口123和通孔125，开口123和通孔125连通第一表面121和第二表面122，支架主体120可保护电子元件载体110，且本实施例中支架主体120的形状相当适合经由射出成型的方式来大批制造，或各个支架主体120也可分别单个制造。而将电子元件载体110和封装支架12进行组合便如图1所示，请继续参考图1，容置空间124用以容置电子元件载体110，承载表面112和电路接点114分别通过开口123和通孔125而露出于第一表面121的一侧。
再请参考图2，上述的电子元件载体110包括基板118和多个晶粒116。在本实用新型的一个实施例中，基板118可采用材料为非晶硅的硅基板来完成，晶粒116可为发光二极管芯片、集成电路芯片等，以下本实用新型均以发光二极管芯片为例，进行说明。在本实用新型的一个实施例中，在此硅基板118上配置多个发光二极管芯片116，硅基板118热传导效果较佳，且较容易固晶。而硅基板118上配置发光二极管芯片116的表面即为承载表面112，发光二极管芯片116之间可以并联或是串联形式连接，形成操作于高电压、低电流的工作状态的电子元件载体110，这种低功率电子元件载体110比起现有低电压、高电流的电子元件载体，因电流较小，产热量降低，搭配上导热性好的硅基板118，使得电子元件装置100良率提高、使用寿命也较长。且因本实用新型的电子元件载体110可适用高电压，则在电子元件装置100中便无需配置电源调整器元件等降压器，加上使用非晶硅的硅基板118，这样就大大降低了本实用新型电子元件装置100的生产成本。
图4为本实用新型电子元件装置100的元件的底部示意图。请参考图4，支架主体120的容置空间124可位于第二表面122。图5为本实用新型电子元件装置100的底部示意图，请参考图5，电子元件载体110可经由支架主体120第二表面122的开口123，配置在容置空间124中，组合而成电子元件装置100。请再参考图1，电子元件装置100利用接线130，通过通孔125连接至电子元件载体110的电路接点114，因此电子元件载体110也可通过第一表面121上的通孔125和外界电性连接。为了在容置空间124承载电子元件载体110，开口123在第二表面122的形状可适于容纳电子元件载体110，此外，第一表面的开口123具有倾斜侧壁127，倾斜侧壁127和第一表面121的开口123形状，有利于反射出发光二极管芯片116所发出的工作光线。
在本实施例中，请参考图1，支架主体120还具有固定结构126，而电子元件装置100通过支架主体120的固定结构126固定在灯泡基座（本图未示出）上，这样便可与现有的白炽灯泡或日光灯管兼容。而将电子元件装置100封装时，可在第一表面的开口123处涂布荧光粉来制成发光二极管照明设备。而为了让材料具有弹性且绝缘，使得固定结构126更易于将电子元件装置100固定，支架主体120的材质可选用高分子材料，例如：工程塑料和高性能工程塑料。工程塑料包括聚酰胺（简称PA）、聚对苯二甲酸丁酯（简称PBT）、聚碳酸酯（简称PC）、聚缩醛（简称POM）、聚氧化二甲苯（简称PPO）、聚对苯二甲酸乙酯（简称PET）等，高性能工程塑料则可能是结晶性的液晶聚合物（简称LCP）、聚二醚酮（简称PEEK）、聚氧苯甲酯（简称POB）、聚磷苯二甲酰胺（简称PPA）、聚苯硫醚（简称PPS）、聚四氟乙烯（简称PTFE）以及非结晶性的聚芳香酯（简称PAR）、聚酰胺酰（简称PEI）、聚醚（简称PES）。
图6为本实用新型的另一个实施例的电子元件装置200的示意图。请参考图6，电子元件装置200包括电子元件载体210和封装支架22。图7、图8为本实用新型电子元件装置200的元件的示意图。请参考图7，电子元件载体210具有承载表面212，且承载表面212具有至少一个内连接导体214，还包括基板218和至少一个晶粒216。在本实用新型的一个实施例中，基板218可为非晶硅的硅基板，晶粒216可为发光二极管芯片、集成电路芯片等。在本实用新型的一个实施例中，在此硅基板218上配置至少一个发光二极管芯片216，硅基板218热传导效果较好，且较容易固晶，而硅基板218上配置发光二极管芯片216的表面即为承载表面212，发光二极管芯片216之间可以内连接导体214互相并联或是串联，形成高电压、低电流的电子元件载体210，这种电子元件载体210比起现有低电压、高电流的电子元件载体，因电流较小，产热量降低，搭配上导热好的硅基板218，使得电子元件装置200良率提高、使用寿命也较长。且因本实用新型的电子元件载体210可适用高电压，则在电子元件装置200中便无需配置电源调整器元件等降压器，加上使用非晶硅的硅基板218，这样就大大降低了本实用新型电子元件装置200的生产成本。
请参考图8，封装支架22具有支架主体220、第一表面221、第二表面222、容置空间224、开口223和外连接导体230，开口223连通第一表面221和第二表面222，容置空间224用以容置电子元件载体210，容置空间224位于第二表面222。请参考图6，电子元件载体210中的承载表面212可通过开口223露出于第一表面221，外连接导体230电性连接内连接导体214，内连接导体214和外连接导体230的材质为铝或铜。
图9为图6沿切线S的剖面图，支架主体220中的外连接导体230可沿支架主体220往下延伸，方便固定在额外的装置或基板上，例如灯泡基座（本图未示出）上，这样便可与现有的白炽灯泡或日光灯管兼容。而将电子元件装置200封装后，可在第一表面的开口223处涂布荧光粉来制成发光二极管照明设备。
图10至12为本实用新型的其它实施例中电子元件装置的剖面示意图，请参考图10，外连接导体230也可沿支架主体220往上延伸，或者，请参考图11，外连接导体230也可沿支架主体220往上延伸后再覆盖于支架主体220的表面，以利于各种可能的使用需求。请参考图12，支架主体220除上述构造还包括通孔225，外连接导体230也填充在通孔225中，以便和其它电子元件连接，此外也可在外连接导体230上形成金属垫片240，以增加电性连接面积。
本实用新型的电子元件装置支架形状并无限制，可为圆形、多边形或不规则形状等。
综上所述，现有的高功率发光二极管大多是使用单颗的大尺寸（40-45mils）晶粒来封装，因此热源相当集中，而传统的小功率封装普遍是使用耐热性不好的树脂（epoxy）。因此两种都会因为热的问题而造成使用寿命变短。本实用新型的电子元件载体可在硅基板上配置比现有电子元件载体数量更多的晶粒，将其分散在一个封装体内，形成的高功率电子元件载体，由于热源分散，且电流较小，产生热能也较少，比起低电压、高电流的高功率电子元件载体具有良率较高，使用寿命也较长的优点。且因上述电子元件载体可适用高电压，则在电路结构中便无需配置降压器，加上使用非晶硅的硅基板，这样就大大降低了本实用新型电子元件装置的生产成本，此外硅基板散热也较好，再以此封装晶粒，也可大幅减少因热膨胀系数不同造成的应力问题，使电子元件寿命大幅延长。此外，晶粒所在的承载表面具有电路接点，可以配置电线经过通孔连接电路接点并和外界电性连接，比起现有的电子元件装置需在硅基板上形成穿孔以和外界电性连接，本实用新型也降低了制程上的复杂度。另外，本实用新型的支架形状并无限制，可为圆形、多边形或不规则形状等。
以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型，任何熟悉本专业的技术人员，在不脱离本实用新型技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。

Claims (18)

1.一种封装支架，其特征是：所述封装支架应用于电子元件载体的封装，所述电子元件载体具有内连接导体，而所述封装支架包括　　支架主体、开口、容置空间以及至少一个外连接导体，所述支架主体具有第一表面与第二表面；所述开口连通所述第一表面和所述第二表面；所述容置空间连通至所述开口，所述容置空间可容置所述电子元件载体，所述电子元件载体的承载表面通过所述开口而露出于所述第一表面；所述至少一个外连接导体电性连接至所述内连接导体。
2. 根据权利要求1所述的封装支架，其特征是：所述支架主体的材质为高分子材料。
3. 根据权利要求1所述的封装支架，其特征是：所述电子元件载体包括基板以及至少一个晶粒，所述基板表面为所述承载表面，所述承载表面上形成有所述内连接导体；所述至少一个晶粒设置于所述基板的承载表面上。
4.根据权利要求3所述的封装支架，其特征是：所述第一表面的开口具有倾斜侧壁，且所述开口在所述第二表面的形状适于容纳所述电子元件载体。
5.根据权利要求3所述的封装支架，其特征是：所述晶粒为集成电路芯片。
6.根据权利要求3所述的封装支架，其特征是：所述晶粒为发光二极管芯片。
7. 根据权利要求3所述的封装支架，其特征是：所述基板为非晶硅基板。
8.根据权利要求1所述的封装支架，其特征是：所述容置空间位于所述第二表面。
9.根据权利要求1所述的封装支架，其特征是：所述内连接导体和所述外连接导体的材质为铝或铜。
10. 根据权利要求1所述的封装支架，其特征是：所述支架主体还包括通孔，所述外连接导体配置于所述通孔中，所述内连接导体的位置对应所述通孔位置，且电性连接至所述外连接导体。
11. 一种封装支架，其特征是：所述封装支架应用于电子元件载体的封装，所述电子元件载体具有承载表面，且所述承载表面上具有至少一个电路接点，而所述封装支架包括支架主体、开口、容置空间以及至少一个通孔，所述支架主体具有第一表面与第二表面；所述开口连通所述第一表面和所述第二表面；所述容置空间连通至所述开口，所述容置空间可容置所述电子元件载体，所述电子元件载体的所述承载表面通过所述开口而露出于所述第一表面；所述至少一个通孔连通所述第一表面和所述第二表面，所述电子元件载体的所述电路接点通过所述通孔而露出于所述第一表面。
12. 根据权利要求11所述的封装支架，其特征是：所述支架主体的材质为高分子材料。
13.根据权利要求11所述的封装支架，其特征是：所述电子元件载体包括基板以及至少一个晶粒，所述基板表面为所述承载表面；所述至少一个晶粒设置于所述基板的承载表面上。
14. 根据权利要求13所述的封装支架，其特征是：所述第一表面的开口具有倾斜侧壁，且所述开口在所述第二表面的形状适于容纳所述电子元件载体。
15. 根据权利要求13所述的封装支架，其特征是：所述晶粒为集成电路芯片。
16. 根据权利要求13所述的封装支架，其特征是：所述晶粒为发光二极管芯片。
17.根据权利要求13所述的封装支架，其特征是：所述基板为非晶硅基板。
18.根据权利要求11所述的封装支架，其特征是：所述容置空间位于所述第二表面。
CN2011202393685U 2011-07-08 2011-07-08 封装支架 Expired - Fee Related CN202183367U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011202393685U CN202183367U (zh) 2011-07-08 2011-07-08 封装支架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011202393685U CN202183367U (zh) 2011-07-08 2011-07-08 封装支架

Publications (1)

Publication Number Publication Date
CN202183367U true CN202183367U (zh) 2012-04-04

Family

ID=46176394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011202393685U Expired - Fee Related CN202183367U (zh) 2011-07-08 2011-07-08 封装支架

Country Status (1)

Country Link
CN (1) CN202183367U (zh)

Similar Documents

Publication Publication Date Title
US20090140285A1 (en) Light emitting device having function of heat-dissipation and manufacturing process for such device
CN103426873B (zh) 多芯片封装及其制造方法
TWI415309B (zh) Preform Molded Polycrystalline Bearing Modules with Lead Frame Type
US20100163890A1 (en) Led lighting device
CN102072422A (zh) 大功率led光源模块封装结构
CN206585785U (zh) 电驱动器和照明装置
CN102709278A (zh) 荧光薄膜平面薄片式led阵列光源
CN101958387A (zh) 新型led光源模组封装结构
CN208589461U (zh) 覆晶式发光模块
CN101350390A (zh) 一种led封装结构
CN202855803U (zh) 一种高导热led封装基板
CN202564438U (zh) 发光二极管封装结构
CN202183367U (zh) 封装支架
CN101451689A (zh) 平板式led光源芯片
CN103528010A (zh) 一种led光电模组
CN202172067U (zh) 电子照明装置
CN213905350U (zh) 电源模组及其芯片封装结构
US20120267645A1 (en) Light emitting diode module package structure
CN102214771A (zh) 导线架型式的预铸模成型多芯片承载模组
CN102931319A (zh) 一种高导热led封装基板的制作方法
US20110206079A1 (en) Side emitting semiconductor package
US8487333B2 (en) LED package and method for manufacturing the same
CN102005445A (zh) Led光源模块封装结构
CN206619611U (zh) 一种裸晶封装光引擎
CN102226995A (zh) 一种led封装结构及其制备方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120404

Termination date: 20140708

EXPY Termination of patent right or utility model