CN102226995A - 一种led封装结构及其制备方法 - Google Patents

一种led封装结构及其制备方法 Download PDF

Info

Publication number
CN102226995A
CN102226995A CN2011101378926A CN201110137892A CN102226995A CN 102226995 A CN102226995 A CN 102226995A CN 2011101378926 A CN2011101378926 A CN 2011101378926A CN 201110137892 A CN201110137892 A CN 201110137892A CN 102226995 A CN102226995 A CN 102226995A
Authority
CN
China
Prior art keywords
led
layer
electrode
type
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101378926A
Other languages
English (en)
Other versions
CN102226995B (zh
Inventor
肖德元
张汝京
程蒙召
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enraytek Optoelectronics Co Ltd
Original Assignee
Enraytek Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enraytek Optoelectronics Co Ltd filed Critical Enraytek Optoelectronics Co Ltd
Priority to CN2011101378926A priority Critical patent/CN102226995B/zh
Publication of CN102226995A publication Critical patent/CN102226995A/zh
Application granted granted Critical
Publication of CN102226995B publication Critical patent/CN102226995B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种LED封装结构，该LED封装结构采用LED器件模块结构，从而不需对每个LED芯片单元进行单独划片及打引线等一系列封装工序，节省了工序，降低了制作成本；且所述LED模块采用垂直电极结构，可直接进行正装封装，提高了LED的整体性能；同时，还公开了一种LED封装结构的制备方法，将具有垂直电极结构的LED模块与LED驱动电路以及ESD保护电路直接固定于板上芯片封装键合盘基板上，从而提高了LED的整体性能，并且由于每个LED模块包括多个LED芯片单元，且所述多个LED芯片单元通过同一衬底连接，从而不需对每个LED芯片单元进行单独划片及打引线等一系列封装工序，节省了工序，降低了制作成本。

Description

一种LED封装结构及其制备方法
技术领域
本发明涉及LED制备技术领域，尤其涉及一种LED封装结构及其制备方法。
背景技术
发光二极管(LED，Light Emitting Diode)是一种半导体固体发光器件，其利用半导体PN结作为发光材料，可以直接将电转换为光。当半导体PN结的两端加上正向电压后，注入PN结中的少数载流子和多数载流子发生复合，放出过剩的能量而引起光子发射，直接发出颜色为红、橙、黄、绿、青、蓝、紫的光。
1998年，流明(Lumileds)公司封装出世界上第一个大功率LED(1W LUXOEN型器件)，从而使LED器件从以前的指示灯应用变成可以替代传统照明的新型固体光源，引发了人类历史上继白炽灯发明以来的又一场照明革命。大功率LED由于芯片的功率密度很高，器件的设计者和制造者必须在结构和材料等方面对器件的热系统进行优化设计。
LED器件热系统的性能很大程度上取决于其封装材料及结构。传统的LED器件采用正装芯片结构，以蓝宝石衬底GaN基LED芯片为例，在正装芯片结构中，其电极位于芯片的出光面，光从最上面的P型GaN层取出。由于P型GaN层的电导率有限，因此需在P型GaN层表面再沉淀一层用于电流扩散的金属层(又称电流扩散层)；且所述电流扩散层一般由Ni/Au或ITO组成。然而所述电流扩散层会吸收部分光，从而会降低芯片的出光效率。为了降低光吸收，所述电流扩散层的厚度应减少到几百纳米以下。而厚度的减少反过来又限制了电流扩散层在P型GaN层表面均匀和可靠地扩散大电流的能力；因此，正装芯片结构制约了LED芯片的工作功率。
同时，在正装芯片结构中，LED中的PN结的热量是通过蓝宝石衬底导出去的。由于导热路径较长，并且蓝宝石的热导系数较低，从而使得正装芯片结构的LED芯片的热阻较大。此外，在正装芯片结构中，其P电极和引线也会挡住部分光线，对出光效率造成影响。
因此，对于正装芯片结构的LED器件来说，其器件功率、出光效率和热性能均不可能是最优的。
并且，在大功率LED照明应用领域中，往往需要将几个或几十个，甚至上百个LED芯片单元(die)串联或并联起来使用。而在目前的LED芯片封装过程中，LED芯片都必须先划片成一个个单独的芯片单元(die)，然后再对单独的芯片单元进行封装，并进行串并联，从而使得工艺步骤特别繁琐，制造效率较低，并且增加了制造成本。
因此，有必要对现有的LED封装结构及封装方法进行改进。
发明内容
本发明的目的在于提供一种LED封装结构及其制备方法，以提LED器件的整体性能。
为解决上述问题，本发明提出一种LED封装结构，包括：
至少一个LED模块，每个LED模块包括至少两个LED芯片单元，且同一LED模块上的所有LED芯片单元由同一衬底连接，但相互之间电学隔离，其中，所述每个LED芯片单元的N型电极设置在其衬底的底部，且与其N型电子注入层电性相连；同一LED模块上的所有LED芯片单元的P型电极电连接在一起；
至少一个LED驱动电路；
至少一个ESD保护电路；
板上芯片封装键合盘基板，其上具有金属互联结构；所述LED模块、所述LED驱动电路以及所述ESD保护电路置于所述金属互联结构上，与所述金属互联结构固定连接，通过所述金属互联结构实现串并联电学连接；以及
荧光粉，涂敷于所述LED模块上。
可选的，所述衬底的底部设有多个通孔，所述通孔与相应的LED芯片单元的N型电子注入层相连，所述N型电极覆盖所述通孔及所述衬底底部。
可选的，所述N型电极包括第一电极及第二电极，其中所述第一电极位于所述通孔内，所述第二电极覆盖所述衬底底部。
可选的，所述第一电极的导电性大于所述第二电极的导电性，所述第二电极的散热性大于所述第一电极的散热性。
可选的，所述第一电极的材料为TiAlAu，所述第二电极的材料为Al或Cu。
可选的，所述N型电极固定在所述金属互联结构上，所述P型电极通过一引线与所述金属互联结构相连。
可选的，所述金属互联结构为铜镍金复合金属层。
可选的，所述铜镍金复合金属层包括：
铜层，形成于所述板上芯片封装键合盘基板上；
镍层，形成于所述铜层上；
金层，形成于所述镍层上。
可选的，所述镍层的厚度为2～4um，所述金层的厚度为0.1～0.2um。
可选的，所述LED芯片单元包括：衬底，在所述衬底上依次生长的低温缓冲层、N型电子注入层、多量子阱有源层、电子阻挡层、P型空穴注入层以及P型电极金属全发射层，其中，所述P型电极金属全发射层上制备有P型电极，所述衬底底部制备有N型电极，所述N型电极与所述N型电子注入层电性相连。
可选的，所述衬底为蓝宝石衬底。
可选的，所述LED模块为氮化镓基LED模块，其中，所述低温缓冲层为GaN层，所述N型电子注入层为N型GaN层，所述电子阻挡层为P型AlGaN层，所述P型空穴注入层为P型GaN层。
可选的，所述同一LED模块上的各LED芯片单元之间设置有电隔离沟槽，各LED芯片单元之间通过所述电隔离沟槽实现电学隔离。
可选的，所述板上芯片封装键合盘基板为陶瓷COB键合盘基板或硅衬底COB键合盘基板。
同时，为解决上述问题，本发明还提出一种上述LED封装结构的制备方法，该方法包括如下步骤：
制备所述LED模块；
制作所述板上芯片封装键合盘基板；
将所述LED模块、所述LED驱动电路以及所述ESD保护电路置于所述板上芯片封装键合盘基板上，与所述金属互联结构固定连接；以及
在所述LED模块上涂敷荧光粉。
可选的，所述制备LED模块具体包括如下步骤：
提供衬底；
在所述衬底上依次生长低温缓冲层、N型电子注入层、多量子阱有源层、电子阻挡层、P型空穴注入层以及P型电极金属全发射层；
依次刻蚀所述P型电极金属全发射层、P型空穴注入层、电子阻挡层、多量子阱有源层、N型电子注入层以及低温缓冲层，形成电隔离沟槽；
对所述衬底底部进行刻蚀，在所述衬底中形成通孔，所述通孔与所述N型电子注入层相连；
沉积N型电极，所述N型电极填充所述通孔，并覆盖所述衬底底部；
在所述P型电极金属全发射层上制备P型电极；
划片，形成多个LED模块，其中每个LED模块包括多个LED芯片单元，各LED芯片单元之间通过所述电隔离沟槽实现电学隔离。
可选的，所述N型电极包括第一电极及第二电极，其中所述第一电极位于所述通孔内，所述第二电极覆盖所述衬底底部。
可选的，所述第一电极的导电性大于所述第二电极的导电性，所述第二电极的散热性大于所述第一电极的散热性。
可选的，所述第一电极的材料为TiAlAu，所述第二电极的材料为Al或Cu。
可选的，所述N型电极固定在所述金属互联结构上，所述P型电极通过一引线与所述金属互联结构相连。
可选的，所述金属互联结构为铜镍金复合金属层。
可选的，所述铜镍金复合金属层包括：
铜层，形成于所述板上芯片封装键合盘基板上；
镍层，形成于所述铜层上；
金层，形成于所述镍层上。
可选的，所述镍层的厚度为2～4um，所述金层的厚度为0.1～0.2um。
可选的，所述衬底为蓝宝石衬底。
可选的，所述LED模块为氮化镓基LED模块，其中，所述低温缓冲层为GaN层，所述N型电子注入层为N型GaN层，所述电子阻挡层为P型AlGaN层，所述P型空穴注入层为P型GaN层。
可选的，所述板上芯片封装键合盘基板为陶瓷COB键合盘基板或硅衬底COB键合盘基板。
与现有技术相比，本发明提供的LED封装结构采用LED器件模块结构，每个LED模块包括多个LED芯片单元，且所述多个LED芯片单元通过同一衬底连接，从而不需对每个LED芯片单元进行单独划片以及打引线等一系列封装工序，节省了工序，降低了制作成本；并且所述LED模块采用垂直电极结构，其与LED驱动电路以及ESD保护电路直接固定于板上芯片封装键合盘基板上，从而省略了芯片固晶、金线键合的步骤，降低了制造成本，提高了制造效率，并且解决了小尺寸的LED封装中焊盘和引线的挡光问题，大幅度提高了LED的出光效率，节省了封装空间，实现了LED封装尺寸进一步小型化与集成化。
与现有技术相比，本发明提供的LED封装结构的制备方法，将LED模块与LED驱动电路以及ESD保护电路直接固定于板上芯片封装键合盘基板上，从而省略了芯片固晶、金线键合的步骤，降低了制造成本，提高了制造效率，并且解决了小尺寸的LED封装中焊盘和引线的挡光问题，大幅度提高了LED的出光效率，节省了封装空间，实现了LED封装尺寸进一步小型化与集成化；并且由于每个LED模块包括多个LED芯片单元，且所述多个LED芯片单元通过同一衬底连接，从而不需对每个LED芯片单元进行单独划片以及打引线等一系列封装工序，节省了工序，降低了制作成本。
附图说明
图1为本发明实施例提供的LED封装结构的剖面图；
图2A至图2J为本发明实施例提供的LED封装结构制备方法中各步骤对应的器件剖面图。
具体实施方式
以下结合附图和具体实施例对本发明提出的LED封装结构及其制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种LED封装结构，该LED封装结构采用LED器件模块结构，从而不需对每个LED芯片单元进行单独划片以及打引线等一系列封装工序，节省了工序，降低了制作成本；且所述LED模块采用垂直电极结构，可直接固定于板上芯片封装键合盘基板上，从而省略了芯片固晶、金线键合的步骤，降低了制造成本，提高了制造效率，并且解决了小尺寸的LED封装中焊盘和引线的挡光问题，大幅度提高了LED的出光效率，节省了封装空间，实现了LED封装尺寸进一步小型化与集成化；同时，还提供一种LED封装结构的制备方法，将LED模块与LED驱动电路以及ESD保护电路直接固定于板上芯片封装键合盘基板上，从而省略了芯片固晶，金线键合的步骤，降低了制造成本，提高了制造效率，并且解决了小尺寸的LED封装中焊盘和引线的挡光问题，大幅度提高了LED的出光效率，节省了封装空间，实现了LED封装尺寸进一步小型化与集成化，并且由于每个LED模块包括多个LED芯片单元，且所述多个LED芯片单元通过同一衬底连接，从而不需对每个LED芯片单元进行单独划片以及打引线等一系列封装工序，节省了工序，降低了制作成本。
请参考图1，图1为本发明实施例提供的LED封装结构的剖面图，如图1所示，本发明实施例提供的LED封装结构包括：
至少一个LED模块，每个LED模块至少包括两个LED芯片单元120(图中只示意了3个)，且同一LED模块上的所有LED芯片单元120由同一衬底121连接，但相互之间电学隔离，其中，所述每个LED芯片单元120的N型电极130b设置在其衬底121的底部，且与其N型电子注入层123电性相连；同一LED模块上的所有LED芯片单元120的P型电极130a电连接在一起；
至少一个LED驱动电路130；
至少一个ESD保护电路(图中未示意)；
板上芯片封装键合盘基板110，其上具有金属互联结构111；所述LED模块、所述LED驱动电路130以及所述ESD保护电路置于所述金属互联结构111上，与所述金属互联结构111固定连接，通过所述金属互联结构111实现串并联电学连接；以及
荧光粉140，涂敷于所述LED模块上。
本发明实施例提供的LED封装结构采用LED器件模块结构，从而不需对每个LED芯片单元进行单独划片以及打引线等一系列封装工序，节省了工序，降低了制作成本；且所述LED模块采用垂直电极结构，可直接固定于板上芯片封装键合盘基板上，从而省略了芯片固晶、金线键合的步骤，降低了制造成本，提高了制造效率，并且解决了小尺寸的LED封装中焊盘和引线的挡光问题，大幅度提高了LED的出光效率，节省了封装空间，实现了LED封装尺寸进一步小型化与集成化。
进一步地，所述衬底121的底部设有多个通孔，所述通孔与相应的LED芯片单元的N型电子注入层123相连，所述N型电极130b覆盖所述通孔及所述衬底121底部；即所述LED芯片单元的电极结构为垂直电极结构。
进一步地，所述N型电极130b包括第一电极及第二电极，其中所述第一电极位于所述通孔内，所述第二电极覆盖所述衬底121底部。
进一步地，所述第一电极的导电性大于所述第二电极的导电性，从而降低所述N型电极130b与所述衬底121之间的接触电阻；并且所述第二电极的散热性大于所述第一电极的散热性，从而提高器件的散热性能。
进一步地，所述第一电极的材料为TiAlAu，所述第二电极的材料为Al或Cu；然而本发明并不以此为限，只要保证所述第一电极的导电性较好，第二电极的散热性较好即可。
进一步地，所述N型电极130b固定在所述金属互联结构111上，所述P型电极130a通过一引线与所述金属互联结构111相连。
进一步地，所述金属互联结构111为铜镍金复合金属层。具体地，所述铜镍金复合金属层包括：
铜层，形成于所述板上芯片封装键合盘基板110上；
镍层，形成于所述铜层上；其中，所述镍层的厚度为2～4um；
金层，形成于所述镍层上，其中，所述金层的厚度为0.1～0.2um。
由于本发明实施例提供的键合盘111为铜镍金复合金属层，从而大大提高了键合盘的导电导热能力。
进一步地，所述LED芯片单元120包括：衬底121，在所述衬底121上依次生长的低温缓冲层、N型电子注入层123、多量子阱有源层、电子阻挡层、P型空穴注入层以及P型电极金属全发射层，其中，所述P型电极金属全发射层上制备有P型电极130a，所述衬底121底部制备有N型电极130b，所述N型电极130b与所述N型电子注入层123电性相连。
在本发明的一个具体实施例中，所述衬底121为蓝宝石衬底，所述LED模块为氮化镓基LED模块，其中，所述低温缓冲层为GaN层，所述N型电子注入层123为N型GaN层，所述电子阻挡层为P型AlGaN层，所述P型空穴注入层为P型GaN层。
进一步地，所述同一LED模块上的各LED芯片单元120之间设置有电隔离沟槽，各LED芯片单元120之间通过所述电隔离沟槽实现电学隔离。
进一步地，所述板上芯片封装键合盘基板110为陶瓷COB键合盘基板或硅衬底COB键合盘基板，从而使得所述板上芯片封装键合盘基板110具有较高的热导系数。其中，所述陶瓷COB键合盘基板可具体地为氮化铝COB键合盘基板。
本发明实施例提供的LED封装结构，其LED芯片单元120中的PN结的热量可直接通过所述金属互联结构111传导至所述芯片封装键合盘基板110上，通过所述芯片封装键合盘基板110散发至环境中，从而使得其散热效果更优。
请继续参考图2A至图2J，图2A至图2J为本发明实施例提供的LED封装结构制备方法中各步骤对应的器件剖面图，结合图2A至图2J，本发明实施例提供的LED封装结构的制备方法包括如下步骤：
步骤一：制备LED模块；具体包括以下步骤：
提供衬底121；
在所述衬底121上依次生长低温缓冲层122、N型电子注入层123、多量子阱有源层124、电子阻挡层125、P型空穴注入层126以及P型电极金属全发射层127，如图2A所示；
依次刻蚀所述P型电极金属全发射层127、P型空穴注入层126、电子阻挡层125、多量子阱有源层124、N型电子注入层123以及低温缓冲层122，形成电隔离沟槽128，如图2B所示；
对所述衬底121底部进行刻蚀，在所述衬底121中形成通孔129，所述通孔129与所述N型电子注入层123相连，如图2C所示；
沉积N型电极130b，所述N型电极130b填充所述通孔129，并覆盖所述衬底121底部，如图2D所示；具体地，所述N型电极130b包括第一电极及第二电极，其中所述第一电极位于所述通孔129内，所述第二电极覆盖所述衬底121底部；其中，所述第一电极的导电性大于所述第二电极的导电性，所述第二电极的散热性大于所述第一电极的散热性；优选地，所述第一电极的材料为TiAlAu，所述第二电极的材料为Al或Cu；
在所述P型电极金属全发射层127上制备P型电极130a；
划片，形成多个LED模块，其中每个LED模块包括多个LED芯片单元120，各LED芯片单元120之间通过所述电隔离沟槽128实现电学隔离。具体地，对所述衬底121先进行减薄再进行划片，形成多个LED模块。
关于每个LED模块的P型电极130a的结构请参考图2E至图2G，其中图2E为制备好P型电极130a的LED模块的俯视图，图2F为图2E沿A-A方向的剖面图，图2G为图2E沿B-B方向的剖面图，如图2E至图2G所示，每个LED模块的P型电极130a是电连接在一起的。在实际使用中，由于LED模块通常为LED芯片单元阵列，因此，可使同一行的LED芯片单元120串联在一起后，再与不同行的LED芯片单元120串联。
在本发明的一个具体实施例中，所述衬底121为蓝宝石衬底，所述LED模块为氮化镓基LED模块，其中，所述低温缓冲层122为GaN层，所述N型电子注入层123为N型GaN层，所述电子阻挡层125为P型AlGaN层，所述P型空穴注入层126为P型GaN层。当然，本发明并不以此为限，所述LED模块还可以为其它类型的LED，例如三五族系LED。
步骤二：制作板上芯片封装键合盘基板110，如图2H所示；其中所述板上芯片封装键合盘基板110上具有金属互联结构111；在本发明的一个具体实施例中，所述金属互联结构111为铜镍金复合金属层，所述铜镍金复合金属层包括：形成于所述板上芯片封装键合盘基板110上的铜层，形成于所述铜层上的镍层以及形成于所述镍层上的金层。其中，所述镍层的厚度为2～4um，所述金层的厚度为0.1～0.2um。
进一步地，所述板上芯片封装键合盘基板110为陶瓷COB键合盘基板或硅衬底COB键合盘基板，从而使得所述板上芯片封装键合盘基板110具有较高的热导系数。其中，所述陶瓷COB键合盘基板可具体地为氮化铝COB键合盘基板。
步骤三：将所述LED模块、LED驱动电路130以及ESD保护电路置于所述板上芯片封装键合盘基板110上，与所述金属互联结构111固定连接，如图2I所示；具体地，对于所述LED模块来说，将所述P型电极130a通过一引线连接至所述金属互联结构111上，所述N型电极130b通过金属凸点焊球焊接至所述金属互联结构111上。当然，为了提高LED器件的可靠性，焊接之后，所述金属凸点焊球112上还涂敷了硅胶。
步骤三：在所述LED模块上涂敷荧光粉140，如图2J所示。
综上所述，本发明提供了一种LED封装结构，该LED封装结构采用LED器件模块结构，从而不需对每个LED芯片单元进行单独划片以及打引线等一系列封装工序，节省了工序，降低了制作成本；且所述LED采用垂直电极结构，直接固定于板上芯片封装键合盘基板上，从而省略了芯片固晶、金线键合的步骤，降低了制造成本，提高了制造效率，并且解决了小尺寸的LED封装中焊盘和引线的挡光问题，大幅度提高了LED的出光效率，节省了封装空间，实现了LED封装尺寸进一步小型化与集成化；同时，还提供了一种LED封装结构的制备方法，将LED模块与LED驱动电路以及ESD保护电路直接固定于板上芯片封装键合盘基板上，从而省略了芯片固晶，金线键合的步骤，降低了制造成本，提高了制造效率，并且解决了小尺寸的LED封装中焊盘和引线的挡光问题，大幅度提高了LED的出光效率，节省了封装空间，实现了LED封装尺寸进一步小型化与集成化，并且由于每个LED模块包括多个LED芯片单元，且所述多个LED芯片单元通过同一衬底连接，从而不需对每个LED芯片单元进行单独划片以及打引线等一系列封装工序，节省了工序，降低了制作成本。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (26)

1.一种LED封装结构，其特征在于，包括：
至少一个LED模块，每个LED模块包括至少两个LED芯片单元，且同一LED模块上的所有LED芯片单元由同一衬底连接，但相互之间电学隔离，其中，所述每个LED芯片单元的N型电极设置在其衬底的底部，且与其N型电子注入层电性相连；同一LED模块上的所有LED芯片单元的P型电极电连接在一起；
至少一个LED驱动电路；
至少一个ESD保护电路；
板上芯片封装键合盘基板，其上具有金属互联结构；所述LED模块、所述LED驱动电路以及所述ESD保护电路置于所述金属互联结构上，与所述金属互联结构固定连接，通过所述金属互联结构实现串并联电学连接；以及
荧光粉，涂敷于所述LED模块上。
2.如权利要求1所述的LED封装结构，其特征在于，所述衬底的底部设有多个通孔，所述通孔与相应的LED芯片单元的N型电子注入层相连，所述N型电极覆盖所述通孔及所述衬底底部。
3.如权利要求2所述的LED封装结构，其特征在于，所述N型电极包括第一电极及第二电极，其中所述第一电极位于所述通孔内，所述第二电极覆盖所述衬底底部。
4.如权利要求3所述的LED封装结构，其特征在于，所述第一电极的导电性大于所述第二电极的导电性，所述第二电极的散热性大于所述第一电极的散热性。
5.如权利要求4所述的LED封装结构，其特征在于，所述第一电极的材料为TiAlAu，所述第二电极的材料为Al或Cu。
6.如权利要求1所述的LED封装结构，其特征在于，所述N型电极固定在所述金属互联结构上，所述P型电极通过一引线与所述金属互联结构相连。
7.如权利要求1或6所述的LED封装结构，其特征在于，所述金属互联结构为铜镍金复合金属层。
8.如权利要求7所述的LED封装结构，其特征在于，所述铜镍金复合金属层包括：
铜层，形成于所述板上芯片封装键合盘基板上；
镍层，形成于所述铜层上；
金层，形成于所述镍层上。
9.如权利要求8所述的LED封装结构，其特征在于，所述镍层的厚度为2～4um，所述金层的厚度为0.1～0.2um。
10.如权利要求1所述的LED封装结构，其特征在于，所述LED芯片单元包括：衬底，在所述衬底上依次生长的低温缓冲层、N型电子注入层、多量子阱有源层、电子阻挡层、P型空穴注入层以及P型电极金属全发射层，其中，所述P型电极金属全发射层上制备有P型电极，所述衬底底部制备有N型电极，所述N型电极与所述N型电子注入层电性相连。
11.如权利要求10所述的LED封装结构，其特征在于，所述衬底为蓝宝石衬底。
12.如权利要求10所述的LED封装结构，其特征在于，所述LED模块为氮化镓基LED模块，其中，所述低温缓冲层为GaN层，所述N型电子注入层为N型GaN层，所述电子阻挡层为P型AlGaN层，所述P型空穴注入层为P型GaN层。
13.如权利要求1所述的LED封装结构，其特征在于，所述同一LED模块上的各LED芯片单元之间设置有电隔离沟槽，各LED芯片单元之间通过所述电隔离沟槽实现电学隔离。
14.如权利要求1所述的LED封装结构，其特征在于，所述板上芯片封装键合盘基板为陶瓷COB键合盘基板或硅衬底COB键合盘基板。
15.一种如权利要求1所述的LED封装结构的制备方法，其特征在于，包括如下步骤：
制备所述LED模块；
制作所述板上芯片封装键合盘基板；
将所述LED模块、所述LED驱动电路以及所述ESD保护电路置于所述板上芯片封装键合盘基板上，与所述金属互联结构固定连接；以及
在所述LED模块上涂敷荧光粉。
16.如权利要求15所述的LED封装结构的制备方法，其特征在于，所述制备LED模块具体包括如下步骤：
提供衬底；
在所述衬底上依次生长低温缓冲层、N型电子注入层、多量子阱有源层、电子阻挡层、P型空穴注入层以及P型电极金属全发射层；
依次刻蚀所述P型电极金属全发射层、P型空穴注入层、电子阻挡层、多量子阱有源层、N型电子注入层以及低温缓冲层，形成电隔离沟槽；
对所述衬底底部进行刻蚀，在所述衬底中形成通孔，所述通孔与所述N型电子注入层相连；
沉积N型电极，所述N型电极填充所述通孔，并覆盖所述衬底底部；
在所述P型电极金属全发射层上制备P型电极；
划片，形成多个LED模块，其中每个LED模块包括多个LED芯片单元，各LED芯片单元之间通过所述电隔离沟槽实现电学隔离。
17.如权利要求16所述的LED封装结构的制备方法，其特征在于，所述N型电极包括第一电极及第二电极，其中所述第一电极位于所述通孔内，所述第二电极覆盖所述衬底底部。
18.如权利要求17所述的LED封装结构的制备方法，其特征在于，所述第一电极的导电性大于所述第二电极的导电性，所述第二电极的散热性大于所述第一电极的散热性。
19.如权利要求18所述的LED封装结构的制备方法，其特征在于，所述第一电极的材料为TiAlAu，所述第二电极的材料为Al或Cu。
20.如权利要求16所述的LED封装结构的制备方法，其特征在于，所述N型电极固定在所述金属互联结构上，所述P型电极通过一引线与所述金属互联结构相连。
21.如权利要求15或20所述的LED封装结构的制备方法，其特征在于，所述金属互联结构为铜镍金复合金属层。
22.如权利要求21所述的LED封装结构的制备方法，其特征在于，所述铜镍金复合金属层包括：
铜层，形成于所述板上芯片封装键合盘基板上；
镍层，形成于所述铜层上；
金层，形成于所述镍层上。
23.如权利要求22所述的LED封装结构的制备方法，其特征在于，所述镍层的厚度为2～4um，所述金层的厚度为0.1～0.2um。
24.如权利要求16所述的LED封装结构的制备方法，其特征在于，所述衬底为蓝宝石衬底。
25.如权利要求16所述的LED封装结构的制备方法，其特征在于，所述LED模块为氮化镓基LED模块，其中，所述低温缓冲层为GaN层，所述N型电子注入层为N型GaN层，所述电子阻挡层为P型AlGaN层，所述P型空穴注入层为P型GaN层。
26.如权利要求16所述的LED封装结构的制备方法，其特征在于，所述板上芯片封装键合盘基板为陶瓷COB键合盘基板或硅衬底COB键合盘基板。
CN2011101378926A 2011-05-25 2011-05-25 一种led封装结构及其制备方法 Expired - Fee Related CN102226995B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101378926A CN102226995B (zh) 2011-05-25 2011-05-25 一种led封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101378926A CN102226995B (zh) 2011-05-25 2011-05-25 一种led封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN102226995A true CN102226995A (zh) 2011-10-26
CN102226995B CN102226995B (zh) 2013-01-30

Family

ID=44807957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101378926A Expired - Fee Related CN102226995B (zh) 2011-05-25 2011-05-25 一种led封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN102226995B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429165A (zh) * 2019-08-29 2019-11-08 华南理工大学 一种基于硅衬底的led垂直芯片及其制备方法
CN110473864A (zh) * 2018-05-09 2019-11-19 三星电子株式会社 Led装置和使用led装置的led灯
WO2022089286A1 (en) * 2020-10-30 2022-05-05 Raysolve Optoelectronics (Suzhou) Co. Ltd. Light emitting diode structure and method for manufacturing thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050128767A1 (en) * 2003-12-10 2005-06-16 Bily Wang Light source structure of light emitting diode
CN1788359A (zh) * 2003-05-14 2006-06-14 纳米封装工艺公司 发光器件及其封装结构以及该封装结构的制造方法
CN101771028A (zh) * 2009-12-25 2010-07-07 中国科学院上海微系统与信息技术研究所 一种白光led芯片及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1788359A (zh) * 2003-05-14 2006-06-14 纳米封装工艺公司 发光器件及其封装结构以及该封装结构的制造方法
US20050128767A1 (en) * 2003-12-10 2005-06-16 Bily Wang Light source structure of light emitting diode
CN101771028A (zh) * 2009-12-25 2010-07-07 中国科学院上海微系统与信息技术研究所 一种白光led芯片及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473864A (zh) * 2018-05-09 2019-11-19 三星电子株式会社 Led装置和使用led装置的led灯
CN110429165A (zh) * 2019-08-29 2019-11-08 华南理工大学 一种基于硅衬底的led垂直芯片及其制备方法
WO2022089286A1 (en) * 2020-10-30 2022-05-05 Raysolve Optoelectronics (Suzhou) Co. Ltd. Light emitting diode structure and method for manufacturing thereof

Also Published As

Publication number Publication date
CN102226995B (zh) 2013-01-30

Similar Documents

Publication Publication Date Title
CN102214649B (zh) 一种led封装结构及其制备方法
CN102231378B (zh) 一种led封装结构及其制备方法
US7683396B2 (en) High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts
US8610136B2 (en) Thermally optimised LED chip-on-board module
US8492777B2 (en) Light emitting diode package, lighting device and light emitting diode package substrate
US8791471B2 (en) Multi-chip light emitting diode modules
KR20110056306A (ko) 발광다이오드 및 이의 형성 방법, 및 발광다이오드를 이용한 장치
CN106981550B (zh) 一种易封装易散热倒装高压led芯片
CN104037317B (zh) 一种使用陶瓷散热的高功率led灯具
CN102194972B (zh) 发光装置封装元件
CN102201527A (zh) 一种led封装结构及其制备方法
CN201904368U (zh) 一种硅基板集成有功能电路的led表面贴装结构
CN101859865B (zh) 一种大功率白光led器件的无金线封装方法及白光led器件
CN102226995B (zh) 一种led封装结构及其制备方法
CN102214652B (zh) 一种led封装结构及其制备方法
TW201330337A (zh) 發光二極體晶片之結構、發光二極體封裝基板之結構、發光二極體封裝結構及其製法
CN100459195C (zh) 可防止静电破坏的发光器封装结构及其制造方法
CN102214746B (zh) 一种氮化镓基功率型led芯片制作方法
CN105023932B (zh) 一种结合led外延结构与led封装基板为一体的垂直式led阵列元件
TW201244056A (en) Light emitting diode module package structure
CN2798315Y (zh) 大功率发光二极管封装结构
CN201904337U (zh) 一种具有集成电路的发光器件
CN207116432U (zh) 一种csp封装的高压led芯片结构
CN110416396B (zh) 一种节能环保型照明装置及其制造方法
CN201262373Y (zh) 绿色3w大功率led的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130130

Termination date: 20200525

CF01 Termination of patent right due to non-payment of annual fee