CN202111715U - 一种AES的SoC密码芯片 - Google Patents
一种AES的SoC密码芯片 Download PDFInfo
- Publication number
- CN202111715U CN202111715U CN2011202049476U CN201120204947U CN202111715U CN 202111715 U CN202111715 U CN 202111715U CN 2011202049476 U CN2011202049476 U CN 2011202049476U CN 201120204947 U CN201120204947 U CN 201120204947U CN 202111715 U CN202111715 U CN 202111715U
- Authority
- CN
- China
- Prior art keywords
- aes
- embedded
- aes algorithm
- algorithm
- functions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
- Microcomputers (AREA)
Abstract
本实用新型公开了一种AES的SoC密码芯片，逻辑控制模块与嵌入式微处理器接口相连，用于实现总线和接口控制；嵌入式微处理器与嵌入式ROM储存器相连一体，与嵌入式微处理器一起工作，为AES算法的IP核提供运算处理功能；嵌入式SRAM储存器通过AES算法的IP核与嵌入式微处理器相连，利用AES算法完成加解密功能及密钥的扩展、分配，嵌入式SRAM储存器提供数据存储区及内部寄存器区功能；数字锁相环与AES算法的IP核相连，实现时序的倍频转换；本实用新型的优点是采用AES算法的IP核为主，选用高级加密标准AES算法完成加解密功能及密钥的扩展和分配，对输入数据完成加解密功能；相对于目前仍以单一的密码算法芯片、密钥管理芯片等为主的密码芯片来说，功能更完整。
Description
技术领域：
本实用新型涉及一种密码芯片，尤其涉及一种AES的SoC密码芯片。
背景技术：
随着微电子技术向纳电子技术发展，芯片的集成度越来越高，设计和应用也越来越普遍，现有单一的密码芯片通常使用硬件电路实现某种密码算法，一般在获取明文数据之后，然后取得密钥，在经过硬件电路密码算法运算后得到密文数据，这种芯片主要任务是完成数据加密，不对密钥进行分配和管理。
发明内容：
本实用新型针对现有技术的不足，提供一种可以实现密钥的分配、存储，完成密钥的更新，动态密钥管理等功能的一种AES的SoC密码芯片。
为实现以上目的，本实用新型采用的技术方案为：
一种AES的SoC密码芯片，由AES算法的IP核、嵌入式微处理器、嵌入式SRAM储存器、数字锁相环、嵌入式ROM储存器、逻辑控制模块组成；逻辑控制模块与嵌入式微处理器接口相连，用于实现总线和接口控制；嵌入式微处理器与嵌入式ROM储存器相连一体，与嵌入式微处理器一起工作，为AES算法的IP核提供运算处理功能；嵌入式SRAM储存器通过AES算法的IP核与嵌入式微处理器相连，利用AES算法完成加解密功能及密钥的扩展、分配，嵌入式SRAM储存器提供数据存储区及内部寄存器区功能；数字锁相环与AES算法的IP核相连，实现时序的倍频转换。
本实用新型的优点是采用AES算法的IP核为主，选用高级加密标准AES算法完成加解密功能及密钥的扩展和分配，对输入数据完成加解密功能，IP核同时具有密钥管理功能，完成对AES算法中密钥的扩展和调度，密钥管理芯片通常使用密钥分配算法，实现密钥的分配和存储，也可以完成密钥的更新，动态密钥管理等功能，AES算法作为当今最为流行的高级加密标准具有安全性高、抗攻击能力强、结构简单的特点，非常适于硬件实现；相对于目前仍以单一的密码算法芯片、密钥管理芯片等为主的的密码芯片来说，功能更完整，这个芯片具有灵活、快速和低成本的特性。
附图说明：
图1为本实用新型框架原理图；
具体实施方式：
如图1所示，一种AES的SoC密码芯片，由AES算法的IP核1、嵌入式微处理器2、嵌入式SRAM储存器3、数字锁相环4、嵌入式ROM储存器5、逻辑控制模块6组成；逻辑控制模块6接收到数据后，用于实现内部总线(数据总线，地址总线及控制总线)的控制功能，实现对外围接口等的控制，与嵌入式微处理器2一起实现整个芯片的总线和接口控制；经内部总线控制后将数据输出到嵌入式微处理器2，嵌入式微处理器2与嵌入式ROM储存器5相连，嵌入式ROM储存器5存放嵌入式操作系统，与嵌入式微处理器2一起工作，为AES算法的IP核1提供运算处理功能；AES算法的IP核1选用高级加密标准AES算法完成加解密功能及密钥的扩展和分配，嵌入式SRAM储存器3是一个同步的静态随机存取储存器，为嵌入式微处理器2提供数据存储区及内部寄存器区；数字锁相环4与AES算法的IP核1相连，实现时序的倍频转换，使输入的低频时钟转换成所需要的高频时钟供给AES算法的IP核1，在数据传送的过程中，AES算法的IP核1所采用的是低频时钟，而开始进行运算时，计算所采用的时钟为数字锁相环4所提供的高频时钟；通过AES算法的IP核1对输入数据完成加解密及解密的分配和密钥的分配和储存。
本实用新型具有结构简单、安全性高、成本低廉、提高速度等优点，具有极大的推广价值。
Claims (1)
1.一种AES的SoC密码芯片，由AES算法的IP核、嵌入式微处理器、嵌入式SRAM储存器、数字锁相环、嵌入式ROM储存器、逻辑控制模块组成；其特征在于：逻辑控制模块与嵌入式微处理器接口相连，嵌入式微处理器与嵌入式ROM储存器相连一体，嵌入式SRAM储存器通过AES算法的IP核与嵌入式微处理器相连，数字锁相环与AES算法的IP核相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011202049476U CN202111715U (zh) | 2011-06-17 | 2011-06-17 | 一种AES的SoC密码芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011202049476U CN202111715U (zh) | 2011-06-17 | 2011-06-17 | 一种AES的SoC密码芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202111715U true CN202111715U (zh) | 2012-01-11 |
Family
ID=45437166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011202049476U Expired - Fee Related CN202111715U (zh) | 2011-06-17 | 2011-06-17 | 一种AES的SoC密码芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202111715U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104598406A (zh) * | 2015-02-03 | 2015-05-06 | 杭州士兰控股有限公司 | 扩展功能单元及计算设备扩展系统和扩展方法 |
-
2011
- 2011-06-17 CN CN2011202049476U patent/CN202111715U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104598406A (zh) * | 2015-02-03 | 2015-05-06 | 杭州士兰控股有限公司 | 扩展功能单元及计算设备扩展系统和扩展方法 |
| CN104598406B (zh) * | 2015-02-03 | 2018-02-09 | 杭州士兰控股有限公司 | 扩展功能单元及计算设备扩展系统和扩展方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102737270B (zh) | 一种基于国产算法的银行智能卡芯片安全协处理器 | |
| CN107408175B (zh) | 用于自加密驱动的挑战响应认证 | |
| CN107590402A (zh) | 一种存储数据加解密装置及方法 | |
| CN106027261B (zh) | 基于fpga的luks认证芯片电路及其密码恢复方法 | |
| CN103237021A (zh) | 一种基于fpga芯片的pci-e的高速密码卡 | |
| TW201633171A (zh) | 用於ｏｒ鍊接匯流排之增強型資料匯流排反轉編碼技術 | |
| US20150172600A1 (en) | Techniques for secure provisioning of a digital content protection scheme | |
| CN101329589A (zh) | 一种低功耗读写寄存器的控制系统及方法 | |
| CN101478392A (zh) | 利用vlsi实现128位密钥长度aes算法的装置 | |
| GB201217507D0 (en) | Database management system | |
| CN106775491B (zh) | 数据处理方法及存储设备 | |
| CN202111715U (zh) | 一种AES的SoC密码芯片 | |
| CN103336920A (zh) | 用于无线传感网络soc芯片的安全系统 | |
| US11990932B2 (en) | Intellectual property security locking apparatus and method | |
| CN206505415U (zh) | 一种基于pcie的加密认证装置 | |
| CN105227530A (zh) | 一种基于加密卡的数据安全存储交流方法 | |
| CN201984486U (zh) | 安全芯片、加密盒及usb接口身份识别和数据存储设备 | |
| US10326587B2 (en) | Ultra-lightweight cryptography accelerator system | |
| Li et al. | Cost-efficient data cryptographic engine based on FPGA | |
| Wu et al. | A low cost and inner-round pipelined design of ECB-AES-256 crypto engine for Solid State Disk | |
| CN203102265U (zh) | 一种ssd控制芯片 | |
| CN208126378U (zh) | 一种40gbps-ssd控制设备 | |
| CN202798745U (zh) | 一种Blowfish的SoC密码芯片 | |
| CN101482909A (zh) | 加密算法模块加速器及其数据高速加解密方法 | |
| EP3173895B1 (en) | Clock tree implementation method, system-on-chip and computer storage medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120111 Termination date: 20140617 |
|
| EXPY | Termination of patent right or utility model |