CN203119915U - 一种基于硬件加密数据的装置 - Google Patents

Abstract

本实用新型涉及一种基于硬件加密数据的装置，包括指令产生模块、模式控制模块、混沌数据流产生模块、逻辑处理模块以及时钟模块，所述混沌数据流产生模块和逻辑处理模块通过其数据输入或输出端口依次连接；所述指令产生模块和模式控制模块之间通过指令接口连接；所述模式控制模块和所述混沌数据流产生模块之间通过控制信号端口连接；所述时钟模块通过时钟总线分别与所述模式控制模块、混沌数据流产生模块、逻辑处理模块连接，提供时钟信号。实施本实用新型的基于硬件加密数据的装置，具有以下有益效果：其速度较快、稳定性较好。

Description

一种基于硬件加密数据的装置

技术领域

本实用新型涉及数据加密领域，更具体地说，涉及一种基于硬件加密数据的装置。

背景技术

数据加密计算在数据传输，数据存储等诸多领域有重要应用意义。被加密之前的数据被称为“明文”，加密之后的数据被称作“密文”，而用于加密计算和解密计算的密码称之为“密钥”。加密是以某种特殊的算法改变原有的信息数据，使得未授权的用户即使获得已经加密的信息，但因不知解密的方法，仍然无法理解信息的内容。对数据进行加密可以防止数据被未经授权的人查看或修改。具体而言，加密是将明文通过某种算法转换成一段无法识别的密文。在现代加密体系中，信息的安全依赖于密钥的保密性。在现代加密体系中分两种加密方法：“私钥”加密法（又称对称加密）和“公钥”（又称非对称加密）。一个加密算法的好坏评定主要是分两个方面：破解密文的代价有多大和加密算法的代价有多大。好的加密算法是使用了比较好的随机数，让密钥的变化和密文的变化之间不具有算法上的收敛性，使得破解者无法从解密动力学上找到破解的方法。

对于加密算法的实现有两大类实现方法，一种是基于通用处理器采用软件加密的方法，另外一种方法是使用专用处理器进行计算的硬件加密方法。对比这两种方法，软件加密的方法特点是在有MCU的系统中，实现的代价小，只需要增加小段软件程序代码即可，并且加密速度慢。而对于硬件加密算法来说，其主要的优点是应用领域广泛，速度快，无论是不是存在MCU的系统，都可以实现加密，其次由于硬件本身的开放性好，所以同样的算法，硬件加密更难于破解。最后，硬件加密的实现方法有利于加密速度的提高。对于专用处理器，其设计针对于算法实现，速度远远高于通用处理器。

Logistic是一个著名的混沌原理，可以实现很好的混沌映射关系，是一个非常好的混沌模型，其应用范围也十分广泛，无论手机，U盘，电脑，照相机等都可以应用。但是，目前的技术中均使用Logistic的软件数据加密，并没有将其使用硬件电路来实现。这使得其加密或解密速度较慢，同时采用软件实行的加密项目的稳定性也较差。因此，一种基于硬件加密数据的装置就很有必要。

实用新型内容

本实用新型要解决的技术问题在于，针对现有技术的上述使用软件加密时速度较慢、稳定性较差的缺陷，提供一种速度较快、稳定性较好的基于硬件加密数据的装置。

本实用新型解决其技术问题所采用的技术方案是：构造一种基于硬件加密数据的装置，包括在外部信号作用下产生指令的指令产生模块、接收所述指令产生模块输出的指令并将其转换为控制信号输出的模式控制模块、在所述模式控制模块输出的控制信号的作用下产生并输出数据流的混沌数据流产生模块、将所述混沌数据流产生模块输出的数据流与需要加密的数据进行逻辑运算得到加密后的数据并输出的逻辑处理模块以及时钟模块；所述混沌数据流产生模块和逻辑处理模块通过其数据输入或输出端口依次连接；所述指令产生模块和模式控制模块之间通过指令接口连接；所述模式控制模块和所述混沌数据流产生模块之间通过控制信号端口连接；所述时钟模块通过时钟总线分别与所述模式控制模块、混沌数据流产生模块、逻辑处理模块连接，提供时钟信号。

在本实用新型所述的基于硬件加密数据的装置中，所述指令产生模块、模式控制模块、混沌数据流产生模块、逻辑处理模块和时钟模块设置在同一电路板上或同一基体上；所述模块之间通过设置在所述电路板上的铜箔或设置在基体上的导体连接。

在本实用新型所述的基于硬件加密数据的装置中，所述逻辑处理模块为将其接收到的需要加密的数据和所述混沌数据流产生模块输出的数据流进行异或运算的逻辑运算模块

在本实用新型所述的利用混沌原理对数据加密的装置中，所述混沌数据流产生模块进一步包括初始密码存储单元、密码映射单元、随机种子存储单元、多路选择器单元、补码取得单元、随机数映射单元、并行乘法器、混沌信号映射单元以及第四寄存器；其中，所述密码映射单元取得所述初始密码存储单元输出的其存储的初始密码，并对其进行映射处理；所述密码映射单元的输出连接在所述并行乘法器的一个输入端；所述随机种子存储单元输出其存储的随机种子到所述多路选择器单元，所述多路选择器单元在作为其输入的所述随机种子或第四寄存器输出中选择一个输送到所述补码取得单元；同时所述多路选择器单元的输出还连接到所述随机数映射单元的一个输入端；所述随机数映射单元的另一个输入端与所述补码取得单元的输出连接；所述随机数映射单元对其输入进行处理后将处理后输出，该输出端连接在所述并行乘法器的另一个输入端，所述并行乘法器对其输入进行运算后输出到所述混沌信号映射单元，所述混沌信号映射单元对接收到的混沌信号进行映射并输出；所述混沌信号映射单元的输出端还与所述第四寄存器输入端连接。

在本实用新型所述的利用混沌原理对数据加密的装置中，所述密码映射单元进一步包括依次连接的对所述初始密码进行乘法和加法运算的密码映射器和对所述密码映射器输出进行暂存并延迟一个时钟节拍后输出的第一寄存器。

在本实用新型所述的利用混沌原理对数据加密的装置中，所述密码映射器为依次连接的累加乘法器和串行进位加法器。

在本实用新型所述的利用混沌原理对数据加密的装置中，所述随机数映射单元进一步包括依次连接的用于对所述多路选择器单元的输出和所述补码取得单元的输出进行乘法和加法运算的第一乘法单元和对所述第一乘法单元输出进行暂存并延迟一个时钟节拍后输出的第二寄存器。

在本实用新型所述的利用混沌原理对数据加密的装置中，所述第一乘法单元由依次连接的并行乘法器和超前进位加法器构成。

在本实用新型所述的利用混沌原理对数据加密的装置中，所述随机种子存储单元包括独立的第一随机种子存储单元和第二随机种子存储单元，所述第一随机种子存储单元的输出端和所述第二随机种子存储单元的输出端分别与所述多路选择器单元的不同输入端连接。

在本实用新型所述的利用混沌原理对数据加密的装置中，所述并行乘法器包括依次连接的第二乘法器单元、第三寄存器和第三乘法器单元。

实施本实用新型的基于硬件加密数据的装置中，具有以下有益效果：由于将整个利用混沌原理对数据加密分解为初始密码及其映射和随机种子的选取及其映射，并将结果进行运算得到混沌数据流加密其他数据，且运算操作过程均由硬件实现，所以，其速度较快、稳定性较好。

附图说明

图1是本实用新型基于硬件加密数据的装置的硬件结构示意图；

图2是所述实施例中混沌数据流产生模块的硬件结构示意图。

具体实施方式

下面将结合附图对本实用新型实施例作进一步说明。

如图1所示，在本实用新型基于硬件加密数据的装置实施例中，该基于硬件的加密装置包括指令产生模块1、模式控制模块2、混沌数据流产生模块3、逻辑处理模块4以及时钟模块5；其中，指令产生模块1接受外部输入数据（请参见图1中标号为11的输入数据）并产生相应的指令传送到模式控制模块2，模式控制模块2依据接收到的指令产生相应的控制信号或数据并传输到混沌数据流产生模块3，混沌数据流产生模块3依据接收到的控制信号和数据产生混沌数据流并输送到逻辑处理模块4，逻辑处理模块4将接收到的混沌数据流和需要加密的数据进行逻辑运算而得到加密后的数据；而时钟模块5分别为模式控制模块2、混沌数据流产生模块3、逻辑处理模块4提供时钟。在本实施例中，逻辑处理模块4为对其接收到的需要加密的数据和混沌数据流进行异或运算的逻辑运算模块。

在本实施例中，如图2所示，混沌数据流产生模块3进一步包括初始密码存储单元31、密码映射单元32、随机种子存储单元33、多路选择器单元34、补码取得单元35、随机数映射单元36、并行乘法器37、混沌信号映射单元38以及第四寄存器39；其中，初始密码存储单元31输出初始密码到密码映射单元32，密码映射单元32的输出连接在并行乘法器37的一个输入端；随机种子存储单元33输出随机种子到多路选择器单元34，多路选择器单元34在随机种子或第四寄存器39输出中选择一个（或者说是选择其中一路数据）输送到补码取得单元35，同时多路选择器单元34的输出还连接到随机数映射单元36的一个输入端，随机数映射单元36的另一个输入端与补码取得单元35的输出连接；随机数映射单元36的输出连接在并行乘法器37的另一个输入端，并行乘法器37的输出端连接在混沌信号映射单元38的输入端；混沌信号映射单元38的输出端还与第四寄存器39输入端连接。

在本实施例中，密码映射单元32包括依次连接的密码映射器321和第一寄存器322，其中，密码映射器321对初始密码进行乘法和加法运算，而第一寄存器322用于对密码映射器321输出进行暂存并延迟一个时钟节拍输出；在本实施例中，密码映射器321为依次连接的累加乘法器和串行进位加法器，用于实现乘法运算，从而完成初始密码的映射过程。随机数映射单元36包括依次连接的第一乘法单元361和第二寄存器362，其中，第一乘法单元361用于对多路选择器单元34的输出和补码取得单元35的输出进行乘法运算，从而完成随机种子的映射过程，第二寄存器362对第一乘法单元361输出的数据进行暂存并延迟一个时钟节拍输出；具体地，第一乘法单元361为依次连接的并行乘法器和超前进位加法器，用于实现快速的乘法运算。随机种子存储单元33包括独立的第一随机种子存储单元331和第二随机种子存储单元332，其分别用于存储不同的随机种子，第一随机种子存储单元331的输出端和第二随机种子存储单元332的输出端分别与多路选择器单元34的不同输入端连接。而并行乘法器37则包括依次连接的第二乘法器单元371、第三寄存器372和第三乘法器单元373。

从原理上来讲，为了适应加密算法的广泛应用性，需要对明文，密文，密钥都进行一次映射，把真正需要加密的明文映射到Logistic函数混沌区域的定义域，把密文从Logistic函数混沌区域的值域映射到正常的区域。此外，由于系统计算的离散型，需要对Logistic函数的运算离散化。例如，针对明文和密文都是8位二进制数，而密钥也是一个16位的二进制的情况，设明文为M,密文为N，密钥为K。

M∈[0,255]，N∈(0,255]  K∈[0,65535]

而针对公式X_k+1=aX_k(1-X_k)（1）3.5699≤a≤4,且0<X_k<1

构建如下三个数域上的映射关系：

$k=\frac{0.4301K}{65535}+3.5699;k\&Element;\left[\mathrm{3.5699,4}\right]---\left(2\right)$

(3) $m=\frac{M}{256};m\&Element;\left(\mathrm{0,1}\right)$

$n=\frac{N}{256};n\&Element;\left(\mathrm{0,1}\right)---\left(4\right)$

由于满足数量取值关系，上面的k和m可以作为Logistic混沌算法映射关系的自变量输入：X_k+1＝aX_K(1-X_K)＝km(1-m)    (5)

由于n的取值是（0，1），所以把n作为Logistic混沌算法映射关系的函数值取值是一样的，所以可以使用Logistic混沌算法映射关系把m和k映射到n上，这种映射是Logistic混沌算法的映射。

∴n=km(1-m)

$\frac{N}{256}=(\frac{0.4301K}{65535}+3.5699)\frac{M}{256}\left(\frac{256-M}{256}\right)---\left(6\right)$

$N=(\frac{0.4601K}{65535}+3.5699)M\left(\frac{256-M}{256}\right)$

$N\&ap;(\frac{0.4301K}{65536}+3.5699)M\left(\frac{256-M}{256}\right)$

考虑到数字信号处理时的舍入误差，定义取小数点后面3位精度来计算，在对（6）式使用1024倍来整数化计算数：

$N=(\frac{0.4301K*1024}{2^{26}}+3.5699)M\left(\frac{256-M}{256}\right)$

$=\left(\frac{0.4301K*1024+3.5699*2^{26}}{2^{26}}\right)M\left(\frac{256-M}{256}\right)$

$=2^{-34}(440*K+239571933)M(256-M)---\left(7\right)$

通过变换，得到了整数域的logistic混沌算法的计算公式，所以（7）式就为本实施例中硬件要实现的功能的最终依据。

因此，在本实施例中，其整个加密的过程如下：图1中的指令产生模块1向模式控制模块2发送指令来控制整个装置（即利用混沌原理对数据加密的装置）的工作；这些指令包括第一指令、第二指令、第三指令、第四指令、第五指令、第六指令和第七指令；每个指令可以采用与其他指令不同的脉冲信号表示，即输出不同的脉冲串，就是输出不同的指令。当装置上电后，整个装置处于空闲状态，等待指令的到来，此时指令产生模块1向模式控制模块2发送第一指令，模式控制模块2在接收到第一指令后使整个装置进行一次复位操作；复位操作完成后，指令产生模块1继续发送第三指令，模式控制模块2在接收到第三指令后控制指令/数据控制引脚

上的电平，使其电平为高电平‘1’，此时装置工作于指令模式，随后指令产生模块1继续发送第四指令、第五指令或第六指令，在指令产生模块1发送完第四指令、第五指令或第六指令都会紧接着发送四条其他的指令，此时的四条其他的指令不是作为控制装置工作的指令，而是作为初始密码和随机种子（也就是数据），前两条指令构成16bit的初始密码，后两条指令分别作为8bit的随机种子1和8bit的随机种子2；如果模式控制模块2接收到的指令为第四指令，随后输入密码和随机种子，并将密码和随机种子分别存到初始密码存储单元31和随机种子存储单元33，与此同时等待加密的进行，如果模式控制模块2接收到的指令为第五指令，随后输入密码和随机种子，并将密码和随机种子存到存储器中后等待加密，如果模式控制模块2接收到的指令为第六指令，此时从存储器中将密码和随机种子读出后开始加密；当装置处于等待加密状态时，指令产生模块1继续向模式控制模块2发送第二指令，模式控制模块2在接收到第二指令后控制指令/数据控制引脚

上的电平，使其电平为由高电平‘1’变成低电平‘0’；指令产生模块1在发送指令和模式控制模块2在接收指令的过程中，时钟模块5始终提供工作的采样时钟，在时钟的有效沿到来时，如果采集到指令/数据控制引脚

上的电平为低电平‘0’，则对数据的加密工作开始进行，加密过程也就是混沌数据流产生模块3运算的过程。当加密完成后，如果想让加密过程停止，此时指令产生模块1向模式控制模块2发送第七指令，模式控制模块2在接收到OXFF的指令后，使整个装置处于休眠状态，达到减少功耗，节约能源的目的。

混沌数据流产生模块3实现的是Logistic混沌算法的过程，也就是数据的加密过程，通过分析优化得到运算的表达式：N=2^-34(440*K+239571933)M(256-M),通过进一步优化，（256-M）可改为（~M+1）；M*（256-M），经过分析发现这个公式是一个开口向下的抛物线，可找到最大值，经过优化后可减少使用的寄存器数量，该部分划分为一个级；440*K可以变化成55*K*8，8是2的3次方，在RTL级代码实现过程中可以用16*6bit宽的乘法器来实现55乘以K，然后在所得结果后面添加3个0即可，(440*K+239571933)这部分经过分析，可以知道这个部分的计算只需进行一次，后面无需多次计算，可将此部分独立拿出来先行运算，然后将其运算结果寄存一个时钟节拍即可,经过分析优化得到最终的运算表达式为：N=2^-34（55*K*8+239571933）M(~M+1)。请参见图2，在图2中的密码映射单元32用于实现（55*K*8+239571933）的运算，其中55是6bit宽的的数据，K是16bit宽的数据，239571933是28bit宽的数据，也就是说图2中的密码映射单元32需要一个16*6宽的乘法器和一个28bit宽的加法器，由于该运算单元只需要运算一次，因此以面积优化原则，乘法器采用累加乘法器，加法器采用串行进位加法器，本实施例中的设计中使用的是迭代流水线技术，所以密码映射器321输出数据用第一寄存器322延迟一个时钟节拍后再送到并行乘法器37；随机数映射单元36用于实现M(~M+1)的运算，在随机数映射单元36之前的补码取得单元35用于完成~M+1的运算，其中M和~M是8bit宽数据，因此补码取得单元35需要一个8bit宽的非门和一个8bit宽的加法器，随机数映射单元36需要一个8*8bit宽的乘法器；然而补码取得单元35和随机数映射单元36为迭代流水线中的一级，对运算的速度要求较高，因此采用速度优化，使用并行乘法器和超前进位加法器来完成8*8bit宽的乘法运算过程,同样第一乘法器单元361的输出也要用第二寄存器362延迟一个时钟节拍后再送到并行乘法器37，以实现流水线的无缝连接；由于密码映射单元32实现（55*K*8+239571933）的运算后的结果是一个28bit宽的数据，随机数映射单元36实现M(~M+1)的运算后的结果是一个16bit宽的数据，因此并行乘法器37需要一个28*16bit宽的并行乘法器，如果直接采用并行乘法器进行运算，这个计算延时较大，因此将其拆分成两级流水线，分成第二乘法器单元371和第三乘法器单元372，两单元之间插入第三寄存器372形成两级流水线，第二乘法器单元371负责运算上述表达式的前半部分，第三乘法器单元372负责运算后半部分。并行乘法器37的输出结果为混沌信号，混沌信号经过混沌信号映射单元38映射后以完成最后的2^-34的运算。在时钟模块5提供的时钟作用下，由于运算过程中每一次迭代运算都需要初始密码和随机种子参与运算，只有这样整条迭代流水线才能正常工作，但是要实现迭代流水线的无缝连接，保证流水线不中断，随机种子的个数必须大于1，这样才能保证整条流水线能正常工作；所以在上述过程中随机种子的个数确定为2个。混沌数据流产生模块3中的多路选择器单元34用于选择每次参与迭代运算的对象，其具体的实施过程如下：第一次运算时，多路选择器单元34选择第一随机种子参与迭代运算，在第一次迭代运算完成后混沌信号映射单元38的输出X1通过第四寄存器39延迟一个时钟节拍后送到图2中的多路选择器单元34，在第二次运算时，多路选择器单元34选择第二随机种子参与迭代运算，在第二次迭代运算完成后混沌信号映射单元38的输出X2通过第四寄存器39延迟一个时钟节拍后送到图2中的多路选择器单元34；在第三次迭代运算时，多路选择器单元34选择X1参与迭代运算，第三次迭代运算完成后混沌信号映射单元38的输出X3通过第四寄存器39延迟一个时钟节拍后送到图2中的多路选择器单元34；在第四次迭代运算时多路选择器单元34选择X2参与迭代运算，第四次迭代运算完成后混沌信号映射单元38的输出X4通过第四寄存器39延迟一个时钟节拍后送到图2中的多路选择器单元34；如此反复的迭代运算，在迭代运算过程中，第一随机种子和第二随机种子都只参与一次迭代运算，在第一随机种子和第二随机种子都参与一次迭代运算后，之后参与迭代运算的迭代对象都是上两次迭代运算后混沌信号映射单元38的输出X_n-1和X_n的交叉选择。在这样一来就很好的实现了流水线的无缝连接，保证流水线在工作过程中不出现中断。

在本实施例中，混沌数据流产生模块3的输出结果为混沌信号序列流，混沌序列流和要加密的数据经过逻辑运算模块4完成逻辑异或操作后得到加密密文，从而完成数据的加密。

值得一提的是，在本实施例中，指令产生模块、模式控制模块、混沌数据流产生模块、逻辑处理模块和时钟模块设置在同一电路板上或同一基体上（例如，当该装置是厚膜模块或集成电路时）；上述模块之间通过设置在电路板上的铜箔或设置在基体上的导体连接。在本实施例中，一种情况下，上述各模块均为实现其功能的、由通用或专用的硬件电路组成，这些硬件电路设置在同一电路板上，上述的连接关系通过电路板上的印制铜箔实现；而在另外一种情况下，上述个模块也可以设置在一个基板上，其连接通过基板上的导体实现；上述各模块还可以是由逻辑电路构成（例如，CPLD，FPGA）的逻辑单元，此时，各单元之间是通过逻辑电路内的、设定的总线或数据线连接的。虽然这几种情况都是由硬件构成上述各模块，但是，后面两种情况使得整个装置的体积及成本较小。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种基于硬件加密数据的装置，其特征在于，包括在外部信号作用下产生指令的指令产生模块、接收所述指令产生模块输出的指令并将其转换为控制信号输出的模式控制模块、在所述模式控制模块输出的控制信号的作用下产生并输出数据流的混沌数据流产生模块、将所述混沌数据流产生模块输出的数据流与需要加密的数据进行逻辑运算得到加密后的数据并输出的逻辑处理模块以及时钟模块；所述混沌数据流产生模块和逻辑处理模块通过其数据输入或输出端口依次连接；所述指令产生模块和模式控制模块之间通过指令接口连接；所述模式控制模块和所述混沌数据流产生模块之间通过控制信号端口连接；所述时钟模块通过时钟总线分别与所述模式控制模块、混沌数据流产生模块、逻辑处理模块连接，提供时钟信号。

2.根据权利要求1所述的基于硬件的加密数据的装置，其特征在于，所述指令产生模块、模式控制模块、混沌数据流产生模块、逻辑处理模块和时钟模块设置在同一电路板上或同一基体上；所述模块之间通过设置在所述电路板上的铜箔或设置在基体上的导体连接。

3.根据权利要求2所述的基于硬件的加密数据的装置，其特征在于， 所述逻辑处理模块为将其接收到的需要加密的数据和所述混沌数据流产生模块输出的数据流进行异或运算的逻辑运算模块。

4.根据权利要求3所述的基于硬件加密数据的装置，其特征在于，所述混沌数据流产生模块进一步包括初始密码存储单元、密码映射单元、随机种子存储单元、多路选择器单元、补码取得单元、随机数映射单元、并行乘法器、混沌信号映射单元以及第四寄存器；其中，所述密码映射单元取得所述初始密码存储单元输出的其存储的初始密码，并对其进行映射处理；所述密码映射单元的输出连接在所述并行乘法器的一个输入端；所述随机种子存储单元输出其存储的随机种子到所述多路选择器单元，所述多路选择器单元在作为其输入的所述随机种子或第四寄存器输出中选择一个输送到所述补码取得单元；同时所述多路选择器单元的输出还连接到所述随机数映射单元的一个输入端；所述随机数映射单元的另一个输入端与所述补码取得单元的输出连接；所述随机数映射单元对其输入进行处理后将处理后输出，该输出端连接在所述并行乘法器的另一个输入端，所述并行乘法器对其输入进行运算后输出到所述混沌信号映射单元，所述混沌信号映射单元对接收到的混沌信号进行映射并输出；所述混沌信号映射单元的输出端还与所述第四寄存器输入端连接。

5.根据权利要求4所述的基于硬件加密数据的装置，其特征在于，所述密码映射单元进一步包括依次连接的对所述初始密码进行乘法和加法运算的密码映射器和对所述密码映射器输出进行暂存并延迟一个时钟节拍后输出的第一寄存器。

6.根据权利要求5所述的基于硬件加密数据的装置，其特征在于，所述密码映射器为依次连接的累加乘法器和串行进位加法器。

7.根据权利要求6所述的基于硬件加密数据的装置，其特征在于， 所述随机数映射单元进一步包括依次连接的用于对所述多路选择器单元的输出和所述补码取得单元的输出进行乘法运算的第一乘法单元和对所述第一乘法单元输出进行暂存并延迟一个时钟节拍后输出的第二寄存器。

8.根据权利要求7所述的基于硬件加密数据的装置，其特征在于，所述第一乘法单元由依次连接的并行乘法器和超前进位加法器构成。

9.根据权利要求8所述的基于硬件加密数据的装置，其特征在于， 所述随机种子存储单元包括独立的第一随机种子存储单元和第二随机种子存储单元，所述第一随机种子存储单元的输出端和所述第二随机种子存储单元的输出端分别与所述多路选择器单元的不同输入端连接。

10.根据权利要求9所述的基于硬件加密数据的装置，其特征在于，所述并行乘法器包括依次连接的第二乘法器单元、第三寄存器和第三乘法器单元。

Images