CN202008926U - 浮动式电极积层陶瓷电容器 - Google Patents
浮动式电极积层陶瓷电容器 Download PDFInfo
- Publication number
- CN202008926U CN202008926U CN2010206314777U CN201020631477U CN202008926U CN 202008926 U CN202008926 U CN 202008926U CN 2010206314777 U CN2010206314777 U CN 2010206314777U CN 201020631477 U CN201020631477 U CN 201020631477U CN 202008926 U CN202008926 U CN 202008926U
- Authority
- CN
- China
- Prior art keywords
- electrode
- base material
- ceramic base
- floating
- ceramic capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本实用新型为一种浮动式电极积层陶瓷电容器,包含多层第一陶瓷基材、多层第二陶瓷基材,以及连接各陶瓷基材的两外部电极;各第一陶瓷基材上形成两侧边电极及至少一独立的第一浮动电极,所述第一浮动电极具有一主体部及两相对的耦合部,主体部的宽度(W1)大于各耦合部的宽度(W2),在各第二陶瓷基材上形成两相对的T形电极,所述T形电极具有一连接部及一延伸部;通过将主体部宽度(W1)控制为大于耦合部宽度(W2),以及将耦合部面积控制为小于T形电极的延伸部,本实用新型可达成低等效串联电阻(ESR)、高耐电压、高自振频率(SRF)与提高电容值准确度的功效。
Description
技术领域
本实用新型关于一种积层陶瓷电容器,特别关于一种具有浮动式电极图案的积层陶瓷电容器。
背景技术
积层陶瓷电容器一般是由多层介电陶瓷基材堆叠而成,在各层的陶瓷基材表面上,形成内电极图案,为达到特定电性目的,该内电极的图案具有多种不同设计。所谓浮动式电极积层陶瓷电容器,指在陶瓷基材上形成直接连接外电极的并联电极区与不连接外电极的串联电极区(即浮动电极区),此种设计方式已广泛应用于提升电容值精准度及组件耐电压性。
请参考图16及图17所示,为申请人的中国台湾公告第M379838号「积层陶瓷电容器」的新型专利,该积层陶瓷电容器的结构包含有多片交互堆叠的第一陶瓷基材60及第二陶瓷基材70,在各第一陶瓷基材60的表面形成两T字形电极62,两T字形电极62分别设于所在第一陶瓷基材60的两相对短边。
各第二陶瓷基材70上形成两纵电极72及一横电极74,两纵电极72设于所在第二陶瓷基材70的两相对短边,且分别与两T字形电极62的投影局部重叠;横电极74设于两纵电极72之间,且未连接两纵电极72,形成一独立的浮动电极区域。前述结构的积层陶瓷电容,对于有效分散组件内部因高温烧结所造成的内应力、强化内电极与外电极的连接而降低能量的损失、降低耗散因数、提高质量因子等方面均有明显效果。然而对于其它电气特性,例如高耐电压、低电容值准确度及等效串联电阻(ESR)等方面,前述积层陶瓷电容器仍具有改善空间,以满足更多方面的应用。
此外,在中国台湾公告第I283432、364129、M316483号等专利中,也披露了不同结构的电容器,但是此些电容器无法达到兼具高耐电压与低电容值准确度,同时降低等效串联电阻(ESR)等电气特性。
实用新型内容
本实用新型的主要目的是提供一种浮动式电极积层陶瓷电容器,通过改变积层陶瓷电容器其内部电极图案,使内部电极经耦合后具有低等效串联电阻(ESR)、高耐电压、高自振频率与电容值准确度提高等特性。
为达成前述目的,本实用新型的浮动式电极积层陶瓷电容器包含:
多层第一陶瓷基材,各第一陶瓷基材上形成至少一第一浮动电极及两侧边电极,两侧边电极分别设在第一陶瓷基材的两相对短边,第一浮动电极介于两侧边电极之间而未与侧边电极连接;
多层第二陶瓷基材,与所述第一陶瓷基材相互堆叠,各第二陶瓷基材上的两相对短边形成两T形电极,各T形电极具有一连接部及一延伸部,所述连接部的长边贴齐第二陶瓷基材的短边,各T形电极的延伸部与所述第一浮动电极的耦合部相耦合;
两外电极,分设于所述堆叠的第一陶瓷基材及第二陶瓷基材的两相对短边,两外电极分别与位于同侧的侧边电极及T形电极电连接;
其中,所述第一浮动电极包含一主体部及两耦合部,两耦合部从主体部的两相对侧缘向外一体延伸,两耦合部的宽度(W2)小于主体部的最大宽度(W1);所述耦合部的宽度小于所述T形电极的延伸部的宽度。
通过前述结构,本实用新型可达到下述功效:
1.当增加第一陶瓷基材及第二陶瓷基材的堆叠层数,即提高耦合次数后,将因为电容等效串联而降低整体电容值,并增加组件的耐电压性。
2.第一浮动电极的耦合部及T形电极的延伸部,两者宽度设计成一大一小,可使电容值变异量降低,在提供低电容值的前提下,具有较高的电容值准确率,增加制程合格率。
3.由于第一浮动电极的耦合部及T形电极的延伸部设计成宽度不等,可缩小电场直接耦合的电极面积,达到降低电容值的目的,当电容值降低后,其自振频率(SRF)相对提高,使得本实用新型的电容器能适合在高频广泛运用。
4.增加非电极耦合区宽度时(即提高第一浮动电极的主体部的宽度(W1)可明显降低组件本体的等效串联电阻(ESR)。
附图说明
图1为本实用新型第一实施例的立体分解图。
图2为本实用新型第一实施例的第一陶瓷基材与第二陶瓷基材交替堆叠的示意图。
图3为本实用新型第一实施例的第一陶瓷基材与第二陶瓷基材的平面示意图。
图4为本实用新型第一实施例的第一陶瓷基材与第二陶瓷基材对应叠合后的示意图。
图5为本实用新型第二实施例的第一陶瓷基材与第二陶瓷基材的平面示意图。
图6为本实用新型第二实施例的堆叠示意图。
图7为本实用新型第三实施例的第一陶瓷基材与第二陶瓷基材的平面示意图。
图8为本实用新型第三实施例的堆叠示意图。
图9为本实用新型第四实施例的第一陶瓷基材与第二陶瓷基材的平面示意图。
图10为本实用新型第四实施例的堆叠示意图。
图11为本实用新型第五实施例的第一陶瓷基材与第二陶瓷基材的平面示意图。
图12为本实用新型第五实施例的堆叠示意图。
图13为本实用新型第六实施例的第一陶瓷基材与第二陶瓷基材的平面示意图。
图14为本实用新型第六实施例的堆叠示意图。
图15为本实用新型与现有积层陶瓷电容器的等效串联电阻(ESR)比较曲线图。
图16为现有积层陶瓷电容器的立体分解图。
图17为现有积层陶瓷电容器的叠合示意图。
具体实施方式
请参考图1所示,为本实用新型第一实施例的立体分解图,包含:
多层第一陶瓷基材10,各层第一陶瓷基材10的表面上形成两个侧边电极11及至少一第一浮动电极12a;两侧边电极11分别设置在第一陶瓷基材10的两相对短边,且各侧边电极11的一长边贴齐于第一陶瓷基材10的一短边;第一浮动电极12a位于两侧边电极11之间而未与侧边电极11相连,有关第一浮动电极12a的详细结构,将于稍后详细说明。
多层第二陶瓷基材20,在本实施例中,与前述第一陶瓷基材10相互堆叠,其堆叠方式可根据设计而改变。同时参看图2所示,本实施例中的第二陶瓷基材20及第一陶瓷基材10穿插式的交替堆叠,但也可将数层第二陶瓷基材20先堆叠后再与数层第一陶瓷基材10一并堆叠;在各第二陶瓷基材20上的两相对短边分别形成两T形电极21,各T形电极21具有一连接部211及一延伸部212,连接部211的一长边贴齐第二陶瓷基材20的短边,延伸部212由连接部211的另一长边朝第二陶瓷基材20中心延伸。
两外电极30分设于该些堆叠的第一陶瓷基材10及第二陶瓷基材20的两相对短边,并分别与位于同侧的侧边电极11及T形电极21电连接。
请参考图3所示,前述第一浮动电极12a包含一主体部120a及两耦合部122a,两耦合部120a由主体部120a的两相对侧缘向外一体延伸,为明确显示两耦合部122a,在图面上以假想线区分出耦合部122a及主体部120a。两耦合部122a的宽度(W2)小于主体部120a的最大宽度(W1),前述宽度(W1)、(W2)是沿着第一陶瓷基材10的短边方向延伸而测量得出。此外,耦合部120a的宽度(W1)小于T形电极21的延伸部212的宽度(W3)。
请参考图4所示,当第一陶瓷基材10与第二陶瓷基材20叠合后,可看出第一浮动电极12a的主体部120a无对应直接耦合的区域,而第一陶瓷基材10的侧边电极11与第二陶瓷基材20上的T形电极21的连接部211对应直接耦合,第一浮动电极12a的耦合部122a另与T形电极21的延伸部212耦合,由于耦合部122a的宽度小于T形电极21的延伸部211,从而可缩小电场直接耦合的面积,且第一浮动电极12a两端皆有耦合部122a,可与T形电极21的延伸部211形成电容串联的效果以降低电容值。
本实用新型在第一陶瓷基材10上的第一浮动电极12a的主体部120a为矩形,而两相对边的耦合部122a也为矩形。但第一浮动电极12a可改变成不同形状,以形成不同的等效串联电阻值(ESR)及等效电容,如下所述。
如图5所示,为本实用新型第二实施例,第二陶瓷基材20的结构与前述实施例相同,不在此详细描述,但是第一陶瓷基材10上的第一浮动电极12b为一非等边的六边形,其中第一浮动电极12b的主体部120b为矩形,具有一最大宽度(W1),由主体部120b的两相对边延伸出两个呈三角形的耦合部122b,其中耦合部122b的宽度(W2)仍是维持小于(W1)。
同时参看图6所示,第一陶瓷基材10及第二陶瓷基材20的堆叠方式可为非交替式,例如将数层第一陶瓷基材10叠合后,再在此堆叠结构的上方及下方分别叠合数层的第二陶瓷基材20。
如图7所示,为本实用新型的第三实施例,第二陶瓷基材20的结构仍与前述实施例相同。但是第一陶瓷基材10上的第一浮动电极12c为一双十字形,其中第一浮动电极12c的主体部120c为一H形,具有一最大宽度(W1),由主体部120c的两相对边延伸出两个呈矩形的耦合部122c,其中耦合部122c的宽度(W2)仍是维持小于(W1)。
同时参看图8所示,第一陶瓷基材10及第二陶瓷基材20的堆叠方式也是非交替式,将数层第一陶瓷基材10叠合后,再在此堆叠结构的上方及下方分别叠合数层的第二陶瓷基材20。
请参考图9、10所示,本实用新型可在各层的第一陶瓷基材10上形成多个间隔排列的第一浮动电极14a,在各层的第二陶瓷基材20上额外形成多个间隔排列的第二浮动电极24a。各第一浮动电极14a同样具有一第一主体部140a及两个第一耦合部142a,第一主体部140a的宽度(W1)大于两第一耦合部142的宽度。
当第一陶瓷基材10与第二陶瓷材20堆叠完成后,位于最外侧的两第一浮动电极14a对应耦合于T形电极的延伸部212与一第二浮动电极24a之间,而其余位于中间的第一浮动电极14a则耦合于两相邻的第二浮动电极24a之间。
请再参考图11至14所示,为本实用新型的第五、第六实施例,与前述第四实施例近似,同样属于多浮动电极的结构;差异仅在于第一浮动电极14a及第二浮动电极24a的形状可更改为其它形式。此种多浮动电极的设计,将可使第一陶瓷基材10与第二陶瓷基材20之间的串联耦合次数增加,形成多组电容串联效应,以降低电容值。本实用新型在第一陶瓷基材10及第二陶瓷基材20上分别形成电极图案后,可具有下列优点:
1.当增加第一陶瓷基材10及第二陶瓷基材20的堆叠层数(耦合次数)后,将可降低电容值(可将电容值降到0.5pF以下),并增加组件耐电压性。
2.第一陶瓷基材10的耦合部122a及第二陶瓷基材20的T形电极21的延伸部212,两者宽度设计成大小不一,可使电容值变异量降低,即电容值误差降到最低,增加制程合格率。
3.在第一浮动电极12a部分,缩小电场直接偶合的电极面积可降低电容值。并可由下述公式中得知
Cap=ε×A/D
其中ε:介电常数,A:极化介质有效面积,D:电极间距离。
电容器的自振频率f与其电容值C及电感值L大小有关,可根据下述公式得知:
f=1/(2π√LC)
当电容值C降低后,其自振频率f相对提高,使得本实用新型的电容器能适合在高频广泛运用。
4.增加非电极耦合区宽度时(即提高第一浮动电极12a、12b、12c的主体部120a、120b、120c的宽度(W1),可明显降低等效串联电阻(ESR);相反的,若减少非电极耦合区宽度时,等效串联电阻明显升高。
为证实本实用新型的等效串联电阻(ESR)确实可降低,请参考图15所示:曲线A代表以本实用新型第一实施例(图4)在不同频率下所测得的等效串联电阻变化,曲线B代表以现有的图16所示的结构测量其等效串联电阻,可得知无论在何种频率,本实用新型的等效串联电阻都维持低于现有积层陶瓷电容器的等效串联电阻。当等效串联电阻降低后,意味着组件所消耗的功率自然减少,如此一来当电容器应用在电路时,可降低非必要的能源损失。
Claims (10)
1.一种浮动式电极积层陶瓷电容器,其特征在于,包含:
多层第一陶瓷基材,各第一陶瓷基材上形成至少一第一浮动电极及两侧边电极,两侧边电极分别设在第一陶瓷基材的两相对短边,第一浮动电极介于两侧边电极之间而未与侧边电极连接;
多层第二陶瓷基材,与所述第一陶瓷基材相互堆叠,各第二陶瓷基材上的两相对短边形成两T形电极,各T形电极具有一连接部及一延伸部,所述连接部的长边贴齐第二陶瓷基材的短边,所述延伸部与第一浮动电极的耦合部相互耦合;
两外电极,分设于所述堆叠的第一陶瓷基材及第二陶瓷基材的两相对短边,两外电极分别与位于同侧的侧边电极及T形电极电连接;
其中,所述第一浮动电极包含一主体部及两耦合部,两耦合部从主体部的两相对侧缘向外延伸,两耦合部的宽度(W2)小于主体部的最大宽度(W1);
所述耦合部的宽度小于所述T形电极的延伸部的宽度。
2.如权利要求1所述的浮动式电极积层陶瓷电容器,其特征在于:所述各第一陶瓷基材上在两侧边电极之间具有多个间隔排列的第一浮动电极;所述各第二陶瓷基材上在两T形电极之间具有多个间隔排列的第二浮动电极,其中:
最外侧的第一浮动电极,对应耦合于T形电极的延伸部与一第二浮动电极之间,而其它位于中间的第一浮动电极对应耦合于两相邻的第二浮动电极之间。
3.如权利要求1或2所述的浮动式电极积层陶瓷电容器,其特征在于:所述第一陶瓷基材及第二陶瓷基材为交替堆叠。
4.如权利要求1或2所述的浮动式电极积层陶瓷电容器,其特征在于:数层第一陶瓷基材先堆叠后,再与数层第二陶瓷基材相堆叠。
5.如权利要求3所述的浮动式电极积层陶瓷电容器,其特征在于:所述第一浮动电极的主体部为矩形,其两耦合部为矩形。
6.如权利要求4所述的浮动式电极积层陶瓷电容器,其特征在于:所述第一浮动电极的主体部为矩形,其两耦合部为矩形。
7.如权利要求3所述的浮动式电极积层陶瓷电容器,其特征在于:所述浮动电极的主体部为矩形,其两耦合部为三角形。
8.如权利要求4所述的浮动式电极积层陶瓷电容器,其特征在于:所述浮动电极的主体部为矩形,其两耦合部为三角形。
9.如权利要求3所述的浮动式电极积层陶瓷电容器,其特征在于:所述浮动电极的主体部为H形,其两耦合部为矩形。
10.如权利要求4所述的浮动式电极积层陶瓷电容器,其特征在于:所述浮动电极的主体部为H形,其两耦合部为矩形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010206314777U CN202008926U (zh) | 2010-11-30 | 2010-11-30 | 浮动式电极积层陶瓷电容器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010206314777U CN202008926U (zh) | 2010-11-30 | 2010-11-30 | 浮动式电极积层陶瓷电容器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202008926U true CN202008926U (zh) | 2011-10-12 |
Family
ID=44750586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010206314777U Expired - Lifetime CN202008926U (zh) | 2010-11-30 | 2010-11-30 | 浮动式电极积层陶瓷电容器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202008926U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112201421A (zh) * | 2020-09-03 | 2021-01-08 | 深圳顺络电子股份有限公司 | 一种贴片式电子元器件 |
US11776920B2 (en) | 2020-11-27 | 2023-10-03 | Industrial Technology Research Institute | Capacitor and filter and redistribution layer structure including the same |
-
2010
- 2010-11-30 CN CN2010206314777U patent/CN202008926U/zh not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112201421A (zh) * | 2020-09-03 | 2021-01-08 | 深圳顺络电子股份有限公司 | 一种贴片式电子元器件 |
US11776920B2 (en) | 2020-11-27 | 2023-10-03 | Industrial Technology Research Institute | Capacitor and filter and redistribution layer structure including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102790599B (zh) | 滤波器 | |
CN100458989C (zh) | 多端多层的陶瓷电子器件 | |
CN1967750B (zh) | 多层芯片电容器 | |
CN101310348A (zh) | 叠层电容器 | |
US20080165469A1 (en) | Multilayer chip capacitor | |
CN202008926U (zh) | 浮动式电极积层陶瓷电容器 | |
CN104678146A (zh) | 一种基于玻璃陶瓷电容器的小型化全固态电容式分压器 | |
CN102543438A (zh) | 一种叠片式金属化薄膜电容器的电极结构 | |
KR101053410B1 (ko) | 적층형 칩 커패시터 | |
CN206471231U (zh) | 具有多个端电极的积层电容器 | |
CN107430943A (zh) | 双电层电容器 | |
JPH0955335A (ja) | 積層型貫通コンデンサ | |
CN112217290B (zh) | 一种用于电容耦合式无线能量传输的交叠型电容耦合器 | |
CN107240497A (zh) | 陶瓷电容器 | |
CN100483580C (zh) | 叠层电容器 | |
JP5353757B2 (ja) | 積層コンデンサ | |
CN207134246U (zh) | 一种新型的金属化安全膜 | |
JP4107351B2 (ja) | 積層コンデンサ | |
KR20130012715A (ko) | 적층형 세라믹 캐패시터 | |
CN209747341U (zh) | 一种加强型陶瓷单体电容器 | |
CN208256481U (zh) | 适用于高压电网电压检测的电容器装置 | |
CN203179696U (zh) | 低噪声积层陶瓷电容器 | |
CN204632584U (zh) | 多层陶瓷电容器 | |
US20230207193A1 (en) | Broadband capacitor | |
CN210006604U (zh) | 一种曲面内电极末端的多层陶瓷电容器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20111012 |