CN201860303U - 数字滤波器电路 - Google Patents

Abstract

一种数字滤波器电路，包括一个或多个运算控制单元、存储滤波器系数长度值的第一存储器、存储滤波器系数位符号及偏移量的第二存储器及用以输入数据的第三存储器，所述运算控制单元分别与所述的第一、第二及第三存储器连接，所述的运算控制单元是一种移位器，可灵活地调整所需数字滤波器的系数和类型，从而使应用本实用新型方法的产品提供了更为人性化的服务。同时避免了乘法器的硬件开销，由于归一化的运算方式，电路得到了充分复用，实际硬件开销非常节省。

Description

数字滤波器电路

【技术领域】

本实用新型涉及数字滤波器电路，尤其涉及一种设计参数可灵活调整的数字滤波器电路。

【背景技术】

数字滤波器(Digital Filter)可以分为有FIR(有限冲激响应)和IIR(无限冲激响应)两种结构，其功能是对输入的时间离散信号的数字编码进行运算处理，以达到改变信号频谱的目的。广泛用于数字信号处理中，如电视、VCD、音响等。应用数字滤波器处理模拟信号时，首先须对输入模拟信号进行限带、抽样和模数转换。具有高精度、高可靠性、可程控改变特性或复用、便于集成等优点。

目前数字滤波器的具有两大明显缺陷，其一是其核心的运算为数字卷积运算，即乘加运算。对于数字滤波器，如果采用典型的结构，会使用大量的乘法运算。对于硬件实现方案，这意味着将使用大量的乘法器，这将会占用大量的乘法运算，提高滤波器的实现成本。对于软件实现方案，这意味着大量的乘法运算，会增大处理器的负荷。

其二是在目前数字滤波器的数字信号处理系统中，所使用的数字滤波器的种类和系数一经设定即固定不变，其系数及种类如低通、带通和高通等均不能修改。但在很多实际应用中，需要根据实际条件、环境要求及用户需求等实时修改或重新设计所使用的数字滤波器的种类和系数。如在数字音响系统中，用户的欣赏水平和风格并不同，如果用户能实时修改数字均衡器中滤波器系数，则可以欣赏到不同的音响效果。目前支持种类和系数可实时改变的数字滤波器并不存在。

【实用新型内容】

本实用新型的目的在于为解决上述的滤波器电路效率以及实现灵活性上的缺陷，提供一种数字滤波器电路，解决了既有方案电路效率不高，灵活性不足的缺陷，可适用于FIR和IIR数字滤波器设计。

为实现实用新型目的，本实用新型采用如下技术方案：一种数字滤波器电路，包括一个或多个运算控制单元、存储滤波器系数长度值的第一存储器、存储滤波器系数位符号及偏移量的第二存储器及用以输入数据的第三存储器，所述运算控制单元分别与所述的第一、第二及第三存储器连接，所述的运算控制单元是一种移位器。

进一步的，所述移位器连接有一累加器。

进一步的，所述的多个移位器并联。

本实用新型实现简单、可灵活地调整所需数字滤波器的系数和类型，从而使应用本实用新型方法的产品提供了更为人性化的服务。同时避免了乘法器的硬件开销，由于归一化的运算方式，电路得到了充分复用，实际硬件开销非常节省。

由于滤波器系数可以通过存贮器配置，在不改变电路的条件下，可以随时重新配置滤波器的系数、阶数甚至FIR/IIR类型，使既定电路的适用范围得到扩大。

【附图说明】

图1为本实用新型的数字滤波器电路的第一实施例电路图；

图2为本实用新型的数字滤波器电路的第三实施例电路图；

图3在图2基础上改进的本实用新型的数字滤波器电路的第四实施例电路图；

图4为本实用新型数字滤波器的运算方法流程图。

【具体实施方式】

本实用新型的基本思想是：现有很多数字处理系统中，用户根据自身需求而选择不同数字滤波器系数的情形越来越普遍，而目前的系统多不支持此可变需求，从而使提供给用户的服务质量不佳。本实用新型充分利用数字信号处理系统强大的处理能力，运用现代软件工具(如Matlab、SciPy)根据给定参数生成接近最佳可实现滤波器的系数Cf_N(通常为IEEE754双精度浮点格式，其有效数字为52位)。在CSD(Canonic Signed Digit，正则符号)或MSD(MinimumSigned Digit，最少符号)编码后，可以通过最低可能次数的移位加(减)法实现。

在此基础上，根据实际电路工作速度和精度的需求，使用如下文描述中伪代码所述CSD/MSD误差均衡算法对上述CSD/MSD编码进行截短化简，可以使滤波器系数CSD/MSD编码在给定加(减)法运算总数的条件下使滤波器的系数发生变化。

令当前系数CSD/MSD编码总位数为D_total，期望系数CSD/MSD编码总位数为D_exp，

for all coefficients C_N do{

  reduce the CSD/MSD code C_N by the last digit to be Cr_N；

  //计算所有系数截短一位后相对于原双精度值Cf_N的误差

  Ec_N＝|(Cr_N-Cf_N)/Cf_N|；

}

while(D_tital＞D_exp)do{

   find C_m，which lets Ec_m＝＝min{Ec_N}；     //搜索具有最小误差

的系数C_m

   reduce the CSD/MSD code C_m by the last digit to be Cr_m；

   C_m＝Cr_m；               //更新最小误差系数

   //更新最小误差系数相对于原双精度值Cf_m的新误差

   Ec_m＝|(C_m-Cf_m)/Cf_m|；

   D_total＝D_total-1；

}

图1为本实用新型数字滤波器电路的第一实施例电路图，滤波器运算控制单元从存贮器A中取得系数CSD/MSD长度CL，从存贮器B中取得系数CSD/MSD位符号及偏移CSS，从存贮器C中取得输入数据SI，通过移位加法流水线得到输出数据SO。

在第二实施例中，为简化接口，节省存贮器单元，可以对CSD/MSD长度CL和CSD/MSD位符号及偏移CSS进行混合编码，合并存贮器A、B。

图2为本实用新型数字滤波器电路的第三实施例电路图，在数据速率不高的情况下，仅需通过所示一个移位器10和一个累加器20即可完成所有运算。

图3为本实用新型数字滤波器电路的第四实施例电路图，其所示为并行移位加法流水线单元，数据速率较高时，可使数据吞吐率即可提升N倍。

本实用新型数字滤波器的运算方法如图4所示。初始为空闲状态，使用时首先判断是否有数字滤波器系数输入。若无系数输入则继续执行空闲状态，当有系数输入时则执行加载系数编码步骤，处理该加载的系数编码。执行判断所加载的系数编码是否是该系数的最后一位，当不是时则继续处理下一位系数编码，若判断是系数的最后一位编码时则执行判断是否是最后一个系数，当不是最后一个系数时则再次执行处理加载系数编码，若判断是最后一个系数时，则返回至前述的输入状态。

本实用新型实现简单、可灵活地调整所需数字滤波器的系数和类型，从而使应用本实用新型方法的产品提供了更为人性化的服务。同时避免了乘法器的硬件开销，由于归一化的运算方式，电路得到了充分复用，实际硬件开销非常节省。

由于电路简单，现有工艺条件下可以工作在极高速度，保证了电路吞吐能力。

此外，归一化运算方式有效提升了电路的设计灵活性。数据速率提升时，只需增加移位器流水线和并行移位加法流水线单元，电路结构和控制流程变动很小。

由于滤波器系数可以通过存贮器配置，在不改变电路的条件下，可以随时重新配置滤波器的系数、阶数甚至FIR/IIR类型，使既定电路的适用范围得到扩大。

以上公开的仅为本申请的几个具体实施例，但本申请并非局限于此，任何本领域的技术人员能思之的变化，都应落在本申请的保护范围内。

Claims (3)

1.一种数字滤波器电路，包括一个或多个运算控制单元、存储滤波器系数长度值的第一存储器、存储滤波器系数位符号及偏移量的第二存储器及用以输入数据的第三存储器，所述运算控制单元分别与所述的第一、第二及第三存储器连接，其特征在于：所述的运算控制单元是一种移位器。

2.如权利要求1所述的数字滤波器电路，其特证在于：所述移位器进一步连接有一累加器。

3.如权利要求1所述的数字滤波器电路，其特征在于：所述的多个移位器并联。

Images