CN103164575A

CN103164575A - 简化设计复杂度的rom结构数字滤波器系统

Info

Publication number: CN103164575A
Application number: CN2013100722037A
Authority: CN
Inventors: 周仲武
Original assignee: SINO WEALTH ELECTRONIC CO Ltd
Current assignee: SINO WEALTH ELECTRONIC CO Ltd
Priority date: 2013-03-06
Filing date: 2013-03-06
Publication date: 2013-06-19

Abstract

本发明提供一种简化设计复杂度的ROM结构数字滤波器系统，包括：滤波器系数提供模块，用于接收输入的滤波器的具体参数，作为滤波器系数向后续模块提供；编译器，与滤波器系数提供模块相连接，用于通过其内部的程序算法将滤波器系数自动翻译成滤波器所需的ROM内容；数字滤波器，与编译器相连接，用于接收并存放ROM内容，完成设计过程。本发明能够自动翻译设计者输入的滤波器参数，简单快速且不易出错。另外，本发明通过扩展算法自动将多个滤波器的ROM内容合并，实现复用简便。再者，本发明能够在滤波器系数发生更改、需要更新设计时，无需重新解读ROM内容再修改，直接通过自动翻译重新产生。

Description

简化设计复杂度的ROM结构数字滤波器系统

技术领域

本发明涉及数字信号处理、编译器和EDA工具技术领域，具体来说，本发明涉及一种简化设计复杂度的ROM结构数字滤波器系统。

背景技术

图1为现有技术中的一个ROM结构数字滤波器的内部结构示意图。如图1所示，该ROM结构数字滤波器100主要由一个地址发生器（DAG）、一个存放指令的ROM（只读存储器）、一个存放缓存的RAM（随机存取存储器）和一个算术逻辑单元（ALU）组成。该算术逻辑单元内部包括移位寄存器（SHIFT）、反相器（INV）、选择器和累加器（ACC）等组件。

图2为现有技术中的一个ROM结构数字滤波器的工作原理示意图。如图2所示，其工作原理可以简单地阐述为一个微型的数字信号处理器（DSP）通过ROM内的指令，逐步处理一个数字滤波器输出数据所需要的运算过程（把缓存RAM中的数据作乘累加）。图2中符号D1～D4、K1～K4、M1～M4以及ACC1、ACC2均指代的是运算节点。

图3为图2中的一个ROM结构数字滤波器的运算流程示意图。如图3所示，为了节省乘法器资源，这种结构的滤波器把乘法转换为多次移位累加（如运用CSD编码可减少一次乘对应的累加次数）。所以，完成一次运算就是根据一个滤波器的每个系数作固定的移位累加得到输出数据。

此类滤波器的ROM内容是根据滤波器的每个系数来确定如何移位累加，其翻译过程通过为人工翻译，缺点包括：

a）ROM翻译过程复杂且耗时、量大且易出错；

b）滤波器复用导致ROM更为复杂；

c）系数更新则不易修改。

现实研发过程中存在数字滤波器的设计要简单且硬件资源要节省的需要，但是这种需要在现有技术中无法得到满足。

图4为现有技术中的一个ROM结构数字滤波器的研发过程示意图。如图4所示，在未有本发明之前，ROM结构的数字滤波器设计过程需要先确定算术逻辑单元的架构；然后滤波器的具体系数（滤波器系数）和操作流程都需要人工翻译成指令流水，存放到ROM中去使用。

总而言之，在未有本发明之前，ROM结构数字滤波器存在以下缺点：

1）从硬件运算结构到指令定义，均无统一标准，整个研发过程包含ROM内容和运算架构设计，设计时间太长；

2）在研发过程中，数字滤波器系数需要翻译成ROM内容（指令流水），翻译复杂度高，翻译过程易出错；

3）在研发过程中，为实现滤波器复用效果，其ROM内容的编写难度更高；

4）指令可读性差，修改难度较大。

发明内容

本发明所要解决的一个技术问题是提供一种简化设计复杂度的ROM结构数字滤波器系统，能够自动翻译设计者输入的滤波器参数，简单快速且不易出错。

本发明所要解决的另一个技术问题是提供一种简化设计复杂度的ROM结构数字滤波器系统，能够通过扩展算法自动将多个滤波器的ROM内容合并，实现复用简便。

本发明所要解决的再一个技术问题是提供一种简化设计复杂度的ROM结构数字滤波器系统，能够在滤波器系数发生更改、需要更新设计时，无需重新解读ROM内容再修改，直接通过自动翻译重新产生。

为解决上述技术问题，本发明提供一种简化设计复杂度的ROM结构数字滤波器系统，包括：

滤波器系数提供模块，用于接收输入的滤波器的具体参数，作为滤波器系数向后提供；

编译器，与所述滤波器系数提供模块相连接，用于通过其内部的程序算法将所述滤波器系数自动翻译成滤波器所需的ROM内容；

数字滤波器，与所述编译器相连接，用于接收并存放所述ROM内容，完成设计过程。

可选地，所述数字滤波器包括：

只读存储器，与所述编译器相连接，用于接收并存储所述ROM内容；

算术逻辑单元，与所述只读存储器相连接，用于读取所述ROM内容，进行相应的算术逻辑运算；

随机存取存储器，与所述算术逻辑单元相连接。

可选地，所述算术逻辑单元为一现成的固化了其架构设计的运算处理单元。

可选地，所述编译器还用于通过扩展算法自动将多个滤波器的ROM内容合并，实现复用。

可选地，所述ROM内容为移位、累加指令流水。

与现有技术相比，本发明具有以下特点和优点：

1）基于一个统一的算术逻辑单元，设计者根据滤波器系数输入，自动产生对应的ROM内容；

2）能实现滤波器的复用效果，设计者根据设定流程，可自动产生ROM内容；

3）重新修改设计更方便，设计者只需修改输入滤波器参数，就能自动重新产生ROM内容。

本发明使ROM结构的数字滤波器的设计过程简化为系数输入即可，滤波器的指令流水可由编译器自动产生，代替了人工翻译操作，并运用到现成的算术逻辑单元中去使用。

本发明解决了设计者在数字滤波器的研发过程中设计效率过低的问题，一般作为EDA工具都是将设计自动化来提高缩短设计周期，由此可适应更大规模的设计周期需求。同样地，本发明也是将数字滤波器这一块特殊的系统用自动化方式来实现，使设计者能参与复杂度更高的设计。

附图说明

本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：

图1为现有技术中的一个ROM结构数字滤波器的内部结构示意图；

图2为现有技术中的一个ROM结构数字滤波器的工作原理示意图；

图3为图2中的一个ROM结构数字滤波器的运算流程示意图；

图4为现有技术中的一个ROM结构数字滤波器的研发过程示意图；

图5为本发明一个实施例的简化设计复杂度的ROM结构数字滤波器系统的模块结构示意图。

具体实施方式

下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。

ROM结构滤波器的优点是资源很省，缺点是设计难度高。但本发明使设计过程大大缩短，使此类滤波器扬长避短发挥高效。图5为本发明一个实施例的简化设计复杂度的ROM结构数字滤波器系统的模块结构示意图。如图5所示，该ROM结构数字滤波器系统主要包括滤波器系数提供模块501、编译器502和数字滤波器503。其中，滤波器系数提供模块501用于接收设计者直接按需求输入的滤波器的具体参数，作为滤波器系数向编译器502提供。编译器502与滤波器系数提供模块501相连接，用于通过其内部的程序算法将滤波器系数自动翻译成滤波器503所需的ROM内容（移位、累加指令流水）。数字滤波器503与编译器502相连接，用于接收并存放ROM内容，使用现成的运算架构完成整个设计过程。

在本实施例中，该数字滤波器503可以包括只读存储器504、算术逻辑单元505和随机存取存储器506。其中，只读存储器（ROM）504与编译器502相连接，用于接收并存储ROM内容。算术逻辑单元（ALU）505与只读存储器504相连接，用于读取ROM内容，进行相应的算术逻辑运算，其可以为一现成的固化其一部分架构设计的运算处理单元。随机存取存储器（RAM）506与算术逻辑单元505相连接，作为存放缓存。

另外，上述编译器502还可用于通过扩展算法自动将多个滤波器的ROM内容合并，实现复用。

综上所述，本发明的思路包含：ROM编译器、精简指令集定义、滤波器运算处理结构（即ALU）的定义。其中，ROM编译器可以根据设定的参数编译出滤波器的ROM内容；精简指令集定义可以根据滤波器运算处理器的结构定义的一套精简指令集；滤波器运算处理结构可以是一种专为滤波器算法优化的ALU单元。

与现有技术相比，本发明具有以下特点和优点：

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。

Claims

1.一种简化设计复杂度的ROM结构数字滤波器系统，包括：

滤波器系数提供模块（501），用于接收输入的滤波器的具体参数，作为滤波器系数向后提供；

编译器（502），与所述滤波器系数提供模块（501）相连接，用于通过其内部的程序算法将所述滤波器系数自动翻译成滤波器所需的ROM内容；

数字滤波器（503），与所述编译器（502）相连接，用于接收并存放所述ROM内容，完成设计过程。

2.根据权利要求1所述的数字滤波器系统，其特征在于，所述数字滤波器（503）包括：

只读存储器（504），与所述编译器（502）相连接，用于接收并存储所述ROM内容；

算术逻辑单元（505），与所述只读存储器（504）相连接，用于读取所述ROM内容，进行相应的算术逻辑运算；

随机存取存储器（506），与所述算术逻辑单元（505）相连接。

3.根据权利要求2所述的数字滤波器系统，其特征在于，所述算术逻辑单元（505）为一现成的固化了其架构设计的运算处理单元。

4.根据权利要求3所述的数字滤波器系统，其特征在于，所述编译器（502）还用于通过扩展算法自动将多个滤波器的ROM内容合并，实现复用。

5.根据权利要求4所述的数字滤波器系统，其特征在于，所述ROM内容为移位、累加指令流水。