CN201766562U - 高速锁存电路 - Google Patents
高速锁存电路 Download PDFInfo
- Publication number
- CN201766562U CN201766562U CN2010205376583U CN201020537658U CN201766562U CN 201766562 U CN201766562 U CN 201766562U CN 2010205376583 U CN2010205376583 U CN 2010205376583U CN 201020537658 U CN201020537658 U CN 201020537658U CN 201766562 U CN201766562 U CN 201766562U
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- signal input
- connects
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
一种高速锁存电路，包括一用于锁存输入信号的锁存单元、一与所述锁存单元相连的信号输入单元及一与所述信号输入单元相连的时钟控制单元，所述时钟控制单元包括一第一开关元件、一与所述第一开关元件相连的第二开关元件及一与所述第二开关元件相连的反相器，所述第一开关元件与所述反相器共同连接一时钟信号输入端。本实用新型结构简单，减少了信号的触发时间，降低了误触发概率。
Description
技术领域
本实用新型涉及一种锁存电路，尤指一种触发时间较短的高速锁存电路。
背景技术
锁存，就是把信号暂存以维持某种电平状态。锁存器，就是输出端的状态不会随输入端的状态变化而变化，仅在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号到来时才改变。
对于高速锁存器而言，在信号触发的半个周期内，需要保持输入信号的稳定，一旦输入信号的完整性受到其他因素的干扰，将可能造成误触发。
发明内容
鉴于以上内容，有必要提供一种触发时间较短的高速锁存电路。
一种高速锁存电路，包括一用于锁存输入信号的锁存单元、一与所述锁存单元相连的信号输入单元及一与所述信号输入单元相连的时钟控制单元，所述时钟控制单元包括一第一开关元件、一与所述第一开关元件相连的第二开关元件及一与所述第二开关元件相连的反相器，所述第一开关元件与所述反相器共同连接一时钟信号输入端。
优选地，所述第一开关元件为一第一场效应管，所述第二开关元件为一第二场效应管。
优选地，所述第一场效应管的栅极与所述反相器的一输入端共同连接所述时钟信号输入端，所述第一场效应管的源极连接一接地端，其漏极连接所述第二场效应管的源极，所述第二场效应管的栅极连接所述反相器的一输出端，其漏极连接所述信号输入单元。
优选地，所述信号输入单元包括一第一信号输入端、一连接所述第一信号输入端的第三场效应管、一第二信号输入端及一连接所述第二信号输入端的第四场效应管。
优选地，所述第二场效应管的漏极连接所述第三场效应管的源极及所述第四场效应管的源极，所述第三场效应管的栅极连接所述第一信号输入端，其漏极连接所述锁存单元，所述第四场效应管的栅极连接所述第二信号输入端，其漏极连接所述锁存单元。
优选地，所述锁存单元包括一第五场效应管、一第六场效应管、一第七场效应管、一第八场效应管、一第一信号输出端及一第二信号输出端，所述第一信号输出端及所述第二信号输出端分别与所述第五场效应管、所述第六场效应管、所述第七场效应管及所述第八场效应管相连。
优选地，所述第三场效应管的漏极连接所述第五场效应管的源极，所述第四场效应管的漏极连接所述第六场效应管的源极。
优选地，所述第一信号输出端与所述第五场效应管的漏极、所述第六场效应管的栅极、所述第七场效应管的漏极及所述第八场效应管的栅极相连，所述第二信号输出端与所述第五场效应管的栅极、所述第六场效应管的漏极、所述第七场效应管的栅极及所述第八场效应管的漏极相连。
优选地，所述第七场效应管的源极及所述第八场效应管的源极共同连接一电源端。
相对现有技术，本实用新型高速锁存电路结构简单，减少了信号的触发时间，降低了误触发概率。
附图说明
图1为本实用新型高速锁存电路较佳实施方式的电路图。
具体实施方式
请参阅图1，本实用新型高速锁存电路较佳实施方式包括一锁存单元、一连接该锁存单元的信号输入单元及一连接该信号输入单元的时钟控制单元。
该时钟控制单元包括一时钟信号输入端CLK、一连接该时钟信号输入端CLK的反相器INV、一连接该时钟信号输入端CLK的第一开关元件及一连接该反相器INV的第二开关元件。
该信号输入单元包括一第一信号输入端DP、一连接该第一信号输入端的第三开关元件、一第二信号输入端DN及一连接该第二信号输入端DN的第四开关元件。
该锁存单元包括一第五开关元件、一第六开关元件、一第七开关元件、一第八开关元件、一第一信号输出端QN及一第二信号输出端QP。
在本实施方式中，该第一开关元件为一第一场效应管Q1，该第二开关元件为一第二场效应管Q2，该第三开关元件为一第三场效应管Q3，该第四开关元件为一第四场效应管Q4，该第五开关元件为一第五场效应管Q5，该第六开关元件为一第六场效应管Q6，该第七开关元件为一第七场效应管Q7，该第八开关元件为一第八场效应管Q8。且第一场效应管Q1、第二场效应管Q2、第三场效应管Q3、第四场效应管Q4、第五场效应管Q5及第六场效应管Q6为N型场效应管(NMOS)，第七场效应管Q7及第六场效应管Q8为P型场效应管(PMOS)。在其它实施方式中，开关元件可根据需要变更为能够实现同样功能的其它开关元件或电路。
本实用新型高速锁存电路较佳实施方式的具体连接关系如下：该时钟控制单元中的该时钟信号输入端CLK分别连接该第一场效应管Q1的栅极与该反相器INV的输入端，该第一场效应管Q1的源极连接一接地端VSS，其漏极连接该第二场效应管Q2的源极，该第二场效应管Q2的栅极连接该反相器INV的输出端，其漏极连接该信号输入单元中第三场效应管Q3的源极及第四场效应管Q4的源极。该第三场效应管Q3的栅极连接该第一信号输入端DP，其漏极连接该锁存单元中第五场效应管Q5的源极，该第四场效应管Q4的栅极连接该第二信号输入端DN，其漏极连接该锁存单元中第六场效应管Q6的源极。该第一信号输出端QN与该第五场效应管Q5的漏极、该第六场效应管Q6的栅极、该第七场效应管Q7的漏极及该第八场效应管Q8的栅极相连，该第二信号输出端QP与该第五场效应管Q5的栅极、该第六场效应管Q6的漏极、该第七场效应管Q7的栅极及该第八场效应管Q8的漏极相连。该第七场效应管Q7的源极及该第八场效应管Q8的源极共同连接一电源端VDD。
本实用新型高速锁存电路较佳实施方式的工作原理如下：当该时钟信号输入端CLK输入一第一时钟信号至该第一场效应管Q1及该反相器INV时，该第一时钟信号经过该反相器INV输出一反相的第二时钟信号至该第二场效应管Q2，从而导致该第二时钟信号与该第一时钟信号之间具有一定延迟，只有当第一时钟信号与第二时钟信号都为高电平信号时，该第一场效应管Q1与该第二场效应管Q2都导通，该时钟控制单元处于有效状态；当第一时钟信号与第二时钟信号其中之一为低电平信号时，该时钟控制单元处于无效状态。
信号输入单元的第一信号输入端DP与第二信号输入端DN共同输入一对差分信号，并通过锁存单元进行锁存，当该时钟控制单元处于有效状态时，将产生使能信号并进行触发，此时，锁存单元的第一信号输出端QN与第二信号输出端QP共同输出一对差分信号，且输出的差分信号与输入的差分信号电平高低相同；当该时钟控制单元处于无效状态时，第一信号输出端QN与第二信号输出端QP输出的差分信号将维持原来的状态，直到该时钟控制单元的下一个有效状态来临。
综上所述，在现有技术中，信号的触发时间为一个时钟信号的高电平时间，即半个时钟周期的时间。而本实用新型将信号的触发时间缩短为一固定的相对延迟时间，即第二时钟信号相对于第一时钟信号的延迟时间。且在大多数情况下，该延迟时间远远小于半个时钟周期，缩短的触发时间意味着更快的响应速度。
本实用新型高速锁存电路结构简单，减少了信号的触发时间，降低了误触发概率。
Claims (9)
1.一种高速锁存电路，其特征在于：所述高速锁存电路包括一用于锁存输入信号的锁存单元、一与所述锁存单元相连的信号输入单元及一与所述信号输入单元相连的时钟控制单元，所述时钟控制单元包括一第一开关元件、一与所述第一开关元件相连的第二开关元件及一与所述第二开关元件相连的反相器，所述第一开关元件与所述反相器共同连接一时钟信号输入端。
2.如权利要求1所述的高速锁存电路，其特征在于：所述第一开关元件为一第一场效应管，所述第二开关元件为一第二场效应管。
3.如权利要求2所述的高速锁存电路，其特征在于：所述第一场效应管的栅极与所述反相器的一输入端共同连接所述时钟信号输入端，所述第一场效应管的源极连接一接地端，其漏极连接所述第二场效应管的源极，所述第二场效应管的栅极连接所述反相器的一输出端，其漏极连接所述信号输入单元。
4.如权利要求3所述的高速锁存电路，其特征在于：所述信号输入单元包括一第一信号输入端、一连接所述第一信号输入端的第三场效应管、一第二信号输入端及一连接所述第二信号输入端的第四场效应管。
5.如权利要求4所述的高速锁存电路，其特征在于：所述第二场效应管的漏极连接所述第三场效应管的源极及所述第四场效应管的源极，所述第三场效应管的栅极连接所述第一信号输入端，其漏极连接所述锁存单元，所述第四场效应管的栅极连接所述第二信号输入端，其漏极连接所述锁存单元。
6.如权利要求5所述的高速锁存电路，其特征在于：所述锁存单元包括一第五场效应管、一第六场效应管、一第七场效应管、一第八场效应管、一第一信号输出端及一第二信号输出端，所述第一信号输出端及所述第二信号输出端分别与所述第五场效应管、所述第六场效应管、所述第七场效应管及所述第八场效应管相连。
7.如权利要求6所述的高速锁存电路，其特征在于：所述第三场效应管的漏极连接所述第五场效应管的源极，所述第四场效应管的漏极连接所述第六场效应管的源极。
8.如权利要求7所述的高速锁存电路，其特征在于：所述第一信号输出端与所述第五场效应管的漏极、所述第六场效应管的栅极、所述第七场效应管的漏极及所述第八场效应管的栅极相连，所述第二信号输出端与所述第五场效应管的栅极、所述第六场效应管的漏极、所述第七场效应管的栅极及所述第八场效应管的漏极相连。
9.如权利要求8所述的高速锁存电路，其特征在于：所述第七场效应管的源极及所述第八场效应管的源极共同连接一电源端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010205376583U CN201766562U (zh) | 2010-09-21 | 2010-09-21 | 高速锁存电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010205376583U CN201766562U (zh) | 2010-09-21 | 2010-09-21 | 高速锁存电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201766562U true CN201766562U (zh) | 2011-03-16 |
Family
ID=43719168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010205376583U Expired - Fee Related CN201766562U (zh) | 2010-09-21 | 2010-09-21 | 高速锁存电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201766562U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106160744A (zh) * | 2016-07-07 | 2016-11-23 | 合肥工业大学 | 一种应用在低电压环境中的高速动态锁存比较器 |
-
2010
- 2010-09-21 CN CN2010205376583U patent/CN201766562U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106160744A (zh) * | 2016-07-07 | 2016-11-23 | 合肥工业大学 | 一种应用在低电压环境中的高速动态锁存比较器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102708816B (zh) | 移位寄存器、栅极驱动装置和显示装置 | |
| CN104769841A (zh) | 用于降低动态功率的时钟门控电路 | |
| CN102799211B (zh) | 内部时钟门控装置 | |
| CN105577160A (zh) | 一种基于延时单元的自恢复抗单粒子锁存器结构 | |
| CN102739198A (zh) | 一种基于tgms结构的d触发器 | |
| CN105471412A (zh) | 使用低面积和低功率锁存器的集成时钟门控单元 | |
| KR100896177B1 (ko) | 고속 플립플롭 | |
| CN110859056B (zh) | 动态触发器及电子设备 | |
| TW201421907A (zh) | 脈衝式正反器 | |
| CN102723930B (zh) | 一种双边沿d触发器 | |
| CN102420585A (zh) | 双边沿脉冲d触发器 | |
| CN104796113A (zh) | 降低亚稳态发生式d触发器设备 | |
| CN201766562U (zh) | 高速锁存电路 | |
| CN102339637A (zh) | 条件预充的基于灵敏放大器的触发器 | |
| CN109951175A (zh) | D触发器 | |
| CN101977036A (zh) | 高速锁存电路 | |
| CN102215034A (zh) | 触发器 | |
| CN104617916A (zh) | 一种基于FinFET器件的主从触发器 | |
| CN109525222A (zh) | 一种单相时钟双边沿d触发器 | |
| US20080231336A1 (en) | Scan flip-flop circuit with extra hold time margin | |
| CN102684647B (zh) | 采样脉冲型触发器 | |
| CN105958975B (zh) | 一种基于FinFET器件的脉冲型D触发器 | |
| CN101488738B (zh) | 一种时钟产生电路及设计方法 | |
| CN111082783A (zh) | 一种全差分静态逻辑超高速d触发器 | |
| US9602085B2 (en) | Data storage element and signal processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9 Patentee after: IPGoal Microelectronics (Sichuan) Co., Ltd. Address before: 402 room 7, building 610041, incubator Park, hi tech Zone, Sichuan, Chengdu Patentee before: IPGoal Microelectronics (Sichuan) Co., Ltd. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110316 Termination date: 20130921 |