CN201466016U - 半导体装置 - Google Patents

Abstract

本实用新型公开了一种半导体装置，其包括：具有非有源表面的装置基板，承载基板、绝缘层、第一及第二环形接垫阵列、多条走线以及多个下通道导电层。承载基板位于非有源表面上。第一及第二环形接垫阵列及走线分别位于承载基板上方的绝缘层上。第二环形接垫阵列位于第一环形接垫阵列相对内侧，而走线依序环绕排列于绝缘层边缘且延伸至承载基板及装置基板的侧壁上。下通道导电层位于承载基板与绝缘层之间。这些走线中至少一走线延伸至第一环形接垫阵列中对应的接垫，而至少一走线经由其中下通道导电层而电性连接至第二环形接垫阵列中对应的接垫。

Description

半导体装置

技术领域

本实用新型涉及一种半导体封装技术，特别是涉及一种半导体装置中用于阵列封装的布线结构

背景技术

随着电子或光电产品诸如数字相机、具有影像拍摄功能的手机、条码扫描器(bar code reader)、射频功率计(RF power meter)以及监视器逐渐普及化，电子或光电装置的需求也与曰俱增。电子或光电装置通常包括：激光二极管、发光二极管(LEDs)、电荷耦合装置(charge-coupled device，CCD)、互补式金属氧化物半导体(complementary metal oxide semiconductor，CMOS)装置、功率传感器(power sensor)且使用于印刷、数据储存或光信息的传送与接收。

大多数的半导体装置如电子或光电装置通常为了效能上的需求而置放于密封的封装体内，这有助于操作上的稳定性。上述半导体装置可通过一种称作晶片级芯片尺寸封装(wafer level chip scale package，WLCSP)技术来进行封装。在传统的封装技术中，是先将具有如电子装置、微机电装置或是光电装置等微装置的晶片切割成多个芯片之后，再将其封装。而不同于传统的封装方式，WLCSP技术中，微装置的封装是在晶片切割成多个芯片之前进行。另外，上述装置进一步通过阵列封装技术，例如球栅阵列(ball grid array，BGA)封装，使装置电性连接至印刷电路板(printed circuit board，PCB)以进行特定操作。

然而，随着产品尺寸的缩小及功能的复杂化，半导体装置的封装尺寸必须尽可能的缩小，同时也可能必须提供更多电子接触点以因应电装置中增加的集成电路。因此，对于封装的布线设计者而言，将面临严苛的挑战。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种用于阵列封装的布线结构及具有该布线结构的半导体装置，其通过使用多层走线(trace)连接用于阵列封装的接垫，以缩短接垫间距进而缩小整体装置尺寸或是在相同装置尺寸中设置更多接垫以供芯片使用。

根据上述的目的，本实用新型提供一种用于阵列封装的布线结构，包括：承载基板、绝缘层、第一及第二环形接垫阵列、多条走线以及多个下通道导电层。第一及第二环形接垫阵列及走线，分别设置于承载基板上方的绝缘层上，其中第二环形接垫阵列位于第一环形接垫阵列相对内侧，而走线依序环绕排列于绝缘层边缘。下通道导电层设置于承载基板与绝缘层之间。这些走线中至少一走线延伸至第一环形接垫阵列中对应的接垫，而至少一走线经由其中下通道导电层而电性连接至第二环形接垫阵列中对应的接垫。

另根据上述的目的，本实用新型提供一种半导体装置，包括：具有非有源表面的装置基板，承载基板、绝缘层、第一及第二环形接垫阵列、多条走线以及多个下通道导电层.承载基板设置于非有源表面上.第一及第二环形接垫阵列及走线，分别设置于承载基板上方的绝缘层上，其中第二环形接垫阵列位于第一环形接垫阵列相对内侧，而走线依序环绕排列于绝缘层边缘且延伸至承载基板及装置基板的侧壁上.下通道导电层设置于承载基板与绝缘层之间.这些走线中至少一走线延伸至第一环形接垫阵列中对应的接垫，而至少一走线经由其中下通道导电层而电性连接至第二环形接垫阵列中对应的接垫.

由此，本实用新型可以实现缩短接垫间距进而缩小整体装置尺寸或是在相同装置尺寸中设置更多接垫以供芯片使用的技术效果。

附图说明

图1绘示出范例的半导体装置中用于阵列封装的布线结构平面示意图；

图2绘示出图1中沿2-2’线的剖面示意图；

图3绘示出根据本实用新型实施例的半导体装置中用于阵列封装的布线结构平面示意图；

图4绘示出图3中沿4-4’线的剖面示意图；及

图5绘示出图3中沿5-5’线的剖面示意图。

附图标记说明

100、200～装置基板    100a、200a～非有源面

102、202～承载基板

101、104、108、201、203、204、208～绝缘层

108a、208a～开口    106a、106c、206a、206c～接垫

106b、206b～走线    110、210～焊球

204a、204b～通孔    205～下通道导电层

P1、P2～球距

具体实施方式

以下说明本实用新型的实施例。此说明的目的在于提供本实用新型的总体概念而并非用以局限本实用新型的范围。本实用新型的保护范围当视权利要求所界定的为准。

请参照图1及图2，其中图1绘示出范例的半导体装置中用于阵列封装的布线结构平面示意图，而图2绘示出图1中沿2-2’线的剖面示意图。本例以光电装置为例，例如影像感测装置，包括：装置基板100及用于阵列封装的布线结构。装置基板100，例如硅芯片或其他半导体芯片，其具有非有源面100a。此处的非有源面所指的是，不具有集成电路或电子部件形成于其上的表面。在本实施例中，装置基板100内包含影像感测元件，例如像素二极管，及控制影像感测元件的集成电路。此处，为了简化附图，仅绘示出平整的基板。用于阵列封装的布线结构设置于装置基板100的非有源面100a上，包括：承载基板102，例如玻璃基板或其他透明基板，以及设置于承载基板102上的绝缘层104及108、多个接垫106a及106c、以及走线106b。

绝缘层104及108的材料可为绿漆(solder mask)、树脂、已知的介电材料，或它们的组合.由多个接垫106a所构成的第一环形接垫阵列及由多个接垫106c所构成的第二环形接垫阵列分别设置于绝缘层104上，其中第二环形接垫阵列位于第一环形接垫阵列的对内侧.再者，多条走线106b设置于绝缘层104上，且依序环绕排列于绝缘层104的边缘.走线106b可由金属所构成.每一走线106b的一端延伸至接垫106a或106c，而另一端则延伸至承载基板102及装置基板100的侧壁上，其中装置基板100的侧壁设置有绝缘层101，例如环氧树脂层，使装置基板100与走线106b绝缘，如图2所示.另一方面，走线106b会通过露出于装置基板100侧壁的电极(未绘示)，而与装置基板100内的集成电路电性连接.

在本实施例中，一些走线106b延伸至第一环形接垫阵列中对应的接垫106a，而其他的走线106b则延伸至第二环形接垫阵列中对应的接垫106c，如图1所示。再者，设置于绝缘层104上的绝缘层108覆盖走线106b且具有多个开口108a而局部露出第一及第二环形接垫阵列中的接垫106a及106c。多个焊球110依序设置于对应的接垫106a及106c，并经由开口108a而与下方的接垫106a及106c电性连接。然而，在上述的布线结构中，由于绝缘层104上的每一走线106b需延伸至对应的接垫106a或106c，故焊球110的球距P1(或接垫间距)受限于走线106b的线宽。若为了缩小球距P1来缩小整体装置尺寸，则走线106b的线宽必须缩小。如此将导致工艺容许度(process window)降低而降低装置的可靠度。另外，若为了增加工艺容许度而增加走线106b的线宽，则球距P1必须增加。如此一来，走线106b及接垫106a或106c在布线结构中所占用的面积将无法进一步的缩小而使整体装置尺寸难以缩小。

因此，本发明人提出另一种半导体装置中用于阵列封装的布线结构，如图3、4、及图5所示，其中图3绘示出根据本实用新型实施例的半导体装置中用于阵列封装的布线结构平面示意图，图4绘示出图3中沿4-4’线的剖面示意图而图5绘示出图3中沿5-5’线的剖面示意图。在本实施例中，以光电装置为例，例如影像感测装置，包括：具有非有源表面200a的装置基板200以及位于非有源表面200a上用于阵列封装的布线结构。装置基板200可相同于图1及图2中的装置基板100。

布线结构设置于装置基板200的非有源面200a上，包括：承载基板202、绝缘层203、204、及208、第一及第二环形接垫阵列、多条走线206b、多个下通道导电层205以及多个焊球210。承载基板202的材料可相同或类似于图1及图2中的承载基板202。绝缘层203、204、及208依序设置于承载基板202上。同样地，绝缘层203、204、及208的材料可相同或类似于图1及2中的绝缘层104及108。

由多个接垫206a所构成的第一环形接垫阵列及由多个接垫206c所构成的第二环形接垫阵列分别设置于绝缘层204上，其中第二环形接垫阵列位于第一环形接垫阵列的相对内侧。再者，多条走线206b亦设置于绝缘层204上，且依序环绕排列于绝缘层204的边缘。每一走线206b的一端延伸至承载基板202及装置基板200的侧壁上，且通过装置基板200侧壁上的绝缘层201与装置基板200绝缘，如图4或图5所示。再者，走线206b的另一端则与第一环形接垫阵列中对应的接垫206a电性连接或与第二环形接垫阵列中对应的接垫206c电性连接。

在本实施例中，一些走线206b延伸至第一环形接垫阵列中对应的接垫206a.特别的是，其他未延伸至接垫206a的走线206b则经由设置于绝缘层204下方的下通道导电层205而电性连接至第二环形接垫阵列中对应的接垫206c.请参照图4及图5，下通道导电层205，例如金属层，夹设于绝缘层203与绝缘层204之间.在其他实施例中，承载基板202上可不设置绝缘层203，使下通道导电层205夹设于承载基板202与绝缘层204之间.由于下通道导电层205位于绝缘层204下方而不影响接垫206a及206c的配置，故下通道导电层205可通过第一环形接垫阵列中接垫206a的下方(如图3及图5所示)或是设置于两相邻接垫206a之间的绝缘层204下方(如图3及图4所示).另外，绝缘层204具有多个对通孔204a及204b对应于下通道导电层205的两端并局部露出下通道导电层205.通孔204b提供走线206b与对应的下通道导电层205之间的电性连接.举例而言，走线206b经由通孔204b而与露出的下通道导电层205接触.通孔204a提供第二环形接垫阵列中的接垫206c与对应的下通道导电层205之间的电性连接.举例而言，接垫206c经由通孔204a而与露出的下通道导电层205接触.在本实施例中，通孔204a及204b的俯视轮廓为矩形.然而，在其他实施例中，通孔204a及204b的俯视轮廓可为圆形、三角形、或其他多边形.

设置于绝缘层204上的绝缘层208覆盖走线206b且具有多个开口208a而局部露出第一及第二环形接垫阵列中的接垫206a及206c。多个焊球210依序设置于对应的接垫206a及206c，并经由开口208a而与下方的接垫206a及206c电性连接。

在上述的实施例中，由于一些走线206b是通过下通道导电层205电性连接至接垫206c，而不是直接延伸至接垫206c。因此，在不缩小走线206b线宽的情形下，焊球210的球距P2(或接垫间距)得以缩小，进而缩小整体装置尺寸。亦即，可维持原有的工艺容许度。再者，也可增加走线206b线宽，以增加工艺容许度及提升装置可靠度。另外，也可在不缩小整体装置尺寸情形下，布线结构可提供更多面积来设置更多的电子接触点(即，接垫或焊球)，以因应具有复杂集成电路的芯片所需。

虽然本实用新型已以优选实施例披露如上，然其并非用以限定本实用新型，任何所属技术领域中普通技术人员，在不脱离本实用新型的精神和范围内，当可作更动与润饰，因此本实用新型的保护范围当视权利要求所界定的为准。

Claims (10)

1.一种半导体装置，其特征在于，该半导体装置包括：

装置基板，具有非有源表面；

承载基板，设置于该非有源表面上；

第一绝缘层，设置于该承载基板上；

第一及第二环形接垫阵列，分别设置于该第一绝缘层上，且该第二环形接垫阵列位于该第一环形接垫阵列相对内侧；

多条走线，设置于第一绝缘层上，依序环绕排列于该第一绝缘层边缘且延伸至该承载基板及该装置基板的侧壁上；以及

多个下通道导电层，设置于该承载基板与该第一绝缘层之间；

其中该多条走线中至少一条走线延伸至该第一环形接垫阵列中对应的接垫，而至少一条走线经由其中下通道导电层而电性连接至该第二环形接垫阵列中对应的接垫。

2.如权利要求1所述的半导体装置，其特征在于，该半导体装置还包括：

第二绝缘层，设置于该第一绝缘层上且覆盖该多条走线，具有多个开口以局部露出该第一及第二环形接垫阵列；以及

多个焊球，对应设置于该第一及第二环形接垫阵列上并经由该多个开口而与对应的接垫电性连接。

3.如权利要求2所述的半导体装置，其特征在于，该第二绝缘层由绿漆所构成。

4.如权利要求1所述的半导体装置，其特征在于，该第一绝缘层由绿漆所构成。

5.如权利要求1所述的半导体装置，其特征在于，电性连接该走线与该接垫的该下通道导电层位于该第一环形接垫阵列中至少一接垫下方。

6.如权利要求1所述的半导体装置，其特征在于，电性连接该走线与该接垫的该下通道导电层位于该第一环形接垫阵列中两相邻的接垫之间。

7.如权利要求1所述的半导体装置，其特征在于，该第一绝缘层具有至少二个通孔，以供该走线与该下层通道导电层之间以及该接垫与该下层通道导电层之间的电性连接之用。

8.如权利要求7所述的半导体装置，其特征在于，该至少二个通孔的俯视轮廓为圆形、三角形、矩形、或多边形。

9.如权利要求1所述的半导体装置，其特征在于，该半导体装置还包括第三绝缘层，该第三绝缘层设置于该第一绝缘层与该承载基板之间，使该多个下层通道导电层夹设于该第一及该第三绝缘层之间。

10.如权利要求1所述的半导体装置，其特征在于，该半导体装置还包括第三绝缘层，该第三绝缘层设置于该装置基板侧壁与该多条走线之间。

Images