CN201311633Y - 基于fpga的浮点数值除法器实现的功能模块 - Google Patents

基于fpga的浮点数值除法器实现的功能模块 Download PDF

Info

Publication number
CN201311633Y
CN201311633Y CNU2008202190087U CN200820219008U CN201311633Y CN 201311633 Y CN201311633 Y CN 201311633Y CN U2008202190087 U CNU2008202190087 U CN U2008202190087U CN 200820219008 U CN200820219008 U CN 200820219008U CN 201311633 Y CN201311633 Y CN 201311633Y
Authority
CN
China
Prior art keywords
unit
numerical value
fpga
type
floating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNU2008202190087U
Other languages
English (en)
Inventor
荣亮
马惠春
车向中
景海林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRRC Dalian R&D Co Ltd
Original Assignee
CNR Dalian Electric Traction R& D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CNR Dalian Electric Traction R& D Center Co Ltd filed Critical CNR Dalian Electric Traction R& D Center Co Ltd
Priority to CNU2008202190087U priority Critical patent/CN201311633Y/zh
Application granted granted Critical
Publication of CN201311633Y publication Critical patent/CN201311633Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Complex Calculations (AREA)

Abstract

本实用新型公开了一种基于FPGA的浮点数值除法器实现的功能模块，主要包括数值类型转换单元，数值转换单元，乘法运算单元，数值逆转换单元和数值类型逆转换单元五个单元，其工作原理是对运算的数位进行重新定义，使其可以表示浮点数值，再对其进行数值转换，使其满足FPGA进行除法运算的条件，从而实现任意数值的除法运算。该功能模块解决了FPGA只能运行除数为2的指数幂的运算，不能运算任意数值除法的问题，并将FPGA定点运算扩展到浮点运算，加强了FPGA的运算功能。

Description

基于FPGA的浮点数值除法器实现的功能模块
技术领域
本实用新型涉及一种基于FPGA的除法器，尤其涉及基于FPGA的浮点数值除法器。
背景技术
FPGA，即现场可编程门阵列，其内部由大量的门阵列组成，可以进行各种复杂的数字信号运算处理，在应用方面其硬件结构具有无可比拟的优势，正处于革命性数字信号处理的前沿，发展迅猛。硬件结构，并行处理是FPGA在数字信号处理领域的绝对优势，但也正是其内部结构的硬件性，使其只能对定点数值进行运算，并且除法运算要求除数必须是2的指数幂的形式，否则将不能进行硬件综合，不能映射到实际物理器件。
发明内容
本实用新型针对FPGA存在只能对定点数值进行运算的问题，提出一种功能模块，使其能进行任意浮点数值的除法运算。这种基于FPGA的浮点数值除法器实现的功能模块，主要包括数值类型转换单元，数值转换单元，乘法运算单元，数值逆转换单元和数值类型逆转换单元五个单元，各单元的先后连接关系如下：将浮点型除数转换成定点型除数的数值类型转换单元，连接到数值转换单元，对除数进行进一步数值转换，定义一个数值变量N，使其与除数的乘积等于一个为2的指数幂的数值M，数值转换单元连接到乘法运算单元；
将浮点型被除数转换成定点型被除数的数值类型转换单元，也连接到乘法运算单元；所述的乘法运算单元将被除数和定义的数值变量N作乘积运算，得到乘积Mult，将除法运算转换为乘法运算，连接到数值逆转换单元；
数值逆转换单元将Mult缩小M倍，连接到数值类型转换单元；
数值类型转换单元将用定点数表示的浮点数根据定义的格式转换为浮点数。
本实用新型的有益效果是，克服了除数只能是2的指数幂这一局限，可以运算除数是任意数值的除法，并且进行的是浮点数值的运算，在很大程度上提高了FPGA的运算性能，增加了其应用的灵活性，提高了其运算精度。
附图说明
图1是本实用新型的原理图。
具体实施方式
在图1中，这种基于FPGA的浮点数值除法器实现的功能模块，利用无条件限制的乘法运算实现有条件限制的除法运算，主要通过数值类型转换单元，数值转换单元，乘法运算单元，数值逆转换单元和数值类型逆转换单元五个单元来实现EPGA浮点数值除法器的功能。各单元所实现的主要功能如下：
数值类型转换单元：将浮点类型数值进行类型转换，用定点类型数值对其表示。如定点类型为16位，可定义高8位为表示浮点类型的整数部分，低8位表示浮点类型的小数部分。这一定义可以根据系统的性能需求来灵活加以确定。
数值转换单元：对除数进行进一步数值转换，采用的策略是定义一个数值变量N，使其与除数的乘积等于一个为2的指数幂的数值M。
乘法运算单元：将被除数和定义的数值变量N作乘积运算，得到乘积Mult，这样就将除法运算转换为乘法运算。
数值逆转换单元：由数值转换单元和乘法运算单元的功能可知，被除数被扩大了N倍，要得到原来的除法运算的结果，需将Mult缩小M倍即可。M是一个2的指数幂的数值，符合FPGA的除法运算法则，可以实现。数值转换单元、乘法运算单元和数值逆转换单元是基于FPGA的除法器实现的核心单元。
数值类型逆转换单元：将用定点数表示的浮点数根据定义的格式转换为浮点数。
基于FPGA的浮点数值除法器按照如图1所示的流程进行运算，在应用中，可以遵循本实用新型所公开的原理进行设计，也可将其构建一个功能模块，封装成IP核，以备重利用。
由于大多数FPGA综合工具并不支持对浮点类型的数据进行综合处理，故本实用新型的浮点类型转换功能只适用于功能仿真环境。但定点数除法器的实现部分，如图1虚线所示部分，可以被FPGA综合工具所识别，可以在FPGA上得到充分使用。

Claims (1)

1、一种基于FPGA的浮点数值除法器实现的功能模块，主要包括数值类型转换单元，数值转换单元，乘法运算单元，数值逆转换单元和数值类型逆转换单元五个单元，各单元的先后连接关系如下：
将浮点型除数转换成定点型除数的数值类型转换单元，连接到数值转换单元，对除数进行进一步数值转换，定义一个数值变量N，使其与除数的乘积等于一个为2的指数幂的数值M，数值转换单元连接到乘法运算单元；
将浮点型被除数转换成定点型被除数的数值类型转换单元，也连接到乘法运算单元；
所述的乘法运算单元将被除数和定义的数值变量N作乘积运算，得到乘积Mult，将除法运算转换为乘法运算，连接到数值逆转换单元；
数值逆转换单元将Mult缩小M倍，连接到数值类型转换单元；
数值类型转换单元将用定点数表示的浮点数根据定义的格式转换为浮点数。
CNU2008202190087U 2008-11-07 2008-11-07 基于fpga的浮点数值除法器实现的功能模块 Expired - Fee Related CN201311633Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU2008202190087U CN201311633Y (zh) 2008-11-07 2008-11-07 基于fpga的浮点数值除法器实现的功能模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU2008202190087U CN201311633Y (zh) 2008-11-07 2008-11-07 基于fpga的浮点数值除法器实现的功能模块

Publications (1)

Publication Number Publication Date
CN201311633Y true CN201311633Y (zh) 2009-09-16

Family

ID=41108890

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2008202190087U Expired - Fee Related CN201311633Y (zh) 2008-11-07 2008-11-07 基于fpga的浮点数值除法器实现的功能模块

Country Status (1)

Country Link
CN (1) CN201311633Y (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101907985A (zh) * 2010-08-06 2010-12-08 上海交通大学 信息定点化处理装置及其处理方法
CN103645877A (zh) * 2013-12-13 2014-03-19 广西科技大学 多浮点操作数除运算控制器
CN104166535A (zh) * 2013-07-19 2014-11-26 郑州宇通客车股份有限公司 定点处理器及其防溢方法
CN105224284A (zh) * 2015-09-29 2016-01-06 北京奇艺世纪科技有限公司 一种浮点数处理方法及装置
CN105224283A (zh) * 2015-09-29 2016-01-06 北京奇艺世纪科技有限公司 一种浮点数处理方法及装置
CN109308520A (zh) * 2018-09-26 2019-02-05 阿里巴巴集团控股有限公司 实现softmax函数计算的FPGA电路及方法
CN109960673A (zh) * 2017-12-14 2019-07-02 北京中科寒武纪科技有限公司 集成电路芯片装置及相关产品
CN111123818A (zh) * 2019-11-05 2020-05-08 珠海格力电器股份有限公司 一种plc浮点数和定点数相互转换控制系统及方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101907985B (zh) * 2010-08-06 2013-03-20 上海交通大学 信息定点化处理装置及其处理方法
CN101907985A (zh) * 2010-08-06 2010-12-08 上海交通大学 信息定点化处理装置及其处理方法
CN104166535A (zh) * 2013-07-19 2014-11-26 郑州宇通客车股份有限公司 定点处理器及其防溢方法
CN103645877B (zh) * 2013-12-13 2017-01-11 广西科技大学 多浮点操作数除运算控制器
CN103645877A (zh) * 2013-12-13 2014-03-19 广西科技大学 多浮点操作数除运算控制器
CN105224284A (zh) * 2015-09-29 2016-01-06 北京奇艺世纪科技有限公司 一种浮点数处理方法及装置
CN105224283A (zh) * 2015-09-29 2016-01-06 北京奇艺世纪科技有限公司 一种浮点数处理方法及装置
CN105224283B (zh) * 2015-09-29 2017-12-08 北京奇艺世纪科技有限公司 一种浮点数处理方法及装置
CN105224284B (zh) * 2015-09-29 2017-12-08 北京奇艺世纪科技有限公司 一种浮点数处理方法及装置
CN109960673A (zh) * 2017-12-14 2019-07-02 北京中科寒武纪科技有限公司 集成电路芯片装置及相关产品
CN109308520A (zh) * 2018-09-26 2019-02-05 阿里巴巴集团控股有限公司 实现softmax函数计算的FPGA电路及方法
CN109308520B (zh) * 2018-09-26 2022-05-13 创新先进技术有限公司 实现softmax函数计算的FPGA电路及方法
CN111123818A (zh) * 2019-11-05 2020-05-08 珠海格力电器股份有限公司 一种plc浮点数和定点数相互转换控制系统及方法
CN111123818B (zh) * 2019-11-05 2020-12-25 珠海格力电器股份有限公司 一种plc浮点数和定点数相互转换控制系统及方法

Similar Documents

Publication Publication Date Title
CN201311633Y (zh) 基于fpga的浮点数值除法器实现的功能模块
CN102681815B (zh) 用加法器树状结构的有符号乘累加算法的方法
CN101685385A (zh) 一种复数乘法器
CN103135960A (zh) 一种基于fpga的集成浮点运算器的设计方法
CN102184086B (zh) 一种Booth编码器及乘法器
CN104408237A (zh) 一种获取电机瞬态温度场的方法与装置
CN109144473A (zh) 一种基于冗余odds数的十进制3:2压缩器结构
Malík High throughput floating point exponential function implemented in FPGA
CN105553466A (zh) 基于cpld的光电码盘正交脉冲任意小数分频方法
CN103955585B (zh) 一种适用于低功耗容错电路的fir滤波器结构
CN103176948A (zh) 一种低成本的单精度初等函数运算加速器
CN103365826B (zh) 一种小面积的基-3fft蝶形单元
CN102789446A (zh) 基于cordic算法的dds信号杂散抑制方法及系统
CN104102471A (zh) 一种应用fpga定点化技术实现指数cordic算法收敛域扩张的方法
CN104281433B (zh) 用于计算基于数据的函数模型的模型计算单元和控制器
CN102929575B (zh) 一种模(2n+3)乘法器
CN103699729B (zh) 模乘法器
CN100426219C (zh) 一种集成电路中的数据运算方法及装置
Lee et al. Optimized custom precision function evaluation for embedded processors
Gollamudi et al. Design Of High Performance IEEE-754 Single Precision (32 bit) Floating Point Adder Using VHDL
CN102446086A (zh) 一种可参量化专用指令集处理器设计平台
CN105468330A (zh) 一种基于条件进位选择原理的16位加法器
CN102508633B (zh) 除法器逻辑电路及实现除法器逻辑电路的方法
CN103577638B (zh) 一种模乘法器
Bharadwaj et al. Design of High Speed Multiplier using Vedic Mathematics

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

Termination date: 20111107