CN111123818A - 一种plc浮点数和定点数相互转换控制系统及方法 - Google Patents
一种plc浮点数和定点数相互转换控制系统及方法 Download PDFInfo
- Publication number
- CN111123818A CN111123818A CN201911072286.3A CN201911072286A CN111123818A CN 111123818 A CN111123818 A CN 111123818A CN 201911072286 A CN201911072286 A CN 201911072286A CN 111123818 A CN111123818 A CN 111123818A
- Authority
- CN
- China
- Prior art keywords
- point number
- module
- floating point
- fixed point
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000009825 accumulation Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 4
- 230000003068 static effect Effects 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000003491 array Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1103—Special, intelligent I-O processor, also plc can only access via processor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Advance Control (AREA)
Abstract
本发明属于PLC控制技术领域，公开了一种PLC浮点数和定点数相互转换控制系统及方法，中央控制器端口，用于通过数据总线、地址总线、控制总线控制外部存储控制器和浮点数算数运算模块；外部存储控制器，用于将操作数通过内部数据通道线传输出给寄存器堆模块、数据分配模块、队列模块、累加器模块和浮点运算模块；浮点数算数运算模块，用于进行单精度浮点数的运算。本发明提高浮点数和定点数相互转换的效率，具有较高转换精度；采用ARM‑FPGA架构的小型PLC，以ARM为控制中心，运用FPGA高速的并行运算性能，将浮点、定点数相互转换的控制逻辑单元植入到FPGA处理器中，克服单一模块的缺点，具有较高的转换精度和效率。
Description
技术领域
本发明属于PLC控制技术领域，尤其涉及一种PLC浮点数和定点数相互转换控制系统及方法。
背景技术
目前，最接近的现有技术：PLC用于工业控制系统时，需要进行大量复杂的数据处理和控制算法的运算，可以应用定点数运算，也可以应用浮点数运算，浮点运算比定点运算具有高的有效精度，计数范围宽等特点，现在微处理器指令执行的速度已大大提高，对于复杂控制、控制精度及动态范围都要求比较高的控制模块，大多都采用浮点数运算。
在一般的实际控制模块中，尤其在模拟量和数字量需要相互转换的时候，中间数据往往需要进行浮点、定点数相互转换的处理，这样为了便于采集和观测数据的实时变化，而单一模块的浮点、定点运算单元满足不了复杂控制需求，需要专门的控制方法进行高效率、高精度的数据处理。
综上所述，现有技术存在的问题是：
(1)现有的PLC浮点、定点单一模块存在局限性，满足不了复杂控制需求。
(2)现有工业控制领域浮点、定点数转换精度低。
发明内容
针对现有技术存在的问题，本发明提供了一种PLC浮点数和定点数相互转换控制系统及方法。
本发明是这样实现的，一种PLC浮点数和定点数相互转换控制系统，所述PLC浮点数和定点数相互转换控制系统包括：
中央控制器端口，用于通过数据总线、地址总线、控制总线控制外部存储控制器和浮点数算数运算模块；
外部存储控制器，用于将操作数通过内部数据通道线传输出给寄存器堆模块、数据分配模块、队列模块、累加器模块和浮点运算模块；
浮点数算数运算模块，用于进行单精度浮点数的运算。
进一步，所述浮点数算数运算模块包括：
调配控制模块，用于根据时序把浮点数和定点数转换指令和浮点操作数调配到数据分配模块中；根据控制要求将浮点数转定点数模块转换得到的定点数传输给定点数转浮点数模块，提供定点数来源，确保转换模块操作数来源多样化；
结果标志寄存模块，用于将调配控制模块的结果寄存；
数据分配模块，有来自寄存器堆寻址到的浮点操作数，又有来自调配控制模块发送的指令和浮点操作数，调配浮点操作数到定点转浮点模块和浮点转定点模块，实现浮点数和定点数的相互转换；
累加寄存器，用于存储数据分配模块分配过来的第一个浮点运算操作数；
队列模块，接收并暂存数据分配模块分配过来的第二个浮点操作数至最后一个浮点操作数；
浮点运算模块，进行算术运算并为浮点数转定点数模块提供浮点操作数来源。
本发明的另一目的在于提供一种运行所述的PLC浮点数和定点数相互转换控制系统的PLC浮点数和定点数相互转换控制方法，所述PLC浮点数和定点数相互转换控制方法包括：
第一步，中央控制器发送指令字通过系统数据总线选中多操作数单精度浮点数算术运算模块后，按照操作符的顺序组织操作数进行运算，每次运算的中间结果存储在累加寄存器中可以作为下一次运算的浮点操作数参与运算；
第二步，配控制模块通过内部总线查询到运算结束将结果标志信号传输给结果标志寄存器；
第三步，标志信号通过系统总线通知中央控制器，运算的最终结果可以根据中央控制器的需要读走，同时为浮点转定点模块提供浮点操作数；
第四步，通过定点数转浮点数转换成浮点数传输到系统总线上。
进一步，所述PLC浮点数和定点数相互转换控制方法还包括：调配控制模块通过内部控制总线发送指令字查询浮点数转换定点数的转换状态，转换完成后的定点数根据中央控制器需求由系统总线发送读信号读走，同时转换后的结果为定点数转浮点数模块提供定点数来源；
调配控制模块将指令字和数据识别分配给浮点运算模块进行单精度浮点数的运算，通过浮点转定点模块将单精度浮点数转换成定点数，转换的定点数再通过定点数转浮点数模块转换成浮点数，整个过程中由调配控制模块通过内部控制总线发送指令字，查询定点数转换浮点数的转换状态，转换完成后的浮点数，根据中央控制器需求由系统总线发送读信号读走。
进一步，所述PLC浮点数和定点数相互转换控制方法还包括：首先PC上位机模块录入浮点数和定点数转换指令的梯形图源程序或者指令表，将其转换成多操作数的二进制指令编码，通过串行总线USB转控制器局域网络CAN装置下载到ARM中，实现PLC源程序的下载并进行静态编译和动态编译，生成FPGA能识别的ARM_FPGA二进制编码，同时ARM通过IO端口向FPGA的双口RAM写入浮点数和定点数转换指令，FPGA中央控制器通过双口RAM，读取到指令和操作数。
进一步，一部分转换指令和操作数由中央控制器模块经系统总线传输到调配控制模块，由调配控制模块根据时序把浮点数和定点数转换指令和浮点操作数调配到数据分配模块中，数据分配模块中既有来自寄存器堆寻址到的浮点操作数，又有来自调配控制模块发送的指令和浮点操作数，调配浮点操作数到定点转浮点模块和浮点转定点模块，实现浮点数和定点数的相互转换，其次累加寄存器用于存储数据分配模块分配过来的第一个浮点运算操作数，队列模块接收并暂存数据分配模块分配过来的第二个浮点操作数至最后一个浮点操作数，浮点运算模块进行算术运算并为浮点数转定点数模块提供浮点操作数来源，调配控制模块根据控制要求将浮点数转定点数模块转换得到的定点数传输给定点数转浮点数模块。
进一步，一部分指令和操作数由中央控制器模块经系统总线传输到外部存储控制器模块，外部存储控制器模块只将操作数通过内部数据通道线传输出给寄存器堆模块、数据分配模块、队列模块、累加器模块和浮点运算模块。
进一步，ARM和FPGA之间通信由FSMC总线，指令传输到FPGA中执行的过程中，中央控制器模块、多操作数单精度浮点数算术运算模块、外部存储控制器模块并行执行。
本发明的另一目的在于提供一种实现所述PLC浮点数和定点数相互转换控制方法的信息数据处理终端。
本发明的另一目的在于提供一种计算机可读存储介质，包括指令，当其在计算机上运行时，使得计算机执行所述的PLC浮点数和定点数相互转换控制方法。
综上所述，本发明的优点及积极效果为：本发明充分应用FPGA并行执行的功能，FPGA执行浮点、定点数相互转换的过程不影响用户程序的执行，只是操作数的来源准备和转换结果将占用执行时间，浮点数的来源有系统数据总线、寄存器堆、累加寄存器和外部存储器四种通道方式。本发明中央控制器发送指令字通过系统数据总线选中多操作数单精度浮点数算术运算模块后，按照操作符的顺序组织操作数进行运算，每次运算的中间结果存储在累加寄存器中可以作为下一次运算的浮点操作数参与运算，调配控制模块通过内部总线查询到运算结束将结果标志信号传输给结果标志寄存器，最后标志信号通过系统总线通知中央控制器，运算的最终结果可以根据中央控制器的需要读走，同时为浮点转定点模块提供浮点操作数，最后通过定点数转浮点数转换成浮点数传输到系统总线上，提高了数据的处理速度和效率。
本发明通过模块化建模思想和verilog编写程序，在FPGA处理器上面实现32位浮点、定点转换，可以解决浮点、定点单一模块局限性和复杂控制领域数据精度不高的问题。本发明可以提高浮点数和定点数相互转换的效率，具有较高转换精度。本发明采用ARM-FPGA架构的小型PLC，以ARM为控制中心，运用FPGA高速的并行运算性能，将浮点、定点数相互转换的控制逻辑单元植入到FPGA处理器中，可以克服单一模块的缺点，具有较高的转换精度和转换效率。
附图说明
图1是本发明实施例提供的PLC浮点数和定点数相互转换控制系统的结构示意图；
图中：1、中央控制器端口；2、外部存储控制器；3、浮点数算数运算模块。
图2是本发明实施例提供的PLC浮点数和定点数相互转换控制方法的流程图。
图3是本发明实施例提供的PLC的浮点数和定点数相互转换控制图。
图4是本发明实施例提供的浮点数和定点数转换结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
针对现有技术存在的问题，本发明提供了一种PLC浮点数和定点数相互转换控制系统及方法，下面结合附图对本发明作详细的描述。
如图1所示，本发明实施例提供的PLC浮点数和定点数相互转换控制系统包括：中央控制器端口1、外部存储控制器2、浮点数算数运算模块3。
中央控制器端口1，用于通过数据总线、地址总线、控制总线控制外部存储控制器2和浮点数算数运算模块3。
外部存储控制器2，用于将操作数通过内部数据通道线传输出给寄存器堆模块、数据分配模块、队列模块、累加器模块和浮点运算模块。
浮点数算数运算模块3，用于进行单精度浮点数的运算。
浮点数算数运算模块3包括：调配控制模块、结果标志寄存模块、浮点运算模块、累加器、队列模块、数据分配模块。
调配控制模块，用于根据时序把浮点数和定点数转换指令和浮点操作数调配到数据分配模块中；根据控制要求将浮点数转定点数模块转换得到的定点数传输给定点数转浮点数模块，因此提供定点数来源，确保转换模块操作数来源多样化。
结果标志寄存模块，用于将调配控制模块的结果寄存。
数据分配模块，有来自寄存器堆寻址到的浮点操作数，又有来自调配控制模块发送的指令和浮点操作数，调配浮点操作数到定点转浮点模块和浮点转定点模块，实现浮点数和定点数的相互转换。
累加寄存器，用于存储数据分配模块分配过来的第一个浮点运算操作数。
队列模块，接收并暂存数据分配模块分配过来的第二个浮点操作数至最后一个浮点操作数。
浮点运算模块，进行算术运算并为浮点数转定点数模块提供浮点操作数来源。
如图2所示，本发明实施例提供的PLC浮点数和定点数相互转换控制方法包括以下步骤：
S201：中央控制器发送指令字通过系统数据总线选中多操作数单精度浮点数算术运算模块后，按照操作符的顺序组织操作数进行运算，每次运算的中间结果存储在累加寄存器中可以作为下一次运算的浮点操作数参与运算；
S202：调配控制模块通过内部总线查询到运算结束将结果标志信号传输给结果标志寄存器；
S203：标志信号通过系统总线通知中央控制器，运算的最终结果可以根据中央控制器的需要读走，同时为浮点转定点模块提供浮点操作数；
S204：通过定点数转浮点数转换成浮点数传输到系统总线上，提高了数据的处理速度和效率。
下面结合附图对本发明的技术方案作进一步的描述。
如图3和图4所示，运算具体实现方法如下：
首先在个人计算机上运行的PLC编程软件录入浮点、定点数相互转换的梯形图源程序或者指令表，将PLC的梯形图源程序或者指令表转换成多个操作数的二进制指令字编码，通过串行总线(USB)转控制器局域网络(CAN)装置下载到ARM中，实现PLC源程序的下载。ARM作为PLC主机的CPU，主要执行多个操作数的指令字编码程序的静态编译、动态编译和FPGA配置工作，生成FPGA能识别的ARM_FPGA二进制编码，同时ARM通过IO端口向FPGA的双口RAM写入浮点、定点数转换指令和数据，FPGA中央控制器通过双口RAM,读取到指令字和操作数，进行转换处理，同时对返回的转换结果再写入双口RAM供ARM模块读取，其中ARM与FPGA之间通过ARM的FSMC总线实现数据通信。
本发明为了确保实现32位浮点、定点数转换能够在ARM-FPGA架构的小型PLC中得到正确的执行，需要有浮点、定点数转换的指令集，该指令集需要满足转换所需要的信息。
调配控制模块通过内部控制总线发送指令字查询浮点数转换定点数的转换状态，转换完成后的定点数根据中央控制器需求由系统总线发送读信号读走，同时转换后的结果为定点数转浮点数模块提供定点数来源。
调配控制模块将指令字和数据识别分配给浮点运算模块进行单精度浮点数的运算，通过浮点转定点模块将单精度浮点数转换成定点数，转换的定点数再通过定点数转浮点数模块转换成浮点数，整个过程中由调配控制模块通过内部控制总线发送指令字，查询定点数转换浮点数的转换状态，转换完成后的浮点数，根据中央控制器需求由系统总线发送读信号读走。
如图4所示，本发明详细的工作原理如下，首先PC上位机模块录入浮点数和定点数转换指令的梯形图源程序或者指令表，将其转换成多操作数的二进制指令编码，通过串行总线(USB)转控制器局域网络(CAN)装置下载到ARM中，实现PLC源程序的下载并进行静态编译和动态编译，生成FPGA能识别的ARM_FPGA二进制编码，同时ARM通过IO端口向FPGA的双口RAM写入浮点数和定点数转换指令，FPGA中央控制器通过双口RAM,读取到指令和操作数。
一部分转换指令和操作数由中央控制器模块经系统总线传输到调配控制模块，由调配控制模块根据时序把浮点数和定点数转换指令和浮点操作数调配到数据分配模块中，数据分配模块中既有来自寄存器堆寻址到的浮点操作数，又有来自调配控制模块发送的指令和浮点操作数，可以调配浮点操作数到定点转浮点模块和浮点转定点模块，实现浮点数和定点数的相互转换，其次累加寄存器用于存储数据分配模块分配过来的第一个浮点运算操作数，队列模块接收并暂存数据分配模块分配过来的第二个浮点操作数至最后一个浮点操作数，浮点运算模块进行算术运算并为浮点数转定点数模块提供浮点操作数来源，调配控制模块根据控制要求将浮点数转定点数模块转换得到的定点数传输给定点数转浮点数模块，因此提供定点数来源，确保转换模块操作数来源多样化。
同时也有一部分指令和操作数由中央控制器模块经系统总线传输到外部存储控制器模块，外部存储控制器模块只将操作数通过内部数据通道线传输出给寄存器堆模块、数据分配模块、队列模块、累加器模块和浮点运算模块，这样确保了浮点操作数来源多样化，避免单一来源的不足。
ARM和FPGA之间通信由FSMC总线，指令传输到FPGA中执行的过程中，中央控制器模块、多操作数单精度浮点数算术运算模块、外部存储控制器模块并行执行，互不影响，转换效率高，浮点数和定点数转换精度也高。
应当注意，本发明的实施方式可以通过硬件、软件或者软件和硬件的结合来实现。硬件部分可以利用专用逻辑来实现；软件部分可以存储在存储器中，由适当的指令执行系统，例如微处理器或者专用设计硬件来执行。本领域的普通技术人员可以理解上述的设备和方法可以使用计算机可执行指令和/或包含在处理器控制代码中来实现，例如在诸如磁盘、CD或DVD-ROM的载体介质、诸如只读存储器(固件)的可编程的存储器或者诸如光学或电子信号载体的数据载体上提供了这样的代码。本发明的设备及其模块可以由诸如超大规模集成电路或门阵列、诸如逻辑芯片、晶体管等的半导体、或者诸如现场可编程门阵列、可编程逻辑设备等的可编程硬件设备的硬件电路实现，也可以用由各种类型的处理器执行的软件实现，也可以由上述硬件电路和软件的结合例如固件来实现。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种PLC浮点数和定点数相互转换控制系统，其特征在于，所述PLC浮点数和定点数相互转换控制系统包括：
中央控制器端口，用于通过数据总线、地址总线、控制总线控制外部存储控制器和浮点数算数运算模块；
外部存储控制器，用于将操作数通过内部数据通道线传输出给寄存器堆模块、数据分配模块、队列模块、累加器模块和浮点运算模块；
浮点数算数运算模块，用于进行单精度浮点数的运算。
2.如权利要求1所述的PLC浮点数和定点数相互转换控制系统，其特征在于，所述浮点数算数运算模块包括：
调配控制模块，用于根据时序把浮点数和定点数转换指令和浮点操作数调配到数据分配模块中；根据控制要求将浮点数转定点数模块转换得到的定点数传输给定点数转浮点数模块，提供定点数来源，确保转换模块操作数来源多样化；
结果标志寄存模块，用于将调配控制模块的结果寄存；
数据分配模块，有来自寄存器堆寻址到的浮点操作数，又有来自调配控制模块发送的指令和浮点操作数，调配浮点操作数到定点转浮点模块和浮点转定点模块，实现浮点数和定点数的相互转换；
累加寄存器，用于存储数据分配模块分配过来的第一个浮点运算操作数；
队列模块，接收并暂存数据分配模块分配过来的第二个浮点操作数至最后一个浮点操作数；
浮点运算模块，进行算术运算并为浮点数转定点数模块提供浮点操作数来源。
3.一种运行权利要求1所述的PLC浮点数和定点数相互转换控制系统的PLC浮点数和定点数相互转换控制方法，其特征在于，所述PLC浮点数和定点数相互转换控制方法包括：
第一步，中央控制器发送指令字通过系统数据总线选中多操作数单精度浮点数算术运算模块后，按照操作符的顺序组织操作数进行运算，每次运算的中间结果存储在累加寄存器中可以作为下一次运算的浮点操作数参与运算；
第二步，配控制模块通过内部总线查询到运算结束将结果标志信号传输给结果标志寄存器；
第三步，标志信号通过系统总线通知中央控制器，运算的最终结果可以根据中央控制器的需要读走，同时为浮点转定点模块提供浮点操作数；
第四步，通过定点数转浮点数转换成浮点数传输到系统总线上。
4.如权利要求3所述的PLC浮点数和定点数相互转换控制方法，其特征在于，所述PLC浮点数和定点数相互转换控制方法还包括：调配控制模块通过内部控制总线发送指令字查询浮点数转换定点数的转换状态，转换完成后的定点数根据中央控制器需求由系统总线发送读信号读走，同时转换后的结果为定点数转浮点数模块提供定点数来源；
调配控制模块将指令字和数据识别分配给浮点运算模块进行单精度浮点数的运算，通过浮点转定点模块将单精度浮点数转换成定点数，转换的定点数再通过定点数转浮点数模块转换成浮点数，整个过程中由调配控制模块通过内部控制总线发送指令字，查询定点数转换浮点数的转换状态，转换完成后的浮点数，根据中央控制器需求由系统总线发送读信号读走。
5.如权利要求3所述的PLC浮点数和定点数相互转换控制方法，其特征在于，所述PLC浮点数和定点数相互转换控制方法还包括：首先PC上位机模块录入浮点数和定点数转换指令的梯形图源程序或者指令表，将其转换成多操作数的二进制指令编码，通过串行总线USB转控制器局域网络CAN装置下载到ARM中，实现PLC源程序的下载并进行静态编译和动态编译，生成FPGA能识别的ARM_FPGA二进制编码，同时ARM通过IO端口向FPGA的双口RAM写入浮点数和定点数转换指令，FPGA中央控制器通过双口RAM，读取到指令和操作数。
6.如权利要求5所述的PLC浮点数和定点数相互转换控制方法，其特征在于，一部分转换指令和操作数由中央控制器模块经系统总线传输到调配控制模块，由调配控制模块根据时序把浮点数和定点数转换指令和浮点操作数调配到数据分配模块中，数据分配模块中既有来自寄存器堆寻址到的浮点操作数，又有来自调配控制模块发送的指令和浮点操作数，调配浮点操作数到定点转浮点模块和浮点转定点模块，实现浮点数和定点数的相互转换，其次累加寄存器用于存储数据分配模块分配过来的第一个浮点运算操作数，队列模块接收并暂存数据分配模块分配过来的第二个浮点操作数至最后一个浮点操作数，浮点运算模块进行算术运算并为浮点数转定点数模块提供浮点操作数来源，调配控制模块根据控制要求将浮点数转定点数模块转换得到的定点数传输给定点数转浮点数模块。
7.如权利要求5所述的PLC浮点数和定点数相互转换控制方法，其特征在于，一部分指令和操作数由中央控制器模块经系统总线传输到外部存储控制器模块，外部存储控制器模块只将操作数通过内部数据通道线传输出给寄存器堆模块、数据分配模块、队列模块、累加器模块和浮点运算模块。
8.如权利要求3所述的PLC浮点数和定点数相互转换控制方法，其特征在于，ARM和FPGA之间通信由FSMC总线，指令传输到FPGA中执行的过程中，中央控制器模块、多操作数单精度浮点数算术运算模块、外部存储控制器模块并行执行。
9.一种信息数据处理终端，其特征在于：用于实现权利要求3～8任意一项所述PLC浮点数和定点数相互转换控制方法。
10.一种计算机可读存储介质，包括指令，其特征在于：当其在计算机上运行时，使得计算机执行如权利要求3-8任意一项所述的PLC浮点数和定点数相互转换控制方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911072286.3A CN111123818B (zh) | 2019-11-05 | 2019-11-05 | 一种plc浮点数和定点数相互转换控制系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911072286.3A CN111123818B (zh) | 2019-11-05 | 2019-11-05 | 一种plc浮点数和定点数相互转换控制系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111123818A true CN111123818A (zh) | 2020-05-08 |
| CN111123818B CN111123818B (zh) | 2020-12-25 |
Family
ID=70495540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911072286.3A Expired - Fee Related CN111123818B (zh) | 2019-11-05 | 2019-11-05 | 一种plc浮点数和定点数相互转换控制系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111123818B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113504893A (zh) * | 2021-07-23 | 2021-10-15 | 河南亿秒电子科技有限公司 | 一种智能芯片架构和高效处理数据的方法 |
| CN113778373A (zh) * | 2021-09-16 | 2021-12-10 | 卡斯柯信号有限公司 | 一种安全浮点运算方法和系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201311633Y (zh) * | 2008-11-07 | 2009-09-16 | 中国北车股份有限公司大连电力牵引研发中心 | 基于fpga的浮点数值除法器实现的功能模块 |
| CN102981798A (zh) * | 2012-12-17 | 2013-03-20 | 中国科学院半导体研究所 | 基于fpga的浮点独立源分析算法的电路结构 |
| CN203689500U (zh) * | 2013-12-13 | 2014-07-02 | 广西科技大学 | 多浮点操作数除运算控制器 |
| CN105468331A (zh) * | 2014-09-26 | 2016-04-06 | Arm有限公司 | 独立的浮点转换单元 |
| CN110276447A (zh) * | 2018-03-14 | 2019-09-24 | 上海寒武纪信息科技有限公司 | 一种计算装置及方法 |
-
2019
- 2019-11-05 CN CN201911072286.3A patent/CN111123818B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201311633Y (zh) * | 2008-11-07 | 2009-09-16 | 中国北车股份有限公司大连电力牵引研发中心 | 基于fpga的浮点数值除法器实现的功能模块 |
| CN102981798A (zh) * | 2012-12-17 | 2013-03-20 | 中国科学院半导体研究所 | 基于fpga的浮点独立源分析算法的电路结构 |
| CN203689500U (zh) * | 2013-12-13 | 2014-07-02 | 广西科技大学 | 多浮点操作数除运算控制器 |
| CN105468331A (zh) * | 2014-09-26 | 2016-04-06 | Arm有限公司 | 独立的浮点转换单元 |
| CN110276447A (zh) * | 2018-03-14 | 2019-09-24 | 上海寒武纪信息科技有限公司 | 一种计算装置及方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113504893A (zh) * | 2021-07-23 | 2021-10-15 | 河南亿秒电子科技有限公司 | 一种智能芯片架构和高效处理数据的方法 |
| CN113504893B (zh) * | 2021-07-23 | 2022-08-26 | 河南亿秒电子科技有限公司 | 一种智能芯片架构和高效处理数据的方法 |
| CN113778373A (zh) * | 2021-09-16 | 2021-12-10 | 卡斯柯信号有限公司 | 一种安全浮点运算方法和系统 |
| CN113778373B (zh) * | 2021-09-16 | 2023-10-31 | 卡斯柯信号有限公司 | 一种安全浮点运算方法和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111123818B (zh) | 2020-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102959504B (zh) | 促进异构平台中共享指针的方法和装置 | |
| RU2450339C2 (ru) | Мультипроцессорная архитектура, оптимизированная для потоков | |
| US7386646B2 (en) | System and method for interrupt distribution in a multithread processor | |
| KR970008527B1 (ko) | 고급 인스트럭션 처리 장치 및 방법 | |
| CN111123818B (zh) | 一种plc浮点数和定点数相互转换控制系统及方法 | |
| CN107832078B (zh) | 基于dsp的fpga程序在线更新电路 | |
| CN105930186B (zh) | 多cpu的软件加载方法及基于多cpu的软件加载装置 | |
| CN101533387A (zh) | 基于fpga的边角块稀疏矩阵并行lu分解器 | |
| US10229044B2 (en) | Conditional stack frame allocation | |
| CN110704364A (zh) | 基于现场可编程门阵列的自动化动态重构方法及系统 | |
| Vadivel et al. | TDO-CIM: transparent detection and offloading for computation in-memory | |
| US10275392B2 (en) | Data processing device | |
| Van Lunteren et al. | Coherently attached programmable near-memory acceleration platform and its application to stencil processing | |
| US9606802B2 (en) | Processor system with predicate register, computer system, method for managing predicates and computer program product | |
| WO2016024508A1 (ja) | マルチプロセッサ装置 | |
| CN111078190B (zh) | 一种小型plc的单精度浮点数算术运算控制系统及方法 | |
| CN102542525A (zh) | 一种信息处理设备以及信息处理方法 | |
| US11593547B1 (en) | Prediction and optimization of multi-kernel circuit design performance using a programmable overlay | |
| CN100492299C (zh) | 一种嵌入式软件开发的方法及系统 | |
| CN102043755B (zh) | 可重组态处理装置及其系统 | |
| JP2008198148A (ja) | プログラマブルコントローラ | |
| KR100639146B1 (ko) | 카테시안 제어기를 갖는 데이터 처리 시스템 | |
| EP0369920A2 (en) | Interleaving circular buffers | |
| GB2039395A (en) | Processor controlled interface system | |
| CN115794671B (zh) | 一种兼容向量数据的访存系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201225 |