CN111078190B - 一种小型plc的单精度浮点数算术运算控制系统及方法 - Google Patents

一种小型plc的单精度浮点数算术运算控制系统及方法 Download PDF

Info

Publication number
CN111078190B
CN111078190B CN201911103428.8A CN201911103428A CN111078190B CN 111078190 B CN111078190 B CN 111078190B CN 201911103428 A CN201911103428 A CN 201911103428A CN 111078190 B CN111078190 B CN 111078190B
Authority
CN
China
Prior art keywords
module
floating point
operand
arithmetic operation
precision floating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201911103428.8A
Other languages
English (en)
Other versions
CN111078190A (zh
Inventor
谢四雄
鲍依婷
孙磊
郑景乐
杨旭辉
胡聪
魏泽栋
段明明
宋爱
潘高强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201911103428.8A priority Critical patent/CN111078190B/zh
Publication of CN111078190A publication Critical patent/CN111078190A/zh
Application granted granted Critical
Publication of CN111078190B publication Critical patent/CN111078190B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G06F7/575—Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Advance Control (AREA)

Abstract

本发明属于PLC控制技术领域，公开了一种小型PLC的单精度浮点数算术运算控制系统及方法，ARM主控器完成FPGA控制模块数据配置后，由ARM主控制器将单精度浮点数的运算指令发送到双口RAM中，再由中央控制器发送位指令到寻址存储控制模块完成浮点操作数的寻址、存储，单精度浮点数算术运算模块将寻址、存储的浮点操作数进行算术运算，FPGA控制模块的中央控制器从双口RAM中读取单精度运算指令。本发明采用ARM+FPGA，以ARM为控制中心，充分利用ARM和FPGA两者协同工作的优势，运用FPGA高速的并行运算性能实现单精度浮点数算术运算，计算机从PLC编辑模块的人机界面录入的指令按照操作码+操作数。

Description

一种小型PLC的单精度浮点数算术运算控制系统及方法
技术领域
本发明属于PLC控制技术领域，尤其涉及一种小型PLC的单精度浮点数算术运算控制系统及方法。
背景技术
目前，最接近的现有技术：PLC是专为在工业环境下应用而设计的一种数字运算操作电子模块，主要由中央处理单元、存储器、输入/输出单元以及编程器、电源等组成，小型PLC以微处理器为核心，硬件和软件共同实现其功能，I/0总点数在256点以内，常见小型的PLC有S7-200(西门子公司)、FX2N(三菱公司)、OMRON的C60P、PLC-5(A-B公司)等，部分厂家小型PLC只有定点运算功能但是不具备浮点运算，在一些要求较高的场合下使用浮点数运算，可以实现整数不具备的函数运算，从而达到控制精度的要求，更好地提高产品合格率。
当前多数采用DSP芯片和单片机实现浮点运算，能简化算法，提高精度，当模块对速度要求较高和浮点运算结构复杂时，就会增加模块运行负担，降低处理速度，需要采用专门浮点运算处理器实现浮点运算。
综上所述，现有技术存在的问题是：
(1)现有单精度浮点数计算精度低。
(2)现有单精度浮点数的处理器灵活性不足、负担过重。
发明内容
针对现有技术存在的问题，本发明提供了一种小型PLC的单精度浮点数算术运算控制系统及方法。
本发明是这样实现的，一种小型PLC的单精度浮点数算术运算控制方法，所述小型PLC的单精度浮点数算术运算控制方法以ARM主控制器为控制中心，运用FPGA控制模块的并行运算性能实现单精度浮点数的算术运算，PLC主机的ARM主控器完成FPGA控制模块数据配置后，由ARM主控制器将单精度浮点数的运算指令发送到双口RAM中，再由中央控制器发送位指令到寻址存储控制模块完成浮点操作数的寻址、存储，单精度浮点数算术运算模块将寻址、存储的浮点操作数进行算术运算，FPGA控制模块的中央控制器从双口RAM中读取单精度运算指令。
进一步，所述小型PLC的单精度浮点数算术运算控制方法还包括浮点数算术运算模块、中央控制器和外部存储控制器模块通过系统总线相连接，中央控制器对算术运算系统和外部存储器模块读写时序一致时，中央控制器向多操作数单精度浮点数算术运算模块通过系统数据总线发送指令和数据，算术运算模块运算的最终结果可以根据中央控制器需要读走，同样外部存储控制器也通过系统数据总线传输中央控制器发送的指令和数据并且根据需要读走运算结果，从而实现单精度浮点数算术运算模块、中央控制器和外部存储控制器指令的传输和数据交换。
进一步，所述小型PLC的单精度浮点数算术运算控制方法具体包括以下步骤：
第一步，PC上位机录入单精度浮点数算术运算的梯形图源程序或者指令表，将其转换成多操作数的二进制指令编码，通过串行总线USB转控制器局域网络CAN装置下载到ARM主控制器中，实现PLC源程序的下载并进行静态编译和动态编译，生成FPGA能识别的ARM_FPGA二进制编码；
第二步，ARM主控制器通过IO端口向FPGA控制模块的双口RAM写入单精度浮点数算术运算指令和运算数据，FPGA控制模块的中央控制器通过双口RAM读取到指令和操作数，通过系统总线将其传输到寻址存储控制模块；主控制器模块取用缓存的指令和数据传输到存储器模块中，存储器和寄存器堆模块完成主控制器中浮点操作数的寻址，并将寻址到的操作数寄存到寄存器堆中，为多操作数单精度浮点数算术运算模块提供浮点操作数源；
第三步，另外一部分指令和操作数:由中央控制器模块经系统总线传输到调配控制模块，由调配控制模块根据时序把运算指令和浮点操作数调配到数据分配模块中，数据分配模块中既有自寄存器堆寻址到的浮点操作数；浮点运算模块将调配控制模块调配的浮点操作数和累加器中存储的操作数根据控制命令执行单精度浮点数算术运算，运算结果传输到结果标志寄存器中，根据中央控制器需要发送读命令将结果读走；
第四步，同时也有一部分指令和操作数由中央控制器模块经系统总线传输到外部存储控制器模块，外部存储控制器模块只将操作数通过内部通道线传输出给寄存器堆模块、数据分配模块、队列模块、累加器模块和浮点运算模块。
进一步，同时ARM主控制器通过IO端口向FPGA控制模块5的双口RAM写入单精度浮点数算术运算指令和运算数据，FPGA控制模块5的中央控制器通过双口RAM,读取到指令和操作数，通过系统总线将其传输到寻址存储控制模块，由内部模块的指令数据缓存模块将单精度浮点数算术运算指令进行缓存，缓解CPU的运行压力，主控制器模块取用缓存的指令和数据传输到存储器模块中，存储器和寄存器堆模块完成主控制器中浮点操作数的寻址，并将寻址到的操作数寄存到寄存器堆中，为多操作数单精度浮点数算术运算模块提供浮点操作数源。
进一步，累加寄存器存储数据分配模块分配过的第一个浮点运算操作数，队列模块接收并暂存数据分配模块分配过的第二个浮点操作数至最后一个浮点操作数，浮点运算模块将调配控制模块调配的浮点操作数和累加器中存储的操作数根据控制命令执行单精度浮点数算术运算，运算结果传输到结果标志寄存器中，根据中央控制器需要发送读命令将结果读走。
进一步，ARM主控制器和FPGA控制模块之间通信由FSMC总线，指令传输到FPGA控制模块5中执行的过程中，中央控制器模块、寻址存储控制模块、多操作数单精度浮点数算术运算模块、外部存储控制器模块并行执行。
本发明的另一目的在于提供一种实施所述小型PLC的单精度浮点数算术运算控制方法的小型PLC的单精度浮点数算术运算控制系统，所述小型PLC的单精度浮点数算术运算控制系统包括：
PC上位机，用于录入单精度浮点数算术运算的梯形图源程序或者指令表；
USB转CAN装置，与PC上位机连接，用于将梯形图源程序或者指令表转换成多操作数的二进制指令编码，通过串行总线USB转控制器局域网络CAN装置下载到小型PLC系统的ARM主控制器中；
人机界面模块，通过CAN总线与小型PLC系统连接，用于实现用户与小型PLC系统信息交换；
小型PLC系统，通过CAN总线与USB转CAN装置连接，用于实现PLC源程序的下载并进行静态编译和动态编译，生成FPGA控制模块能识别的ARM_FPGA二进制编码；
FPGA控制模块，通过FSMC总线与小型PLC系统连接，用于实现单精度浮点数算术运算。
进一步，所述小型PLC系统还包括：ARM主控制器，用于通过IO端口向FPGA控制模块5的双口RAM写入单精度浮点数算术运算指令和运算数据；
所述FPGA控制模块还包括：
中央控制器模块，用于通过双口RAM，读取到指令和操作数，通过系统总线将其传输到寻址存储控制模块；
寻址存储控制模块，用于将单精度浮点数算术运算指令进行缓存起，取用缓存的指令和数据传输到存储器模块中，完成主控制器模块中浮点操作数的寻址，并将寻址到的操作数寄存到寄存器堆模块中，为多操作数单精度浮点数算术运算模块提供浮点操作数源；
多操作数单精度浮点数算术运算模块，用于根据时序把运算指令和浮点操作数调配；将调配的浮点操作数和存储的操作数根据控制命令执行单精度浮点数算术运算，运算结果传输到结果标志寄存器中；存储的操作数根据控制命令；接收并暂存数据分配模块分配过的第二个浮点操作数至最后一个浮点操作数；
数据分配模块，用于调配浮点操作数到定点撰浮点模块和浮点转定点模块；
外部存储控制器，用于将操作数通过内部通道线传输出给寄存器堆模块、数据分配模块、队列模块、累加器和浮点运算模块；
所述寻址存储控制模块包括：
存储器模块和寄存器堆模块，用于完成主控制器模块中浮点操作数的寻址，并将寻址到的操作数寄存到寄存器堆模块中；
主控制器模块，用于取用缓存的指令和数据传输到存储器模块中；
指令数据缓存模块，用于将单精度浮点数算术运算指令进行缓存；
所述多操作数单精度浮点数算术运算模块包括：
调配控制模块，用于根据时序把运算指令和浮点操作数调配到数据分配模块中；
浮点运算模块，用于将调配控制模块调配的浮点操作数和累加器中存储的操作数根据控制命令执行单精度浮点数算术运算，运算结果传输到结果标志寄存器中；
累加器，用于存储的操作数根据控制命令；
队列模块，用于接收并暂存数据分配模块分配过的第二个浮点操作数至最后一个浮点操作数；
数据分配模块，用于调配浮点操作数到定点撰浮点模块和浮点转定点模块。
本发明的另一目的在于提供一种实现所述小型PLC的单精度浮点数算术运算控制方法的信息数据处理终端。
本发明的另一目的在于提供一种计算机可读存储介质，包括指令，当其在计算机上运行时，使得计算机执行所述的小型PLC的单精度浮点数算术运算控制方法
综上所述，本发明的优点及积极效果为：本发明采用ARM+FPGA架构的小型PLC，以ARM为控制中心，充分利用ARM和FPGA两者协同工作的优势，其中ARM与FPGA之间通过ARM的FSMC总线实现数据通信，运用FPGA高速的并行运算性能实现单精度浮点数算术运算，计算机从PLC编辑模块的人机界面录入的指令按照操作码+操作数的方式，并有专门用于算术运算的指令集。
本发明单精度浮点数写入操作数的方式是从系统数据总线上面写入算术运算模块，一条运算指令后面可以带上n个浮点操作数参与到运算过程，当满足操作数的数量大于等于两个的时候，算术运算模块就会根据指令的要求组织操作数运算。
本发明参与运算的浮点操作数源有四种：系统数据总线、寄存器堆、算术运算模块内部的累加器和外部存储器，整个运算结束，算术运算模块会把运算结果放到系统数据总线上面，算术运算模块会通知中央控制器读取结果。
本发明采用ARM+FPGA架构的小型PLC，高速低功耗特点的ARM作为主控制器完成PLC用户的编译等操作，FPGA作为协处理器，充分利用FPGA并行执行的特性实现单精度浮点数算术运算，克服了现有单精度浮点数计算精度低、现有单精度浮点数的处理器灵活性不足、负担过重，适用于复杂工业控制中，能有效提高运算精度和速度。本发明可以提高单精度浮点数运算的操作速度和精度，具有较强的通用性和可操作性。
对比文件1一种浮点乘法器及其兼容双精度和双单精度计算的方法(200510053606.2)
对比文件2具有浮点精度保持功能的浮点累加/累减运算方法(201210494197.X)
对比文件3浮点操作数计算方法以及使用此方法的装置(201611090929.3)
Figure BDA0002270522630000061
Figure BDA0002270522630000071
附图说明
图1是本发明实施例提供的小型PLC的单精度浮点数算术运算控制系统的结构示意图；
图中：1、PC上位机；2、USB转CAN装置；3、人机界面模块；4、小型PLC系统；5、FPGA控制模块。
图2是本发明实施例提供的小型PLC的单精度浮点数算术运算控制方法流程图。
图3是本发明实施例提供的小型PLC的单精度浮点数算术运算控制系统的原理示意图。
图4是本发明实施例提供的小型PLC的单精度浮点数算术运算控制方法实现流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
针对现有技术存在的问题，本发明提供了一种小型PLC的单精度浮点数算术运算控制系统及方法，下面结合附图对本发明作详细的描述。
如图1所示，本发明实施例提供的小型PLC的单精度浮点数算术运算控制系统包括：PC上位机1、USB转CAN装置2、人机界面模块3、小型PLC系统4、FPGA控制模块5。
PC上位机1，用于录入单精度浮点数算术运算的梯形图源程序或者指令表。
USB转CAN装置2，与PC上位机1连接，用于将梯形图源程序或者指令表转换成多操作数的二进制指令编码，通过串行总线USB转控制器局域网络CAN装置下载到小型PLC系统4的ARM主控制器中。
人机界面模块3，通过CAN总线与小型PLC系统4连接，用于实现用户与小型PLC系统4信息交换。
小型PLC系统4，通过CAN总线与USB转CAN装置2连接，用于实现PLC源程序的下载并进行静态编译和动态编译，生成FPGA控制模块5能识别的ARM_FPGA二进制编码。
FPGA控制模块5，通过FSMC总线与小型PLC系统4连接，用于实现单精度浮点数算术运算。
小型PLC系统4还包括：ARM主控制器，用于通过IO端口向FPGA控制模块5的双口RAM写入单精度浮点数算术运算指令和运算数据。
FPGA控制模块5还包括：
中央控制器模块，用于通过双口RAM，读取到指令和操作数，通过系统总线将其传输到寻址存储控制模块。
寻址存储控制模块，用于将单精度浮点数算术运算指令进行缓存起，取用缓存的指令和数据传输到存储器模块中，完成主控制器模块中浮点操作数的寻址，并将寻址到的操作数寄存到寄存器堆模块中，为多操作数单精度浮点数算术运算模块提供浮点操作数源。
多操作数单精度浮点数算术运算模块，用于根据时序把运算指令和浮点操作数调配；将调配的浮点操作数和存储的操作数根据控制命令执行单精度浮点数算术运算，运算结果传输到结果标志寄存器中；存储的操作数根据控制命令；接收并暂存数据分配模块分配过的第二个浮点操作数至最后一个浮点操作数。
数据分配模块，用于调配浮点操作数到定点撰浮点模块和浮点转定点模块。
外部存储控制器，用于将操作数通过内部通道线传输出给寄存器堆模块、数据分配模块、队列模块、累加器和浮点运算模块。
寻址存储控制模块包括：
存储器模块和寄存器堆模块，用于完成主控制器模块中浮点操作数的寻址，并将寻址到的操作数寄存到寄存器堆模块中。
主控制器模块，用于取用缓存的指令和数据传输到存储器模块中。
指令数据缓存模块，用于将单精度浮点数算术运算指令进行缓存。
多操作数单精度浮点数算术运算模块包括：
调配控制模块，用于根据时序把运算指令和浮点操作数调配到数据分配模块中。
浮点运算模块，用于将调配控制模块调配的浮点操作数和累加器中存储的操作数根据控制命令执行单精度浮点数算术运算，运算结果传输到结果标志寄存器中。
累加器，用于存储的操作数根据控制命令。
队列模块，用于接收并暂存数据分配模块分配过的第二个浮点操作数至最后一个浮点操作数。
数据分配模块，用于调配浮点操作数到定点撰浮点模块和浮点转定点模块。
如图2所示，本发明实施例提供的小型PLC的单精度浮点数算术运算控制方法包括以下步骤：
S201：首先PC上位机录入单精度浮点数算术运算的梯形图源程序或者指令表，将其转换成多操作数的二进制指令编码，通过串行总线USB转控制器局域网络CAN装置下载到ARM主控制器中，实现PLC源程序的下载并进行静态编译和动态编译，生成FPGA能识别的ARM_FPGA二进制编码。
S202：ARM主控制器通过IO端口向FPGA控制模块的双口RAM写入单精度浮点数算术运算指令和运算数据，FPGA控制模块的中央控制器通过双口RAM读取到指令和操作数，通过系统总线将其传输到寻址存储控制模块；主控制器模块取用缓存的指令和数据传输到存储器模块中，存储器和寄存器堆模块完成主控制器中浮点操作数的寻址，并将寻址到的操作数寄存到寄存器堆中，为多操作数单精度浮点数算术运算模块提供浮点操作数源。
S203：另外一部分指令和操作数:由中央控制器模块经系统总线传输到调配控制模块，由调配控制模块根据时序把运算指令和浮点操作数调配到数据分配模块中，数据分配模块中既有自寄存器堆寻址到的浮点操作数；浮点运算模块将调配控制模块调配的浮点操作数和累加器中存储的操作数根据控制命令执行单精度浮点数算术运算，运算结果传输到结果标志寄存器中，根据中央控制器需要发送读命令将结果读走。
S204：同时也有一部分指令和操作数由中央控制器模块经系统总线传输到外部存储控制器模块，外部存储控制器模块只将操作数通过内部通道线传输出给寄存器堆模块、数据分配模块、队列模块、累加器模块和浮点运算模块。
下面结合附图对本发明的技术方案作进一步的描述。
如图3所示，本发明实施例提供的小型PLC的单精度浮点数算术运算控制系统结合附图1，详细工作原理如下：首先PC上位机1录入单精度浮点数算术运算的梯形图源程序或者指令表，将其转换成多操作数的二进制指令编码，通过串行总线(USB)转控制器局域网络(CAN)装置下载到ARM主控制器中，实现PLC源程序的下载并进行静态编译和动态编译，生成FPGA控制模块5能识别的ARM_FPGA二进制编码，同时ARM主控制器通过IO端口向FPGA控制模块5的双口RAM写入单精度浮点数算术运算指令和运算数据，FPGA控制模块5的中央控制器通过双口RAM,读取到指令和操作数，通过系统总线将其传输到寻址存储控制模块，由内部模块的指令数据缓存模块将单精度浮点数算术运算指令进行缓存起，缓解CPU的运行压力，主控制器模块取用缓存的指令和数据传输到存储器模块中，存储器和寄存器堆模块完成主控制器中浮点操作数的寻址，并将寻址到的操作数寄存到寄存器堆中，为多操作数单精度浮点数算术运算模块提供浮点操作数源。
另外一部分指令和操作数同样由中央控制器模块经系统总线传输到调配控制模块，由调配控制模块根据时序把运算指令和浮点操作数调配到数据分配模块中，数据分配模块中既有自寄存器堆寻址到的浮点操作数，又有自调配控制模块发送的指令和浮点操作数，可以调配浮点操作数到定点撰浮点模块和浮点转定点模块，为其提供操作数源，其次累加寄存器存储数据分配模块分配过的第一个浮点运算操作数，队列模块接收并暂存数据分配模块分配过的第二个浮点操作数至最后一个浮点操作数，浮点运算模块将调配控制模块调配的浮点操作数和累加器中存储的操作数根据控制命令执行单精度浮点数算术运算，运算结果传输到结果标志寄存器中，根据中央控制器需要发送读命令将结果读走。
同时也有一部分指令和操作数由中央控制器模块经系统总线传输到外部存储控制器模块，外部存储控制器模块只将操作数通过内部通道线传输出给寄存器堆模块、数据分配模块、队列模块、累加器模块和浮点运算模块，这样确保了浮点操作数源多样化，避免单一源的不足。
ARM主控制器和FPGA控制模块5之间通信由FSMC总线，指令传输到FPGA控制模块5中执行的过程中，中央控制器模块、寻址存储控制模块、多操作数单精度浮点数算术运算模块、外部存储控制器模块并行执行，互不影响，效率高，单精度浮点数算术运算在浮点运算模块中运算精度高。
如图4所示，本发明是小型PLC的单精度浮点数算术运算实现方法，通过模块化建模思想和verilog编写程序，在FPGA处理器上面实现单精度浮点数的算术运算，可以提高单精度浮点数运算的操作速度和精度，具有较强的通用性和可操作性。运算具体实现方法如下：
(1)ARM-FPGA架构的小型PLC，以ARM主控制器为控制中心，充分利用ARM主控制器和FPGA控制模块5两者协同工作的优势，运用FPGA控制模块5高速的并行运算性能实现单精度浮点数的算术运算，PLC主机ARM主控器完成FPGA控制模块5数据配置后，由ARM主控制器将单精度浮点数的运算指令发送到双口RAM中，再由中央控制器发送32位指令到寻址存储控制模块完成浮点操作数的寻址、存储，单精度浮点数算术运算模块将寻址、存储的浮点操作数进行算术运算，FPGA控制模块5的中央控制器从双口RAM中读取单精度运算指令，执行单精度运算的过程不影响PLC用户程序的执行过程，提高了执行的效率和速度。
(2)整体FPGA部分协同配合算术运算结构分为指令数据缓存、主控制器、存储器、寄存器堆、累加寄存器、调配控制、结果标志寄存器、队列、浮点运算、数据分配模块、浮点转定点、定点转浮点12个子模块，其中浮点数算术运算模块、中央控制器和外部存储控制器模块通过系统总线相连接，中央控制器对算术运算系统和外部存储器模块读写时序一致时，中央控制器向多操作数单精度浮点数算术运算模块通过系统数据总线发送指令和数据，算术运算模块运算的最终结果可以根据中央控制器需要读走，同样外部存储控制器也通过系统数据总线传输中央控制器发送的指令和数据并且根据需要读走运算结果，从而实现所设计的单精度浮点数算术运算模块、中央控制器和外部存储控制器指令的传输和数据交换。
应当注意，本发明的实施方式可以通过硬件、软件或者软件和硬件的结合实现。硬件部分可以利用专用逻辑实现；软件部分可以存储在存储器中，由适当的指令执行系统，例如微处理器或者专用设计硬件执行。本领域的普通技术人员可以理解上述的设备和方法可以使用计算机可执行指令和/或包含在处理器控制代码中实现，例如在诸如磁盘、CD或DVD-ROM的载体介质、诸如只读存储器(固件)的可编程的存储器或者诸如光学或电子信号载体的数据载体上提供了这样的代码。本发明的设备及其模块可以由诸如超大规模集成电路或门阵列、诸如逻辑芯片、晶体管等的半导体、或者诸如现场可编程门阵列、可编程逻辑设备等的可编程硬件设备的硬件电路实现，也可以用由各种类型的处理器执行的软件实现，也可以由上述硬件电路和软件的结合例如固件实现。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种小型PLC的单精度浮点数算术运算控制方法，其特征在于，所述小型PLC的单精度浮点数算术运算控制方法以ARM主控制器为控制中心，运用FPGA控制模块的并行运算性能实现单精度浮点数的算术运算，PLC主机的ARM主控器完成FPGA控制模块数据配置后，由ARM主控制器将单精度浮点数的运算指令发送到双口RAM中，再由中央控制器发送位指令到寻址存储控制模块完成浮点操作数的寻址、存储，单精度浮点数算术运算模块将寻址、存储的浮点操作数进行算术运算，FPGA控制模块的中央控制器从双口RAM中读取单精度运算指令。
2.如权利要求1所述的小型PLC的单精度浮点数算术运算控制方法，其特征在于，所述小型PLC的单精度浮点数算术运算控制方法还包括浮点数算术运算模块、中央控制器和外部存储控制器模块通过系统总线相连接，中央控制器对算术运算系统和外部存储器模块读写时序一致时，中央控制器向多操作数单精度浮点数算术运算模块通过系统数据总线发送指令和数据，算术运算模块运算的最终结果可以根据中央控制器需要读走，同样外部存储控制器也通过系统数据总线传输中央控制器发送的指令和数据并且根据需要读走运算结果，从而实现单精度浮点数算术运算模块、中央控制器和外部存储控制器指令的传输和数据交换。
3.如权利要求1所述的小型PLC的单精度浮点数算术运算控制方法，其特征在于，所述小型PLC的单精度浮点数算术运算控制方法具体包括以下步骤：
第一步，PC上位机录入单精度浮点数算术运算的梯形图源程序或者指令表，将其转换成多操作数的二进制指令编码，通过串行总线USB转控制器局域网络CAN装置下载到ARM主控制器中，实现PLC源程序的下载并进行静态编译和动态编译，生成FPGA能识别的ARM_FPGA二进制编码；
第二步，ARM主控制器通过IO端口向FPGA控制模块的双口RAM写入单精度浮点数算术运算指令和运算数据，FPGA控制模块的中央控制器通过双口RAM读取到指令和操作数，通过系统总线将其传输到寻址存储控制模块；主控制器模块取用缓存的指令和数据传输到存储器模块中，存储器和寄存器堆模块完成主控制器中浮点操作数的寻址，并将寻址到的操作数寄存到寄存器堆中，为多操作数单精度浮点数算术运算模块提供浮点操作数源；
第三步，另外一部分指令和操作数:由中央控制器模块经系统总线传输到调配控制模块，由调配控制模块根据时序把运算指令和浮点操作数调配到数据分配模块中，数据分配模块中既有自寄存器堆寻址到的浮点操作数；浮点运算模块将调配控制模块调配的浮点操作数和累加器中存储的操作数根据控制命令执行单精度浮点数算术运算，运算结果传输到结果标志寄存器中，根据中央控制器需要发送读命令将结果读走；
第四步，同时也有一部分指令和操作数由中央控制器模块经系统总线传输到外部存储控制器模块，外部存储控制器模块只将操作数通过内部通道线传输出给寄存器堆模块、数据分配模块、队列模块、累加器模块和浮点运算模块。
4.如权利要求3所述的小型PLC的单精度浮点数算术运算控制方法，其特征在于，同时ARM主控制器通过IO端口向FPGA控制模块5的双口RAM写入单精度浮点数算术运算指令和运算数据，FPGA控制模块5的中央控制器通过双口RAM,读取到指令和操作数，通过系统总线将其传输到寻址存储控制模块，由内部模块的指令数据缓存模块将单精度浮点数算术运算指令进行缓存，缓解CPU的运行压力，主控制器模块取用缓存的指令和数据传输到存储器模块中，存储器和寄存器堆模块完成主控制器中浮点操作数的寻址，并将寻址到的操作数寄存到寄存器堆中，为多操作数单精度浮点数算术运算模块提供浮点操作数源。
5.如权利要求3所述的小型PLC的单精度浮点数算术运算控制方法，其特征在于，累加寄存器存储数据分配模块分配过的第一个浮点运算操作数，队列模块接收并暂存数据分配模块分配过的第二个浮点操作数至最后一个浮点操作数，浮点运算模块将调配控制模块调配的浮点操作数和累加器中存储的操作数根据控制命令执行单精度浮点数算术运算，运算结果传输到结果标志寄存器中，根据中央控制器需要发送读命令将结果读走。
6.如权利要求3所述的小型PLC的单精度浮点数算术运算控制方法，其特征在于，ARM主控制器和FPGA控制模块之间通信由FSMC总线，指令传输到FPGA控制模块5中执行的过程中，中央控制器模块、寻址存储控制模块、多操作数单精度浮点数算术运算模块、外部存储控制器模块并行执行。
7.一种实施权利要求1～6任意一项所述小型PLC的单精度浮点数算术运算控制方法的小型PLC的单精度浮点数算术运算控制系统，其特征在于，所述小型PLC的单精度浮点数算术运算控制系统包括：
PC上位机，用于录入单精度浮点数算术运算的梯形图源程序或者指令表；
USB转CAN装置，与PC上位机连接，用于将梯形图源程序或者指令表转换成多操作数的二进制指令编码，通过串行总线USB转控制器局域网络CAN装置下载到小型PLC系统的ARM主控制器中；
人机界面模块，通过CAN总线与小型PLC系统连接，用于实现用户与小型PLC系统信息交换；
小型PLC系统，通过CAN总线与USB转CAN装置连接，用于实现PLC源程序的下载并进行静态编译和动态编译，生成FPGA控制模块能识别的ARM_FPGA二进制编码；
FPGA控制模块，通过FSMC总线与小型PLC系统连接，用于实现单精度浮点数算术运算。
8.如权利要求7所述的小型PLC的单精度浮点数算术运算控制系统，其特征在于，所述小型PLC系统还包括：ARM主控制器，用于通过IO端口向FPGA控制模块5的双口RAM写入单精度浮点数算术运算指令和运算数据；
所述FPGA控制模块还包括：
中央控制器模块，用于通过双口RAM，读取到指令和操作数，通过系统总线将其传输到寻址存储控制模块；
寻址存储控制模块，用于将单精度浮点数算术运算指令进行缓存起，取用缓存的指令和数据传输到存储器模块中，完成主控制器模块中浮点操作数的寻址，并将寻址到的操作数寄存到寄存器堆模块中，为多操作数单精度浮点数算术运算模块提供浮点操作数源；
多操作数单精度浮点数算术运算模块，用于根据时序把运算指令和浮点操作数调配；将调配的浮点操作数和存储的操作数根据控制命令执行单精度浮点数算术运算，运算结果传输到结果标志寄存器中；存储的操作数根据控制命令；接收并暂存数据分配模块分配过的第二个浮点操作数至最后一个浮点操作数；
数据分配模块，用于调配浮点操作数到定点撰浮点模块和浮点转定点模块；
外部存储控制器，用于将操作数通过内部通道线传输出给寄存器堆模块、数据分配模块、队列模块、累加器和浮点运算模块；
所述寻址存储控制模块包括：
存储器模块和寄存器堆模块，用于完成主控制器模块中浮点操作数的寻址，并将寻址到的操作数寄存到寄存器堆模块中；
主控制器模块，用于取用缓存的指令和数据传输到存储器模块中；
指令数据缓存模块，用于将单精度浮点数算术运算指令进行缓存；
所述多操作数单精度浮点数算术运算模块包括：
调配控制模块，用于根据时序把运算指令和浮点操作数调配到数据分配模块中；
浮点运算模块，用于将调配控制模块调配的浮点操作数和累加器中存储的操作数根据控制命令执行单精度浮点数算术运算，运算结果传输到结果标志寄存器中；
累加器，用于存储的操作数根据控制命令；
队列模块，用于接收并暂存数据分配模块分配过的第二个浮点操作数至最后一个浮点操作数；
数据分配模块，用于调配浮点操作数到定点撰浮点模块和浮点转定点模块。
9.一种实现权利要求1～6任意一项所述小型PLC的单精度浮点数算术运算控制方法的信息数据处理终端。
10.一种计算机可读存储介质，包括指令，当其在计算机上运行时，使得计算机执行如权利要求1～6任意一项所述的小型PLC的单精度浮点数算术运算控制方法。
CN201911103428.8A 2019-11-13 2019-11-13 一种小型plc的单精度浮点数算术运算控制系统及方法 Expired - Fee Related CN111078190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911103428.8A CN111078190B (zh) 2019-11-13 2019-11-13 一种小型plc的单精度浮点数算术运算控制系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911103428.8A CN111078190B (zh) 2019-11-13 2019-11-13 一种小型plc的单精度浮点数算术运算控制系统及方法

Publications (2)

Publication Number Publication Date
CN111078190A CN111078190A (zh) 2020-04-28
CN111078190B true CN111078190B (zh) 2021-06-18

Family

ID=70310890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911103428.8A Expired - Fee Related CN111078190B (zh) 2019-11-13 2019-11-13 一种小型plc的单精度浮点数算术运算控制系统及方法

Country Status (1)

Country Link
CN (1) CN111078190B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113504893B (zh) * 2021-07-23 2022-08-26 河南亿秒电子科技有限公司 一种智能芯片架构和高效处理数据的方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1831753A (zh) * 2005-03-08 2006-09-13 中国科学院计算技术研究所 一种浮点乘法器及其兼容双精度和双单精度计算的方法
CN101751244A (zh) * 2010-01-04 2010-06-23 清华大学 微处理器
CN103019647A (zh) * 2012-11-28 2013-04-03 中国人民解放军国防科学技术大学 具有浮点精度保持功能的浮点累加/累减运算方法
CN203520080U (zh) * 2013-09-28 2014-04-02 南车株洲电力机车研究所有限公司 一种通用变频器实时控制器
CN104615087A (zh) * 2015-02-05 2015-05-13 珠海格力电器股份有限公司 总线型运动控制器
WO2015112103A1 (en) * 2014-01-22 2015-07-30 Durukan Coşkun Training and experiment system supported by an animation based full simulation method
CN105242587A (zh) * 2014-07-10 2016-01-13 北京自动化控制设备研究所 一种双驱动混合型直流低压智能伺服驱动器电路
CN105373041A (zh) * 2015-11-19 2016-03-02 中冶南方（武汉）自动化有限公司 一种高性能变频控制器
CN105955205A (zh) * 2016-05-17 2016-09-21 哈尔滨工业大学 运动模拟器嵌入式实时控制系统
CN106557299A (zh) * 2016-11-30 2017-04-05 上海兆芯集成电路有限公司 浮点操作数计算方法以及使用此方法的装置
CN106990747A (zh) * 2017-02-28 2017-07-28 深圳市麦格米特控制技术有限公司 一种plc指令执行器
CN110174870A (zh) * 2019-05-17 2019-08-27 珠海格力电器股份有限公司 Plc定时方法、plc定时器及plc控制器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101795085A (zh) * 2010-04-07 2010-08-04 株洲南车时代电气股份有限公司 一种通用变频器实时控制器
US9916131B2 (en) * 2013-10-02 2018-03-13 The Penn State Research Foundation Techniques and devices for performing arithmetic
CN105260339A (zh) * 2015-08-17 2016-01-20 中南大学 一种基于Xilinx Zynq技术的大规模PLC系统
CN110276447A (zh) * 2018-03-14 2019-09-24 上海寒武纪信息科技有限公司 一种计算装置及方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1831753A (zh) * 2005-03-08 2006-09-13 中国科学院计算技术研究所 一种浮点乘法器及其兼容双精度和双单精度计算的方法
CN101751244A (zh) * 2010-01-04 2010-06-23 清华大学 微处理器
CN103019647A (zh) * 2012-11-28 2013-04-03 中国人民解放军国防科学技术大学 具有浮点精度保持功能的浮点累加/累减运算方法
CN203520080U (zh) * 2013-09-28 2014-04-02 南车株洲电力机车研究所有限公司 一种通用变频器实时控制器
WO2015112103A1 (en) * 2014-01-22 2015-07-30 Durukan Coşkun Training and experiment system supported by an animation based full simulation method
CN105242587A (zh) * 2014-07-10 2016-01-13 北京自动化控制设备研究所 一种双驱动混合型直流低压智能伺服驱动器电路
CN104615087A (zh) * 2015-02-05 2015-05-13 珠海格力电器股份有限公司 总线型运动控制器
CN105373041A (zh) * 2015-11-19 2016-03-02 中冶南方（武汉）自动化有限公司 一种高性能变频控制器
CN105955205A (zh) * 2016-05-17 2016-09-21 哈尔滨工业大学 运动模拟器嵌入式实时控制系统
CN106557299A (zh) * 2016-11-30 2017-04-05 上海兆芯集成电路有限公司 浮点操作数计算方法以及使用此方法的装置
CN106990747A (zh) * 2017-02-28 2017-07-28 深圳市麦格米特控制技术有限公司 一种plc指令执行器
CN110174870A (zh) * 2019-05-17 2019-08-27 珠海格力电器股份有限公司 Plc定时方法、plc定时器及plc控制器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
An ARM-based heterogeneous FPGA accelerator for Hall thruster simulation;Noda,Hiroyuki;Orsztynowicz,Manfred;Iizuka,Kensuke;等;《10th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART)》;20190607;全文 *
基于FPGA的寻址与运算操作数存储IP核设计;李克俭，李洋，柯宝中，雷琳;《广西科技大学学报》;20171230;第 28 卷(第 4 期);第72-79+118页 *

Also Published As

Publication number Publication date
CN111078190A (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
TWI427480B (zh) 與一記憶體裝置內部之一處理器的直接通信
Gill Parallel programming
CN117349584A (zh) 实行16位浮点矩阵点积指令的系统和方法
CA1123110A (en) Floating point processor having concurrent exponent/mantissa operation
CN110427337B (zh) 基于现场可编程门阵列的处理器内核及其运行方法
US20080109795A1 (en) C/c++ language extensions for general-purpose graphics processing unit
CN112199173B (zh) 双核cpu实时操作系统数据处理方法
CN101533387A (zh) 基于fpga的边角块稀疏矩阵并行lu分解器
CN101201811A (zh) 用于soc的加解密协处理器、其实现方法及编程模型
EP3975061A1 (en) Neural network processor, chip and electronic device
CN111078190B (zh) 一种小型plc的单精度浮点数算术运算控制系统及方法
CN111651200A (zh) 一种用于执行向量超越函数运算的装置和方法
Arm et al. Low-Power 32-bit Dual-MAC 120$\mu $ W/MHz 1.0 V icyflex1 DSP/MCU Core
KR20210028075A (ko) 범위-특정 계수 세트를 사용하여 단항 함수를 수행하는 시스템
CN111123818B (zh) 一种plc浮点数和定点数相互转换控制系统及方法
JP2518293B2 (ja) デ−タフロ−プロセツサ
CN102804136B (zh) 副处理器、集成电路装置及电子设备
US20220414051A1 (en) Apparatus for Array Processor with Program Packets and Associated Methods
CN102043755B (zh) 可重组态处理装置及其系统
CN112506777A (zh) 一种计算机软件技术开发调试系统
Wei et al. Evaluation of on-chip accelerator performance based on RocketChip
CN111522600B (zh) 一种在dsp上的异构计算框架构建方法及系统
US20220382514A1 (en) Control logic for configurable and scalable multi-precision operation
US11416960B2 (en) Shader accessible configurable binning subsystem
JPS6225334A (ja) 命令処理方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210618