CN201266605Y - 具有防焊层的线路板 - Google Patents

具有防焊层的线路板 Download PDF

Info

Publication number
CN201266605Y
CN201266605Y CN 200820131172 CN200820131172U CN201266605Y CN 201266605 Y CN201266605 Y CN 201266605Y CN 200820131172 CN200820131172 CN 200820131172 CN 200820131172 U CN200820131172 U CN 200820131172U CN 201266605 Y CN201266605 Y CN 201266605Y
Authority
CN
China
Prior art keywords
welding resisting
resisting layer
wiring board
layer
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 200820131172
Other languages
English (en)
Inventor
李升洲
范智朋
陈君豪
黄重旗
贾妍缇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN 200820131172 priority Critical patent/CN201266605Y/zh
Application granted granted Critical
Publication of CN201266605Y publication Critical patent/CN201266605Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本实用新型一种具有防焊层的线路板，应用于一堆叠封装结构中。此具有防焊层的线路板包括一线路板、一第一防焊层、一第二防焊层以及一金属层。线路板具有多个接垫。第一防焊层配置于线路板上，并具有显露这些接垫的第一开口图案。第二防焊层叠合第一防焊层，并具有第二开口图案，用以显露在第一开口图案中的这些接垫。金属层分别形成在这些接垫上，其中金属层的高度由第一防焊层以及第二防焊层的叠合高度定义。

Description

具有防焊层的线路板
技术领域
本实用新型涉及防焊层，且特别是有关于一种具有二防焊层的线路板。
背景技术
在线路板的防焊层涂布制程中，主要是以感旋光性油墨涂布于线路板的表面以后，再以曝光和显影的方式来图案化感旋光性油墨，以制作出具有开口图案的防焊层。而防焊层的开口图案大致上区分为焊罩定义型(Solder Mask Defined)开口以及非焊罩定义型(Non-SolderMask Defined)开口。简言之，采用焊罩定义型开口的设计时，线路板的接垫面积是由防焊层的开口尺寸来定义。
请参考图1的线路板100，现有防焊层110覆盖于线路板上，并具有用以显露接垫102的开口图案112，以定义接垫面积。而这些接垫102上可分别形成一导电层104，例如是锡膏。值得注意的是，防焊层110的厚度有限，而导电层104形成于防焊层110的开口中，其高度低于防焊层110的高度。由于导电层104的高度受限于防焊层110的高度，无法往上增加其厚度，故在后续的堆叠封装制程中，若线路板100因受热而产生翘曲(warpage)形变的问题时，将使堆叠封装结构的可靠度降低。
请参考图2的堆叠封装结构200，上层的封装结构210通过多个焊球212堆叠于下层的封装结构220上，但由于下层的线路板230向下弯折形变而使上、下接垫214、232之间的间距加大，不适用原先间距设计的焊球规格，而容易造成焊球212接触不易，甚至造成接触不良等可靠度不佳的问题。
实用新型内容
本实用新型的目的是提供一种具有防焊层的线路板，其以第二防焊层叠合于第一防焊层上，来提高防焊层的整体高度，并重新定义防焊开口的尺寸。
本实用新型提供一种具有防焊层的线路板，可应用于堆叠封装结构中，其通过增加接垫上金属层的高度，以缩小因线路板受热形变所产生的间距误差。
本实用新型提出一种具有防焊层的线路板，应用于一堆叠封装结构中，其包括一线路板、一第一防焊层、一第二防焊层以及一金属层。线路板具有多个接垫。第一防焊层配置于该线路板上，并具有显露该些接垫的第一开口图案。第二防焊层叠合该第一防焊层，并具有第二开口图案，用以显露在该第一开口图案中的该些接垫。金属层分别形成在该些接垫上，其中该金属层的高度由该第一防焊层以及该第二防焊层的叠合高度定义。
在本实用新型的一实施例中，第一开口图案的开口为焊罩定义型开口，其尺寸小于接垫的尺寸。
在本实用新型的一实施例中，第二开口图案的开口尺寸大于第一开口图案的开口尺寸。
在本实用新型的一实施例中，第二开口图案的开口尺寸小于金属层的尺寸，以定义金属层所显露的面积。在另一实施例中，第二开口图案的开口尺寸大于金属层的尺寸。在又一实施例中，第二开口图案的开口尺寸等于金属层的尺寸。
本实用新型的有益效果是，提供的具有防焊层的线路板，可应用于堆叠封装结构中，其通过增加接垫上金属层的高度，以缩小因线路板受热形变所产生的间距误差，进而提高封装的可靠度。
为让本实用新型的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是现有线路板的示意图；
图2是现有堆叠封装结构的示意图；
图3A～图3C是本实用新型一实施例的防焊层及其形成方法的流程示意图；
图4A～图4E是本实用新型另一实施例的防焊层及其形成方法的示意图；
图4F是本实用新型又一实施例的线路板的示意图；
图4G是本实用新型再一实施例的线路板的示意图；
图5是本实用新型的线路板应用于堆叠封装结构的示意图。
主要组件符号说明
100：线路板                    312：第一开口图案
102：接垫                      320：第二防焊层
104：导电层                    322：第二开口图案
110：防焊层                    330：金属层
112：开口图案                  332：阻障层
200：堆叠封装结构              334：导电层
210：上层的封装结构            400：线路板
212：焊球                      402：接垫
214、232：接垫                 410：第一防焊层
220：下层的封装结构            412：第一开口图案
230：线路板                    420：图案化光阻层
300：线路板                    422：开口图案
302：接垫                      430：金属层
310：第一防焊层                 440：第二防焊层
442、442a、442b：第二开口图案
500：封装层叠封装结构
510：上层的封装结构           520：下层的封装结构
512：焊球                     530：线路板
514、532：接垫                534：金属层
具体实施方式
请参考图3A～图3C的流程示意图，本实用新型的防焊层的形成方法包括下列步骤：首先，步骤1是在线路板300上形成一第一防焊层310，而步骤2是在第一防焊层310上加印第二防焊层320，以增加防焊层的整体高度，接着步骤3是分别形成一金属层330于接垫302上，而金属层330随着二防焊层的高度增加而增高。
请参考图3A的实施例，线路板300可以是多层线路层结构(省略其内部线路布局)，其表面具有多个接垫302，材质例如是铜。接垫302可作为对外电性传输的导电接点，常见的有长条形或圆形。第一防焊层310例如以感光材质涂布的方式形成于线路板300上，再以曝光、显影的方式形成所需的开口图案312，以显露接垫302于开口图案312中。此外，在另一实施例中，第一防焊层310亦可以印刷的方式形成。
在本实施例中，每一接垫302所显露的面积是由第一防焊层310的开口图案312所定义，也就是说，第一开口图案312的开口为焊罩定义型开口，其尺寸小于接垫302的尺寸。
接着，请参考图3B的实施例，第二防焊层320例如以感光材质涂布的方式形成于第一防焊层310上，再以曝光、显影的方式形成所需的开口图案322。第二防焊层320能增加防焊层的整体高度，并重新定义防焊开口的尺寸。举例而言，第一开口图案312具有多个开口，而开口尺寸小于第二开口图案322的开口尺寸，因而形成上宽下窄的立体(三维)防焊开口。但在另一实施例(未绘示)中，当第二开口图案322的开口尺寸小于第一开口图案312的开口尺寸时，第二防焊层320将覆盖于第一开口图案312中，且接垫302所显露的面积也随之缩小。
接着，请参考图3C的实施例，金属层330例如以无电电镀或电镀的方式分别形成于这些接垫302上。金属层330的高度也随着二防焊层的整体高度增加而增加，也就是说，金属层330的高度是由第一防焊层310以及第二防焊层320的叠合高度所定义。金属层330例如是镍金、锡、钖银合金或于镀铜之后再施以上述金属等抗氧化层，其可包括一阻障层332以及一导电层334。阻障层332的高度可超过第一防焊层310，但低于第二防焊层320。导电层334覆盖于阻障层332上，且导电层334的厚度小于阻障层332。在本实施例中，阻障层332例如是镍，而导电层334例如是金。由于金属层330的高度增加，因而本实用新型的线路板300可应用在堆叠封装结构中，例如是封装层叠封装(package on package)结构，以避免线路板300受热形变而造成接触不易的问题。
图4A～图4E是本实用新型另一实施例的防焊层及其形成方法的示意图。首先，步骤1是在线路板400上形成一第一防焊层410。步骤2是在第一防焊层410上形成一图案化光阻层420。步骤3是分别形成一金属层430于接垫402上，以使金属层430的高度超过第一防焊层，但低于图案化光阻层420。步骤4是移除图案化光阻层420，接着步骤5是在第一防焊层410上加印第二防焊层440，以增加防焊层的整体高度。
请参考图4A及图4C的实施例，为了形成具有预定高度的金属层430，本实用新型在图案化第一防焊层410以形成所需的开口图案412之后，暂时性地形成图案化光阻层420，例如以感光材质涂布的方式形成于第一防焊层410上，再以曝光、显影的方式形成所需的开口图案422。图案化光阻层420的开口尺寸可大于第一开口图案412的开口尺寸，或是缩小图案化光阻层420的开口尺寸(未绘示)，以使图案化光阻层420的开口尺寸小于第一开口图案412的开口尺寸。
在本实施例中，每一接垫402所显露的面积是由第一防焊层410的开口图案412所定义，也就是说，第一开口图案412的开口为焊罩定义型开口，其尺寸小于接垫402的尺寸。此外，第一防焊层410通过图案化光阻层420形成上宽下窄的立体(三维)开口。因此，在图4C的实施例中，当金属层430以无电电镀或电镀的方式分别形成于这些接垫402上时，金属层430的高度也随着增加，也就是说，金属层430的高度是由第一防焊层410以及图案化光阻层420的叠合高度所定义。金属层430例如是铜以及于镀铜的后再施以镍金、锡或钖银合金等抗氧化层。金属层430的高度可超过第一防焊层410，但低于图案化光阻层420。由于金属层430的高度增加，因而本实用新型的线路板400可应用在堆叠封装结构中，例如是封装层叠封装(package onpackage)结构，以避免线路板400受热形变而造成接触不易的问题。
接着，请参考图4D及图4E的实施例，当移除图案化光阻层420之后，再加印一第二防焊层440于第一防焊层410上，而第二防焊层440的开口图案442定义金属层430所显露的面积。
如图4E所示，每一金属层430所显露的面积是由第二防焊层440的开口图案442所定义，也就是说，第二开口图案442的开口为焊罩定义型开口，其尺寸小于金属层430的尺寸。此外，在图4F中的又一实施例，第二开口图案442a的开口为非焊罩定义型开口，其尺寸大于金属层430的尺寸。另外，在图4G中的再一实施例，第二开口图案442b的开口为另一焊罩定义型开口，其尺寸等于金属层430的尺寸。
请参考图5的实施例，本实用新型的线路板530可应用在封装层叠封装结构500中，上层的封装结构510可为多芯片堆叠的封装结构，其通过多个焊球512堆叠于下层的封装结构520上。值得注意的是，当线路板530通过具有立体防焊开口的二防焊层增高接垫532上金属层534的高度时，即使下层的线路板530向下弯折形变而使上、下接垫514、532之间的间距加大，但仍适用原先的焊球规格，以克服现有因间距变大而造成焊球接触不易，甚至造成接触不良等可靠度不佳的问题。此外，下层的封装结构520除了是单芯片封装结构之外，也可因金属层534垫高所增加的间距而采用多芯片堆叠的封装结构。
综上所述，本实用新型通过二次防焊层的制作，来提高防焊层的整体高度，并使金属层能随着防焊层的高度增加而增高。此外，本实用新型的线路板可应用于堆叠封装结构中，其通过增加接垫上金属层的高度，以缩小因线路板受热形变所产生的间距误差，进而提高封装的可靠度。
虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何所属技术领域中具有通常知识者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围当视后附的申请专利范围所界定者为准。

Claims (9)

1.一种具有防焊层的线路板，应用于一堆叠封装结构中，其包括：
一线路板，具有多个接垫；
一第一防焊层，配置于该线路板上，并具有显露该些接垫的第一开口图案；
一第二防焊层，叠合该第一防焊层，并具有第二开口图案，用以显露在该第一开口图案中的该些接垫；以及
一金属层，分别形成在该些接垫上，其中该金属层的高度由该第一防焊层以及该第二防焊层的叠合高度定义。
2.如申请专利范围第1项所述的具有防焊层的线路板，其中该金属层包括一阻障层以及一导电层，该阻障层的高度超过该第一防焊层，但低于该第二防焊层，而该导电层的厚度小于该阻障层。
3.如申请专利范围第2项所述的具有防焊层的线路板，其中该阻障层的材质为镍，而该导电层的材质为金。
4.如申请专利范围第1项所述的具有防焊层的线路板，其中该金属层的材质包括铜以及形成于铜上的镍金、锡或钖银合金。
5.如申请专利范围第1项所述的具有防焊层的线路板，其中该第一开口图案的开口为焊罩定义型开口，其尺寸小于该些接垫的尺寸。
6.如申请专利范围第5项所述的具有防焊层的线路板，其中该第二开口图案的开口尺寸大于该第一开口图案的开口尺寸。
7.如申请专利范围第1项所述的具有防焊层的线路板，其中该第二开口图案的开口尺寸小于该金属层的尺寸，以定义该金属层所显露的面积。
8.如申请专利范围第1项所述的具有防焊层的线路板，其中该第二开口图案的开口尺寸大于该金属层的尺寸。
9.如申请专利范围第1项所述的具有防焊层的线路板，其中该第二开口图案的开口尺寸等于该金属层的尺寸。
CN 200820131172 2008-08-12 2008-08-12 具有防焊层的线路板 Expired - Lifetime CN201266605Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200820131172 CN201266605Y (zh) 2008-08-12 2008-08-12 具有防焊层的线路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200820131172 CN201266605Y (zh) 2008-08-12 2008-08-12 具有防焊层的线路板

Publications (1)

Publication Number Publication Date
CN201266605Y true CN201266605Y (zh) 2009-07-01

Family

ID=40832980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200820131172 Expired - Lifetime CN201266605Y (zh) 2008-08-12 2008-08-12 具有防焊层的线路板

Country Status (1)

Country Link
CN (1) CN201266605Y (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104302110A (zh) * 2014-10-13 2015-01-21 广东依顿电子科技股份有限公司 一种键盘电路板的生产方法
CN105430933A (zh) * 2015-12-22 2016-03-23 江苏博敏电子有限公司 一种解决防焊生产过程中半截阻焊桥缺损的方法
CN110691459A (zh) * 2018-07-05 2020-01-14 同泰电子科技股份有限公司 利用防焊限定开窗形成连接端子的电路板结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104302110A (zh) * 2014-10-13 2015-01-21 广东依顿电子科技股份有限公司 一种键盘电路板的生产方法
CN104302110B (zh) * 2014-10-13 2017-07-04 广东依顿电子科技股份有限公司 一种键盘电路板的生产方法
CN105430933A (zh) * 2015-12-22 2016-03-23 江苏博敏电子有限公司 一种解决防焊生产过程中半截阻焊桥缺损的方法
CN110691459A (zh) * 2018-07-05 2020-01-14 同泰电子科技股份有限公司 利用防焊限定开窗形成连接端子的电路板结构

Similar Documents

Publication Publication Date Title
CN103165555B (zh) 层叠封装的封装结构及其制法
CN100562995C (zh) 层叠封装的底部衬底及其制造方法
US9173298B2 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
CN102347319B (zh) 降低凸块桥接的堆叠封装结构
US7341934B2 (en) Method for fabricating conductive bump of circuit board
TWI288590B (en) Method of forming solder mask and circuit board with solder mask
US7553750B2 (en) Method for fabricating electrical conductive structure of circuit board
CN105321902A (zh) 封装结构及其制法
CN106340459A (zh) 晶片封装体及其制作方法
CN201266605Y (zh) 具有防焊层的线路板
CN104662655A (zh) 布线基板及其制造方法
CN101409273B (zh) 封装基板的植球侧表面结构及其制法
CN103579173A (zh) 半导体封装件及其制法
US7323762B2 (en) Semiconductor package substrate with embedded resistors and method for fabricating the same
US7135377B1 (en) Semiconductor package substrate with embedded resistors and method for fabricating same
JP3860028B2 (ja) 半導体装置
CN101783302B (zh) 封装用基板形成预焊料的方法
JP2008109138A (ja) 積層チップパッケージ及び該パッケージの製造方法
CN103426855A (zh) 半导体封装件及其制法
CN112770542B (zh) 实现立体封装的基板制作方法
CN104576402A (zh) 封装载板及其制作方法
TWI299554B (en) Substrate structure and method for manufacturing the same
CN101383302A (zh) 具有悬垂连接堆叠的集成电路封装系统
US20060209521A1 (en) Package structure for passive components and manufacturing method thereof
KR101534849B1 (ko) 플립칩 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090701