CN201247781Y - 薄型发光二极管的线架构造 - Google Patents

薄型发光二极管的线架构造 Download PDF

Info

Publication number
CN201247781Y
CN201247781Y CNU2008201266248U CN200820126624U CN201247781Y CN 201247781 Y CN201247781 Y CN 201247781Y CN U2008201266248 U CNU2008201266248 U CN U2008201266248U CN 200820126624 U CN200820126624 U CN 200820126624U CN 201247781 Y CN201247781 Y CN 201247781Y
Authority
CN
China
Prior art keywords
bearing portion
chip
chip bearing
thin
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNU2008201266248U
Other languages
English (en)
Inventor
陈永华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CNU2008201266248U priority Critical patent/CN201247781Y/zh
Application granted granted Critical
Publication of CN201247781Y publication Critical patent/CN201247781Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Abstract

本实用新型提供了一种以一种能令芯片架设在最佳高度位置的金属支架构造作为基础,而运用于薄型发光二极管及其线架,以使薄型发光二极管能呈现出所需的光照角度;所述金属支架具有一芯片承载部、复数个与芯片承载部周缘保持隔绝间距的导电端子,所述芯片承载部厚度大于导电端子,且其底部具有冲压而成的穴槽、顶部具有一于穴槽成型时向上推挤而出以供芯片架设的上凸部,据此以通过冲压穴槽的技术,来简化制造工序、降低产业成本,并且还能以控制穴槽冲压深度的手段来改变上凸部的凸伸高度,以控制芯片之架设高度,除此之外,芯片承载部与芯片之间电热分离,其底面的导热效果也因穴槽的形成而有所提升。

Description

薄型发光二极管的线架构造
技术领域
本实用新型涉及一种发光二极管的线架结构,尤其涉及一种薄型发光二极管的线架结构。
背景技术
为了能控制薄型发光二极管(SMD LED),在实施时所呈现的光照角度,一般而言会在薄型发光二极管上设置透镜(又称:光罩、透光盖等),以使薄型发光二极管能散发出聚光或广角照射的效果;或者,可在薄型发光二极管制造时的封装阶段,直接令封装体呈现具有透镜效果的造型,而免除了透镜的设置。
然而,在控制薄型发光二极管光照角度的过程中,除了对透镜或封装体所呈现的曲度进行控制外,最重要的就是控制光源产生的位置,以使产生的光源能与透镜或封装体的曲度配合,才能令光照角度符合预期的结果,而芯片架设的高度,直接影响了光源焦距,一般而言,当芯片架设的越高时,芯片所产生的光源较不会朝四周散射,也因此能产生较集中的光源(光照角度较小、有效照射距离较远)。
为了使芯片能够被架高以呈现出期望的光照角度,现有技术设计出结构复杂的金属支架结构,并且必须在标准的制造过程中增加许多工序,以使芯片能被架设在较高的位置,例如:
中国台湾专利公报所刊载公告编号第441045号(可表面安装的发光二极管封装体)所示,以特制元件的手段,来产生供芯片架高的结构;其实施时先预留一腔穴,再在腔穴中另外嵌入一具高度较高的散热体,以使芯片能够被架设在较高的位置,类似种现有技术手段由于在制造过程中,必须增加预留腔穴、预制散热体、置入散热体、固定散热体等工序,因此不但容易降低产品的良率,也增加了许多的制造成本。
此外,中国台湾专利公报所刊载证书号M279026(表面粘着型发光二极管基座」所示,运用多层次结堆叠的手段,来产生供芯片架高的结构,此种多层次结堆叠的手段在实施上会消耗许多的金属基板,且还必须增加冲压与组合对位等额外工序,也容易造成产品良率降低及增加制造成本的问题。
发明内容
本实用新型的主要目的,在提供薄型发光二极管的芯片架设技术,为达上述目的,本实用新型提供一种薄型发光二极管的制造方法,以在过程中产生独特的金属支架构造,并以所述金属支架构造做为基础,而运用于薄型发光二极管及其线架结构。
薄型发光二极管的制造方法,包含下列步骤:
(A)金属钣片生成:预制一具薄片状的金属钣片(料带),并令金属钣片的底面形成若平行排列的下凸块。
(B)冲压金属支架:以冲压手段在金属钣片上冲出多个整齐排列的金属支架,令每一金属支架具有一芯片承载部、复数个与芯片承载部周缘保持隔绝间距的导电端子,所述芯片承载部位在凸块上,厚度大于导电端子,且其底部具有冲压而成的穴槽、顶部具有一在穴槽成型时向上推挤而出以供芯片架设的上凸部;据此,即可透过芯片穴槽成型的手段,来直接增加、控制芯片承载部顶端的高度。
(C)线架成型:以射出成型方式在每一金属支架上设置一碗状基座,且在芯片承载部及导电端子的顶面形成一碗状容置空间,并令芯片承载部底面与穴槽裸露在碗状基座底面,且以冲压方式在导线端子的末端形成阶状造型,使导线端子末端底面与芯片承载部底面位在同一基准面上。
(D)固晶:将芯片设置在芯片承载部的上凸部上。
(E)打线:将导线连接在芯片与导电端子之间。
(F)封装:在碗状容置空间中注入封装体,以将前述芯片及导线封装,即可在金属钣片上形成多个整齐排列的薄型发光二极管。
(G)切断:将薄型发光二极管的周缘(金属支架外缘)自金属钣片上切断分离,即可获得薄型发光二极管的完成品。
在前述制程进行时,可在芯片承载部底部侧边设置有供碗状基座射出成型时填充的凹阶部、也在导电端子上设置有供碗状基座射出成型时填充的贯孔,以使碗状基座可以对金属支架上上的芯片承载部及导电端子产生更良好的包夹定位效果;再者,所述碗状基座可具有一环设在上凸部周缘的遮罩体,以使芯片所产生的光源更为集中。
相较于先前技术,本实用新型令芯片承载部的底部具有冲压而成的穴槽,透过冲压穴槽的技术,来简化制造工序、降低产业成本,并且还能以控制穴槽冲压深度的手段来改变上凸部的凸伸高度,以控制芯片的架设高度,除此之外,芯片承载部与芯片之间电热分离,其穴槽还能增加芯片承载部底面的导热面积,以使导热效果获得提升,以利产业发展。
附图说明
图1是本实用新型优选实施例薄型发光二极管的制造方法示意图。
图2是本实用新型优选实施例的金属钣片剖视示意图。
图3是本实用新型优选实施例的金属支架平面图。
图4是本实用新型优选实施例的金属支架局部立体示意图。
图5是本实用新型优选实施例的线架平面图。
图6是本实用新型优选实施例的线架局部立体示意图。
图7是本实用新型优选实施例的薄型发光二极管剖视图。
图8是本实用新型优选实施例的薄型发光二极管底面示意图。
附图标记说明:100-金属钣片;101-凸块;10-金属支架;11-芯片承载部;12-导电端子;13-穴槽;14-上凸部;15-凹阶部;16-贯孔;20-碗状基座;21-遮罩体;30-芯片;40-导线;50-封装体;60-对位孔。
具体实施方式
以下结合附图,对实用新型上述的和另外的技术特征和优点作更详细的说明。
图1是本实用新型优选实施例所述的薄型发光二极管的制造方法的示意图,其包含下列步骤:步骤a:金属钣片生成、步骤b:冲压金属支架、步骤c:线架成型、步骤d:固晶、步骤e:打线、步骤f:封装、以及步骤g:切断,以获得薄型发光二极管的完成品。
请参阅图1和图2,其中图2是本实用新型优选实施例的金属钣片的剖视示意图,在制造薄型发光二极管时,先进行步骤a,预制一具薄片状的金属钣片100,并在所述金属钣片100的底面形成至少两个平行排列的凸块101。
请参阅图1和图3、图4,其中图3和图4是本实用新型优选实施例的金属支架平面图、局部立体示意图,在步骤b中,以冲压手段在所述金属钣片100上冲出多个整齐排列的金属支架10,以及复数个位于所述金属钣片100两侧的对位孔60。
每一金属支架10具有一芯片承载部11、以及复数个与所述芯片承载部11周缘保持隔绝间距的导电端子12;所述芯片承载部11位于所述凸块101上,其厚度大于所述导电端子12的厚度,且其底部具有冲压而成的穴槽13、顶部具有一在所述穴槽13成型时向上推挤而出以供芯片架设的上凸部14。
请参阅图1、图5和图6,其中图5和图6是本实用新型优选实施例的线架平面图、局部立体示意图。
步骤c:以射出成型手段在每一金属支架10上设置一碗状基座20,并在所述芯片承载部11和所述导电端子12的顶面形成一碗状容置空间。所述的芯片承载部11底面与所述穴槽13裸露(可参图7所示)在所述碗状基座20底面,并以冲压方式令所述导线端子12的末端形成阶状造型,使所述导线端子12末端底面与所述芯片承载部11底面位于同一基准面上。
请参阅图1和图7,其中图7是本实用新型优选实施例的薄型发光二极管的剖视图,待完成步骤c后,可将芯片30设置在所述芯片承载部11的上凸部14上,以完成步骤d;之后再利用导线40连接在所述芯片30与所述导电端子12间,以完成步骤e,在步骤e完成后即可在所述碗状容置空间中注入封装体50,以将所述芯片30和所述导线40封装,即完成步骤f,并形成多个整齐排列的薄型发光二极管,此时再进行步骤g,将每一薄型发光二极管的周缘(金属支架外缘)切断分离,即可获得薄型发光二极管的完成品。
值得一提的是,上述步骤中,在步骤d中,所述芯片30以电气隔离方式设置在芯片承载部11后,再利用步骤e将所述芯片30与所述导电端子12电连接,使所述芯片30与所述芯片承载部11电气隔离但仍可传导废热,即所谓电热分离,能更有效的传导废热,并且延长所述芯片30的使用寿命。
请参阅图7和图8,图8是本实用新型优选实施例的薄型发光二极管的底面示意图,通过上述步骤加工完成后的薄型发光二极管,由在所述芯片承载部11的底部具有冲压而成的穴槽13,通过冲压所述穴槽13的技术,可在简单的制造工序下直接形成上凸部14,以大幅增加所述芯片承载部11顶面的高度。其次,所述碗状基座20具有一环设在所述上凸部14周缘的遮罩体21,以使芯片所产生的光源更为集中。
除此之外,还能以控制所述穴槽13冲压深度的手段来改变上凸部14的凸伸高度,以控制芯片的架设高度,而且所述穴槽13还能增加所述芯片承载部11底面的导热面积及通风效果,以使导热效果获得提升。实施时,还可在所述穴槽13内填充导热、散热材料,例如:铜、银、铝、散热膏、以及陶瓷铝板、氮化铝等复合材料,当所述芯片30发光时,其废热可由所述芯片承载部11、所述穴槽13以及导热、散热材料向外传导,以增加整体散热效果。
请参阅图4和图8所示,在本实用新型优选实施例中,在所述芯片承载部11底部侧边冲压有供所述碗状基座20射出成型时填充的凹阶部15、也在所述导电端子12上设置供所述碗状基座20射出成型时填充的贯孔16,以使所述碗状基座20可在所述金属支架10上产生更良好的包夹定位效果。
以上说明对实用新型而言只是说明性的,而非限制性的,本领域普通技术人员理解,在不脱离以下所附权利要求所限定的精神和范围的情况下,可做出许多修改,变化,或等效,但都将落入本实用新型的保护范围内。

Claims (13)

1.一种薄型发光二极管,其特征在于,其包含:
一金属支架,包括一芯片承载部、以及复数个与芯片承载部周缘保持隔绝的导电端子;所述芯片承载部的厚度大于所述导电端子的厚度,且其底部具有冲压而成的穴槽、其顶部具有一在所述穴槽成型时向上推挤而出以供架设芯片的上凸部;
一碗状基座,所述碗状基座射出成型于所述金属支架,以在所述芯片承载部和所述导电端子的顶面形成一碗状容置空间,所述芯片承载部底面与所述穴槽裸露在所述碗状基座的底面;
一芯片,设置于所述芯片承载部上;
导线,连接在所述芯片与所述导电端子之间;
一封装体,填充于碗状容置空间中。
2.如权利要求1所述的薄型发光二极管,其特征在于,所述芯片承载部的底部侧边设置有供射出成型时填充的凹阶部。
3.如权利要求1所述的薄型发光二极管,其特征在于,所述导电端子上设置有供射出成型时填充的贯孔。
4.如权利要求1所述的薄型发光二极管,其特征在于,所述碗状基座具有一环设于所述上凸部周缘的遮罩体。
5.如权利要求1所述的薄型发光二极管,其特征在于,所述穴槽内填充有导热、散热材料。
6.如权利要求1所述的薄型发光二极管,其特征在于,所述芯片与所述芯片承载部之间电热分离。
7.一种薄型发光二极管的金属支架构造,其特征在于,其具有一芯片承载部、复数个与芯片承载部保持隔绝的导电端子;所述芯片承载部的厚度大于所述导电端子的厚度,且其底部具有冲压而成的穴槽、顶部具有一在所述穴槽成型时向上推挤而出的上凸部。
8.如权利要求7所述的薄型发光二极管的金属支架构造,其特征在于,所述芯片承载部的底部侧边设置有凹阶部。
9.如权利要求7所述的薄型发光二极管的金属支架构造,其特征在于,所述导电端子上设置有贯孔。
10.一种薄型发光二极管的线架构造,其特征在于,其包括金属钣片、至少两个金属支架、碗状基座,其中,
所述至少两个金属支架整齐排列,冲设于所述金属钣片上;
所述金属支架具有一芯片承载部、复数个与芯片承载部保持隔绝的导电端子;所述芯片承载部的厚度大于所述导电端子的厚度,且其底部具有冲压而成的穴槽,其顶部具有一在所述穴槽成型时向上推挤而出的上凸部;
所述碗状基座,射出成型在所述金属支架上,以在所述芯片承载部和所述导电端子的顶面形成一碗状容置空间,所述芯片承载部的底面与所述穴槽裸露在所述碗状基座的底面。
11.如权利要求10所述的薄型发光二极管的线架构造,其特征在于,所述芯片承载部的底部侧边设置有凹阶部。
12.如权利要求10所述的线架构造,其特征在于,所述导电端子上设置有贯孔。
13.如权利要求10所述薄型发光二极管的线架构造,其特征在于,所述碗状基座具有一环设于所述上凸部周缘的遮罩体。
CNU2008201266248U 2008-06-25 2008-06-25 薄型发光二极管的线架构造 Expired - Fee Related CN201247781Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU2008201266248U CN201247781Y (zh) 2008-06-25 2008-06-25 薄型发光二极管的线架构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU2008201266248U CN201247781Y (zh) 2008-06-25 2008-06-25 薄型发光二极管的线架构造

Publications (1)

Publication Number Publication Date
CN201247781Y true CN201247781Y (zh) 2009-05-27

Family

ID=40731606

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2008201266248U Expired - Fee Related CN201247781Y (zh) 2008-06-25 2008-06-25 薄型发光二极管的线架构造

Country Status (1)

Country Link
CN (1) CN201247781Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709441A (zh) * 2012-05-24 2012-10-03 重庆四联光电科技有限公司 Led封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709441A (zh) * 2012-05-24 2012-10-03 重庆四联光电科技有限公司 Led封装结构

Similar Documents

Publication Publication Date Title
CN101714597B (zh) 用于制造发光二极管封装的方法
US8716744B2 (en) LED package, method for making the LED package and light source having the same
CN103187409A (zh) 基于引线框架的led阵列封装光源模块
US20090023234A1 (en) Method for manufacturing light emitting diode package
CN102024882A (zh) 发光二极管装置及其制造方法
CN103367599A (zh) 发光二极管封装结构的制造方法
CN102738366A (zh) 用于表面贴装的led支架及制造方法、led灯
CN102820384B (zh) 发光二极管封装结构的制造方法
CN202434513U (zh) 基于引线框架的led阵列封装光源模块
CN103094464B (zh) 高导热基板及具该基板的发光二极管元件与制作方法
CN201247781Y (zh) 薄型发光二极管的线架构造
WO2007013774A1 (en) Light emitting device package structure, method of manufacturing the light emitting device package structure, and method of manufacturing light emitting device adopting the same
KR101347454B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
CN101615644B (zh) 一种薄型发光二极管及其制造方法
CN103258946A (zh) 发光二极管灯条及其制造方法
CN103579450A (zh) 发光二极管灯条
KR101190281B1 (ko) Led 램프 모듈의 방열기판구조체 및 그 제조방법
CN202188450U (zh) 一种led模组及照明装置
CN201204209Y (zh) Led引线基座
KR100961770B1 (ko) 발광다이오드 소자의 패키징 방법
KR100592328B1 (ko) 발광다이오드 모듈의 제조방법 및 발광다이오드 모듈
TW201403893A (zh) 發光二極體及其製造方法
CN103531696B (zh) 封装胶成型治具及其操作方法
KR20080022460A (ko) 서브 마운트 타입 발광 다이오드 패키지 및 이의 제조방법
CN102252201A (zh) 凸杯结构led球泡灯

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20110625