CN201204728Y

CN201204728Y - 一种led的驱动芯片

Info

Publication number: CN201204728Y
Application number: CNU2008200803753U
Authority: CN
Inventors: 商松
Original assignee: Beijing Zhongqing Micro Digital Equipment Development Co Ltd
Current assignee: Beijing Zhongqing Micro Digital Equipment Development Co Ltd
Priority date: 2008-05-05
Filing date: 2008-05-05
Publication date: 2009-03-04
Anticipated expiration: 2018-05-05

Abstract

本实用新型公开了一种LED的驱动芯片，其驱动电路封装在一个四边形的封装体中，所述封装体表面的任一边角上设置有标记，所述驱动芯片的引脚以所述标记为起点按顺序分布在所述封装体的四周。本实用新型增加了对驱动芯片边长的利用率，减小了驱动芯片的面积。

Description

一种LED的驱动芯片

技术领域

本实用新型涉及一种芯片，尤其涉及一种LED的驱动芯片。

背景技术

随着电子技术的高速发展，LED显示屏、LED灯饰等越来广泛地应用于各行业，同时要求显示屏及LED灯饰PCB单元板的设计向高精度、高密度、高性能转型。而PCB单元板的设计向小尺寸方向发展是转型的重点之一。

PCB单元板上LED发光二极管的工作状态由驱动芯片控制，如图1所示，驱动芯片通过串行数据输入以及并行数据输出对LED灯的亮度和灰度进行控制。

现有的驱动芯片如图2所示，其所有的引脚分布在所述驱动芯片相对的两侧。由于引脚的个数是确定的，而在驱动芯片相对两侧的分布，需要所述驱动芯片中相对两侧的尺寸较大，使驱动芯片的面积较大。驱动芯片面积大的话，就会占用PCB板更大的区域，不利于所述PCB板尺寸的缩小。

因此，现有技术存在缺陷，有待于进一步改进和发展。

实用新型内容

本实用新型的目的在于提供一种小尺寸的LED驱动芯片。

本实用新型的技术方案如下：

一种LED的驱动芯片，其驱动电路封装在一个四边形的封装体中，其中，所述封装体表面的任一边角上设置有标记，所述驱动芯片的引脚以所述标记为起点按顺序分布在所述封装体的四周。

所述的驱动芯片，其中，所述封装体底部设置有裸露的焊盘。

所述的驱动芯片，其中，所述引脚共有二十四个，分别为：

控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、十六个恒流驱动输出端、输出使能的输入端、串行数据的输出端、外接电阻输入端和供给电压输入端。

所述的驱动芯片，其中，所述标记位于所述封装体的正表面或背面。

所述的驱动芯片，其中，所述标记位于所述封装体的背面，所述引脚按照顺时针或逆时针的顺序分布。

所述的任一驱动芯片，其中，所述引脚的分布顺序依次为：控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端至第十六恒流驱动输出端、输出使能的输入端、串行数据的输出端、外接电阻输入端和供给电压输入端。

所述的任一驱动芯片，其中，所述引脚的分布顺序依次为：控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端、供给电压输入端、第二恒流驱动输出端至第十六恒流驱动输出端、输出使能的输入端、串行数据的输出端和外接电阻输入端。

所述任一的驱动芯片，其中，所述引脚的分布顺序依次为：控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端、第二恒流驱动输出端、供给电压输入端、第三恒流驱动输出端至第十六恒流驱动输出端、输出使能的输入端、串行数据的输出端和外接电阻输入端。

所述的任一驱动芯片，其中，所述引脚的分布顺序依次为：控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端至第七恒流驱动输出端、供给电压输入端、第八恒流驱动输出端至第十六恒流驱动输出端、输出使能的输入端、串行数据的输出端和外接电阻输入端。

所述的任一驱动芯片，其中，所述引脚的分布顺序依次为：控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端至第八恒流驱动输出端、供给电压输入端、第九恒流驱动输出端至第十六恒流驱动输出端、输出使能的输入端、串行数据的输出端和外接电阻输入端。

所述的任一驱动芯片，其中，所述引脚的分布顺序依次为：控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端至第十三恒流驱动输出端、供给电压输入端、第十四恒流驱动输出端至第十六恒流驱动输出端、输出使能的输入端、串行数据的输出端和外接电阻输入端。

所述的任一驱动芯片，其中，所述引脚的分布顺序依次为：控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端至第十四恒流驱动输出端、供给电压输入端、第十五恒流驱动输出端至第十六恒流驱动输出端、输出使能的输入端、串行数据的输出端和外接电阻输入端。

所述的任一驱动芯片，其中，所述引脚的分布顺序依次为：控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端至第十六恒流驱动输出端、供给电压输入端、输出使能的输入端、串行数据的输出端和外接电阻输入端。

所述的任一驱动芯片，其中，所述四边形为正方形。

所述的任一驱动芯片，其中，所述恒流驱动输出端用于连接所要驱动的LED灯；所述外接电阻输入端用于设置所述恒流驱动输出端输出电流的大小。

与现有技术相比，本实用新型将引脚设置在LED的驱动芯片的四周，增加了对驱动芯片边长的利用率，减小了驱动芯片的面积。

附图说明

图1为现有技术下驱动芯片同LED灯的连接示意图；

图2为现有技术下驱动芯片的引脚分布示意图；

图3为本实用新型驱动芯片横截面的示意图；

图4为本实用新型驱动芯片正表面的主视图；

图5为本实用新型驱动芯片背面的主视图；

图6为本实用新型驱动芯片连接LED灯的示意图；

图7为本实用新型引脚排序的第二种实施例的示意图；

图8为本实用新型引脚排序的第三种实施例的示意图；

图9为本实用新型引脚排序的第四种实施例的示意图；

图10为本实用新型引脚排序的第五种实施例的示意图；

图11为本实用新型引脚排序的第六种实施例的示意图；

图12为本实用新型引脚排序的第七种实施例的示意图；

图13为本实用新型引脚排序的第八种实施例的示意图。

具体实施方式

下面结合附图，对本实用新型的较佳实施例作进一步详细说明。

本实用新型提供的LED的驱动芯片300，如图3所示，其驱动电路301封装在封装体302中。所述封装体302正表面的任一边角上设置有标记305，所述驱动芯片300的引脚306以所述标记305为起点，按照顺时针的顺序均匀分布在所述封装体302的四周，也就是分布在所述封装体302表面的四个边上，如图4所示。本实用新型中所述封装体302为一为正方形，也可以根据需要设置为矩形，其正面上的标记305为圆圈。

本实用新型还可以将所述标记305设置在所述封装体302的背面，如图5所示，所述封装体背面上的标记为一缺角307。本实用新型的引脚306可以以所述封装体背面上的缺角标记307为起点，按照逆时针的顺序分布在所述封装体302背面的四个边上。

所述引脚306分布在所述封装体302四周侧边上的设置，充分利用了封装体的边长，使封装体可以缩短边长从而减小表面积。

所述封装体302底部可以设置有裸露的焊盘303，如图3所示。本实用新型可以采用QFN(Quad Flat No-lead Package，方形扁平无引脚封装)或FBP(Flat Bump Package)对所述驱动电路301进行封装，所述焊盘303的设置，可以有效地释放所述封装体302内部的热量，提高了所述驱动芯片300的散热效率，还可以使所述驱动电路301的工作更稳定。

本实用新型的一个优选实施例中，所述引脚306共有二十四个，以在所述封装体302每个边上分布六个的形式，均与分布在所述封装体四周。所述二十四个引脚分别是以所述标志305为起点，按照顺时针的顺序依次分布为：第一个引脚控制逻辑的接地端(GND)、第二个引脚串行数据的输入端(SERIAL-IN)、第三个引脚时钟输入端(CLOCK)、第四个引脚数据选通的输入端(LOAD)、第五个引脚至第二十个引脚分别为十六个恒流驱动输出端(OUT0-OUT15)、第二十一个引脚输出使能的输入端(OEB)、第二十二个引脚串行数据的输出端(SERIAL-OUT)、第二十三个引脚外接电阻输入端(R-EXT)和第二十四个引脚供给电压输入端(VDD)，如图4所示。所述恒流驱动输出端用于连接所要驱动的LED灯，如图6所示；所述外接电阻输入端用于设置所述恒流驱动输出端输出电流的大小。

本实用新型在设置引脚306在所述封装体302四周的排序时，为了减少所述电压输入端和控制逻辑的接地端之间发生短路，尽量增加所述电压输入端和所述控制逻辑的接地端之间的间距。因此，对于所述引脚306的排序，如图4所示的实施例中，所述电压输入端和所述控制逻辑的接地端分别位于所述封装体302表面顶角的两侧。本实用新型具有二十四个引脚的驱动芯片302，关于所述引脚306的排序还有另外七个优选实施例。

本实用新型二十四个引脚排序的第二个优选实施例中，所述二十四个引脚306以所述标志305为起点，按照顺时针的顺序依次分布为，如图7所示：第一个引脚控制逻辑的接地端、第二个引脚串行数据的输入端、第三个引脚时钟输入端、第四个引脚数据选通的输入端、第五引脚第一恒流驱动输出端、第六个引脚供给电压输入端、第七个引脚至第二十一个引脚分别为第二恒流驱动输出端至第十六恒流驱动输出端、第二十二个引脚输出使能的输入端、第二十三个引脚串行数据的输出端和第二十四个引脚外接电阻输入端。本实施例中，所述控制逻辑的接地端和供给电压输入端，分别位于所述封装体302一边的顶端和末端距离很远，所以大大减小了所述控制逻辑的接地端和供给电压输入端之间发生短路的几率。

本实用新型二十四个引脚排序的第三个优选实施例中，所述二十四个引脚306以所述标志305为起点，按照顺时针的顺序依次分布为，如图8所示：所述引脚306的分布顺序依次为：第一个引脚控制逻辑的接地端、第二个引脚串行数据的输入端、第三个引脚时钟输入端、第四个引脚数据选通的输入端、第五个引脚第一恒流驱动输出端、第六个引脚第二恒流驱动输出端、第七个引脚供给电压输入端、第八个引脚至第二十一个引脚分别为为第三恒流驱动输出端至第十六恒流驱动输出端、第二十二个引脚输出使能的输入端、第二十三个引脚串行数据的输出端和第二十四个引脚外接电阻输入端。本实施例中所述控制逻辑的接地端和供给电压输入端，分别位于所述封装体302的不同侧边上距离很远，所以大大减小了所述控制逻辑的接地端和供给电压输入端之间发生短路的几率。

本实用新型二十四个引脚排序的第四个优选实施例中，所述二十四个引脚306以所述标志305为起点，按照顺时针的顺序依次分布为，如图9所示：所述引脚306的分布顺序依次为：第一个引脚控制逻辑的接地端、第二个引脚串行数据的输入端、第三个引脚时钟输入端、第四个引脚数据选通的输入端、第五个引脚至第十一个引脚分别为第一恒流驱动输出端至第七恒流驱动输出端、第十二个引脚供给电压输入端、第十三个引脚至第二十一个引脚分别为第八恒流驱动输出端至第十六恒流驱动输出端、第二十二个引脚为输出使能的输入端、第二十三个引脚为串行数据的输出端，第二十四个引脚为外接电阻输入端。本实施例中所述控制逻辑的接地端和供给电压输入端，分别位于所述封装体302表面的对角线上距离很远，所以大大减小了所述控制逻辑的接地端和供给电压输入端之间发生短路的几率。

本实用新型二十四个引脚排序的第五个优选实施例中，所述二十四个引脚306以所述标志305为起点，按照顺时针的顺序依次分布为，如图10所示：所述引脚306的分布顺序依次为：第一个引脚控制逻辑的接地端、第二个引脚串行数据的输入端、第三个引脚时钟输入端、第四个引脚数据选通的输入端、第五个引脚至第十二个引脚分别为第一恒流驱动输出端至第八恒流驱动输出端、第十三个引脚供给电压输入端、第十四个引脚至第二十二十一个引脚分别为第九恒流驱动输出端至第十六恒流驱动输出端、第二十二个引脚输出使能的输入端、第二十三个引脚串行数据的输出端和第二十四个引脚外接电阻输入端。本实施例中所述控制逻辑的接地端和供给电压输入端，分别位于所述封装体302表面的对角线上距离很远，所以大大减小了所述控制逻辑的接地端和供给电压输入端之间发生短路的几率。

本实用新型二十四个引脚排序的第六个优选实施例中，所述二十四个引脚306以所述标志305为起点，按照顺时针的顺序依次分布为，如图11所示：所述引脚306的分布顺序依次为：第一个引脚控制逻辑的接地端、第二个引脚串行数据的输入端、第三个引脚时钟输入端、第四个引脚数据选通的输入端、第五个引脚至第十七个引脚分别为第一恒流驱动输出端至第十三恒流驱动输出端、第十八个引脚供给电压输入端、第十九个引脚至第二十一个引脚分别为第十四恒流驱动输出端至第十六恒流驱动输出端、第二十二个引脚输出使能的输入端、第二十三个引脚串行数据的输出端和第二十四个引脚外接电阻输入端。本实施例中所述控制逻辑的接地端和供给电压输入端，分别位于所述封装体302相对的两个侧边上距离很远，所以大大减小了所述控制逻辑的接地端和供给电压输入端之间发生短路的几率。

本实用新型二十四个引脚排序的第七个优选实施例中，所述二十四个引脚306以所述标志305为起点，按照顺时针的顺序依次分布为，如图12所示：所述引脚306的分布顺序依次为：第一个引脚控制逻辑的接地端、第二个引脚串行数据的输入端、第三个引脚时钟输入端、第四个引脚数据选通的输入端、第五个引脚至第十八个引脚分别为第一恒流驱动输出端至第十四恒流驱动输出端、第十九个引脚供给电压输入端、第二十个引脚和第二十一个引脚分别是第十五恒流驱动输出端和第十六恒流驱动输出端、第二十二个引脚输出使能的输入端、第二十三个引脚串行数据的输出端和第二十四个外接电阻输入端。本实施例中所述控制逻辑的接地端和供给电压输入端，分别位于所述封装体302的不同侧边上距离很远，所以大大减小了所述控制逻辑的接地端和供给电压输入端之间发生短路的几率。

本实用新型二十四个引脚排序的第八个优选实施例中，所述二十四个引脚306以所述标志305为起点，按照顺时针的顺序依次分布为，如图13所示：所述引脚306的分布顺序依次为：第一个引脚控制逻辑的接地端、第二个引脚串行数据的输入端、第三个引脚时钟输入端、第四个引脚数据选通的输入端、第五个引脚至第二十个引脚分别是第一恒流驱动输出端至第十六恒流驱动输出端、第二十一个引脚供给电压输入端、第二十二个引脚输出使能的输入端、第二十三个引脚串行数据的输出端和第二十四个引脚外接电阻输入端。本实施例中所述控制逻辑的接地端和供给电压输入端，分别位于所述封装体302的不同侧边上距离很远，所以大大减小了所述控制逻辑的接地端和供给电压输入端之间发生短路的几率。

本实用新型提供的LED的驱动芯片，首先，将驱动芯片的引脚设置在其四周，提高了封装体的边长的利用率，封装体可以缩短边长从而减小表面积、体积和重量，使LED的驱动芯片可以应用与对小尺寸有很高要求的PCB板；其次，在封装体的底部设置裸露的焊盘，所述封装体采用了QFN或FBP的封装方式，使所述驱动芯片的散热性能更好。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。

Claims

1、一种LED的驱动芯片，其驱动电路封装在一个四边形的封装体中，其特征在于，所述封装体表面的任一边角上设置有标记，所述驱动芯片的引脚以所述标记为起点按顺序分布在所述封装体的四周。

2、根据权利要求1所述的驱动芯片，其特征在于，所述封装体底部设置有裸露的焊盘。

3、根据权利要求2所述的驱动芯片，其特征在于，所述引脚共有二十四个，分别为:

4、根据权利要求3所述的驱动芯片，其特征在于，所述标记位于所述封装体的正表面或背面。

5、根据权利要求4所述的驱动芯片，其特征在于，所述引脚按照顺时针或逆时针的顺序分布。

6、根据权利要求4或5所述的任一驱动芯片，其特征在于，所述引脚的分布顺序依次为:控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端至第十六恒流驱动输出端、输出使能的输入端、串行数据的输出端、外接电阻输入端和供给电压输入端。

7、根据权利要求4或5所述的任一驱动芯片，其特征在于，所述引脚的分布顺序依次为:控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端、供给电压输入端、第二恒流驱动输出端至第十六恒流驱动输出端、输出使能的输入端、串行数据的输出端和外接电阻输入端。

8、根据权利要求4或5所述任一的驱动芯片，其特征在于，所述引脚的分布顺序依次为:控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端、第二恒流驱动输出端、供给电压输入端、第三恒流驱动输出端至第十六恒流驱动输出端、输出使能的输入端、串行数据的输出端和外接电阻输入端。

9、根据权利要求4或5所述的任一驱动芯片，其特征在于，所述引脚的分布顺序依次为:控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端至第七恒流驱动输出端、供给电压输入端、第八恒流驱动输出端至第十六恒流驱动输出端、输出使能的输入端、串行数据的输出端和外接电阻输入端。

10、根据权利要求4或5所述的任一驱动芯片，其特征在于，所述引脚的分布顺序依次为:控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端至第八恒流驱动输出端、供给电压输入端、第九恒流驱动输出端至第十六恒流驱动输出端、输出使能的输入端、串行数据的输出端和外接电阻输入端。

11、根据权利要求4或5所述的任一驱动芯片，其特征在于，所述引脚的分布顺序依次为:控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端至第十三恒流驱动输出端、供给电压输入端、第十四恒流驱动输出端至第十六恒流驱动输出端、输出使能的输入端、串行数据的输出端和外接电阻输入端。

12、根据权利要求4或5所述的任一驱动芯片，其特征在于，所述引脚的分布顺序依次为:控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端至第十四恒流驱动输出端、供给电压输入端、第十五恒流驱动输出端至第十六恒流驱动输出端、输出使能的输入端、串行数据的输出端和外接电阻输入端。

13、根据权利要求4或5所述的任一驱动芯片，其特征在于，所述引脚的分布顺序依次为:控制逻辑的接地端、串行数据的输入端、时钟输入端、数据选通的输入端、第一恒流驱动输出端至第十六恒流驱动输出端、供给电压输入端、输出使能的输入端、串行数据的输出端和外接电阻输入端。

14、根据权利要求4或5所述的任一驱动芯片，其特征在于，所述四边形为正方形。

15、根据权利要求4或5所述的任一驱动芯片，其特征在于，所述恒流驱动输出端用于连接所要驱动的LED灯；所述外接电阻输入端用于设置所述恒流驱动输出端输出电流的大小。