CN1997769B - 具有较小的开口尺寸的双层阴影掩模及其制作和使用方法 - Google Patents

具有较小的开口尺寸的双层阴影掩模及其制作和使用方法 Download PDF

Info

Publication number
CN1997769B
CN1997769B CN2004800437056A CN200480043705A CN1997769B CN 1997769 B CN1997769 B CN 1997769B CN 2004800437056 A CN2004800437056 A CN 2004800437056A CN 200480043705 A CN200480043705 A CN 200480043705A CN 1997769 B CN1997769 B CN 1997769B
Authority
CN
China
Prior art keywords
layer
opening
cavity
shadow mask
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800437056A
Other languages
English (en)
Other versions
CN1997769A (zh
Inventor
托马斯·彼得·布罗迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantech Global Ltd
Original Assignee
Advantech Global Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantech Global Ltd filed Critical Advantech Global Ltd
Publication of CN1997769A publication Critical patent/CN1997769A/zh
Application granted granted Critical
Publication of CN1997769B publication Critical patent/CN1997769B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/562Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks for coating elongated substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供具有较小开口尺寸的双层阴影掩模及其制作和使用方法。本发明的双层阴影掩模适于用来在生产系统中经由沉积而制造电子器件。本发明的双层阴影掩模通过将较厚的第一掩模结合到相对较薄的第二掩模上而形成,其中第一掩模包括例如通过蚀刻而形成的多个开口,第二掩模通过电解工艺而形成,并且包括由光刻胶构图而形成的多个开口。在第一掩模上对准并结合第二掩模,并且希望它们各自的开口彼此偏移。双层阴影掩模的各自的开口的偏移量决定了最后获得的开口尺寸,最后获得的开口尺寸可以接近于0微米,在沉积生产系统中,可以穿过上述开口而在衬底上沉积材料。

Description

具有较小的开口尺寸的双层阴影掩模及其制作和使用方法
技术领域
本发明涉及阴影掩模(shadow mask),特别涉及用于在衬底上形成电子元件的双层阴影掩模。
背景技术
有源矩阵底板广泛地应用于平板显示器中,用于将信号路由到显示器的像素、以产生可视的画面。目前,用于平板显示器的有源矩阵底板是通过光刻制造工艺而形成的,对于更大的和具有更高分辨率的显示器的需求在市场上促进了光刻制造工艺的发展,然而并不能够采用其他的制造工艺来制造高分辨率的显示器。光刻技术是一种图案定义技术,其利用例如紫外线(UV)辐射的电磁辐射,从而使衬底表面沉积的抗蚀剂层曝光。用于生产有源矩阵底板的示例性的光刻工艺步骤包括涂敷光刻胶、前烘、浸泡、烘焙、对准/曝光、显影、漂洗、烘焙、沉积层、去除光刻胶、清洗/漂洗以及干燥。可以看出,有源矩阵底板制作工艺包括多个沉积和蚀刻步骤,以限定出底板的适当的图案。
由于采用光刻制造工艺需要多个步骤来形成有源矩阵底板,因此用于批量生产底板的具有足够容量的制造车间是非常昂贵的。制造有源矩阵底板所需设备的示例性的部分列表包括玻璃处理设备、湿/干去除设备、玻璃清洗设备、湿法清洗设备、等离子体化学汽相淀积(CVD)设备、激光设备、结晶设备、溅射设备、离子注入设备、抗蚀剂涂敷设备、抗蚀剂去除设备、显影设备、粒子检测设备、曝光系统、阵列修补/修复设备、干蚀刻系统、防静电的放电设备、湿蚀刻系统以及清洁炉。此外,由于有源矩阵底板制作工艺的本质,因此必须在一级或十级清洁间里使用前述的设备。另外,所需设备的数量和每件设备的尺寸使得清洁间必须具有相对较大的面积,这一点可能是相对昂贵的。
可选地,汽相淀积阴影掩模工艺是众所周知的,并且已在微电子制造领域使用了多年。与光刻工艺相比,汽相淀积阴影掩模工艺是一种成本和复杂性较低的制造工艺;然而,例如通过阴影掩模技术形成的有源矩阵底板的可实现的分辨率有限。在美国专利申请2003/0193285、2002/0011785以及美国专利6,384,529和4,919,749中公开了汽相淀积阴影掩模工艺及其相关的工艺。
目前,由于缺乏足够高的分辨率而不能满足目前对高分辨率产品(例如有源矩阵底板)的需求,因此阴影掩模制造技术没有得到人们的关注。因此,光刻制造技术继续被用来生产这种高分辨率的产品。
此外,汽相淀积阴影掩模工艺还具有其他的某些局限性,在产业中已充分认识到这一点。例如,可以精确地在阴影掩模内生产的最小开口尺寸取决于几个因素,例如阴影掩模的厚度和阴影掩模的总面积,这一点是本领域的技术人员众所周知的。更具体地,阴影掩模的面积越大,阴影掩模就必须越厚,以便在处理和使用过程中保持强度和结构的完整性。然而,阴影掩模的材料越厚,就越难以实现较高的准确性和较小的开口。因此,通过利用汽相淀积阴影掩模工艺来实现较小的微电子学尺寸、从而实现较高分辨率的能力,受到例如阴影掩模的厚度和总面积等因素的限制。
因此,现有技术中需要但是未公开的是用于提高汽相淀积阴影掩模工艺的分辨率、从而将其应用延伸到制作尤其是制作高分辨率的平板显示器的方法和装置。对于本领域的技术人员来说,在阅读和理解了下面的详细说明之后,其他需要将会变得显而易见。
发明内容
本发明提供了一种汽相淀积阴影掩模,所述阴影掩模包括:具有第一开口的第一层,所述第一开口穿过所述第一层;以及具有第二开口的第二层,所述第二开口穿过所述第二层。所述第一层和所述第二层结合在一起,并且所述第一开口的至少一部分与所述第二开口的至少一部分对准,以限定出穿过所述第一层和所述第二层的第三开口。
所述第一开口和所述第二开口可以相对于彼此完全对准,或者可以相对于彼此偏移。当所述第一层和所述第二层对准时,所述第一层的一部分可以通过所述第二开口而暴露和/或所述第二层的一部分可以通过所述第一开口而暴露。
所述第一开口包括经由所述第一层的一侧而形成的第一空腔和经由所述第一层的另一侧而形成的第二空腔。所述第一空腔的至少一部分可与所述第二空腔对准,以限定出所述第一开口。
所述第一空腔可延伸到所述第一层中,并且延伸基本穿过所述第一层的距离;所述第二空腔可延伸到所述第一层中,并且延伸的距离小于所述第一空腔延伸的距离。所述第一空腔与所述第二空腔的会合点可在所述第一空腔中限定出边缘,所述边缘可围绕所述第一空腔的内部延伸。
所述第三开口的形状可为正方形、矩形、圆形或椭圆形。
本发明还提供一种用于形成汽相淀积阴影掩模的方法。所述方法包括穿过第一层限定出第一开口以及穿过第二层限定出第二开口。所述第一层和所述第二层结合在一起,并且所述第一开口与所述第二开口至少部分对准,以穿过所述第一层和所述第二层限定出第三开口。
所述限定第一开口的步骤可包括经由所述第一层的一侧在所述第一层内限定出第一空腔,以使得所述第一空腔部分延伸到所述第一层中;以及经由所述第一层的另一侧在所述第一层内限定出第二空腔,以使得所述第二空腔与所述第一空腔连接,并且所述第一空腔与所述第二空腔至少部分地彼此对准,以限定出所述第一开口。所述第一空腔可由所述第一层中的一个或多个表面限定,随着与所述第一层的一侧的距离增加,所述一个或多个表面开始会聚;以及所述第二空腔可由所述第一层中的一个或多个其他表面限定,随着与所述第一层的另一侧的距离增加,所述一个或多个其他表面开始会聚;
每个空腔都可以为正方形、矩形、圆形或椭圆形。圆形或椭圆形空腔包括一个连续表面,而正方形或矩形空腔包括四个匹配表面。
所述限定第二开口的步骤可包括:在衬底上沉积第一材料,并且在所述第一材料中限定出第一图案,从而所述衬底的至少一部分通过所述第一材料而被暴露。可在所述衬底的所述暴露的至少一部分上沉积第二材料。所述第二材料可与所述衬底和所述第一材料分离,从而被分离的第二材料限定出具有所述第二开口的所述第二层,其中所述第二开口穿过所述第二层。
本发明还提供了一种利用汽相淀积阴影掩模在衬底上沉积材料的方法。所述方法可包括:提供具有第一层和第二层的阴影掩模,其中所述第一层具有第一开口,所述第一开口穿过所述第一层,所述第二层具有第二开口,所述第二开口穿过所述第二层。所述第一层和所述第二层结合在一起,并且所述第一开口的至少一部分与所述第二开口的至少一部分对准,以限定出穿过所述第一层和所述第二层的第三开口。将所述阴影掩模设置在真空容器中,并设置在材料沉积源与衬底之间。在所述真空容器中存在真空的情况下,将来自所述材料沉积源的材料经由所述第三开口沉积到所述衬底上。
所述沉积材料的步骤可以包括在所述第一开口的表面和/或在通过所述第一开口而暴露的所述第二层的表面上沉积材料。
本发明还提供了一种汽相淀积阴影掩模,包括结合在一起的第一层和第二层,并且穿过所述第一层和所述第二层限定出沉积开口,所述沉积开口通过所述第一层中的第一开口和所述第二层中的第二开口的至少部分对准而形成。
所述第一层的一部分可通过所述第二开口而被暴露,和/或所述第二层的一部分可通过所述第一开口而被暴露。
所述第一开口由所述第一层中至少部分对准的第一空腔和第二空腔限定。
限定出所述第一空腔的一个或多个表面可以以递增的距离会聚到所述第一层中。限定出所述第二空腔的一个或多个表面可以以递增的距离会聚到所述第一层中。
所述沉积开口的轮廓可具有正方形、矩形、圆形或椭圆形的形式。
最后,本发明提供了一种汽相淀积阴影掩模,包括结合在一起的一对层,穿过所述一对层限定出沉积开口,所述沉积开口通过一层中的第一开口和另一层中的第二开口的偏移对准而形成。
附图说明
图1A示出了根据本发明的双层阴影掩模沿着图1B的线A-A剖开的截面图;
图1B示出了本发明的双层阴影掩模的顶视图;
图2示出了用于制作本发明的双层阴影掩模的方法的流程图;
图3示出了利用多个本发明的双层阴影掩模形成的示意性的多层电路;
图4A示出了采用本发明的双层阴影掩模的、用于生产电子器件的示例性的生产系统;以及
图4B示出了图4A的细节A的放大图。
具体实施方式
图1A示出了沿着图1B的线A-A剖开的双层阴影掩模100的截面图,图1B是根据本发明的双层阴影掩模100的顶视图。双层阴影掩模100适于在用于制造电子器件的生产系统(例如真空室中的标准汽相淀积)中使用,并且提供的开口尺寸比传统单层阴影掩模所提供的开口尺寸更小。
双层阴影掩模100包括由例如镍、铬、铁或铜构成、并具有例如150-200微米的厚度的第一层或第一掩模110。双层阴影掩模100的第一掩模110结合到更薄的第二层或第二掩模112上,其中第二掩模112例如通过镍电镀工艺而由镍构成、并具有例如10微米的最小厚度。第一掩模110和第二掩模112通过例如但不限于电阻焊接或电铸焊接等众所周知的技术结合在一起,以形成双层阴影掩模100。
第一掩模110包括第一开口114,其中,通过在第一掩模110的、与第二掩模112相对的一侧限定第一空腔116,以及在第一掩模110的、与第二掩模112相邻的一侧限定第二空腔118而形成第一开口114。期望第一空腔116与第二空腔118彼此中心对准,以限定出穿过第一掩模110延伸的第一开口114。更具体地,第一空腔116被如下限定:例如在第一掩模110的一侧将第一空腔116蚀刻到恰好小于第一掩模110的全部厚度的深度。第二空腔118为浅孔形式,并且其被如下限定:例如在第一掩模110的另一侧对第二空腔118进行蚀刻。第一空腔116和第二空腔118的组合限定出第一开口114。
边缘120通过第一空腔116和第二空腔118的相交而被限定在第一开口114内。第一空腔116的宽度和第二空腔118的宽度可以具有非常粗略的尺寸。边缘120的相对侧之间的宽度121取决于第一空腔116的深度和第二空腔118的深度。具体地,第一空腔116越深,第二空腔118越浅,边缘120的宽度121则越小。
第二掩模112包括第二开口122,第二开口122具有例如第一边缘124和第二边缘126的一个或多个边缘,其中期望借助于在牺牲衬底(未示出)上以负像图案的形式固化和构图的光刻胶,而在第二掩膜中限定出上述边缘。之后,期望通过电解工艺而将例如镍沉积到已固化和构图的光刻胶上,其沉积厚度与牺牲衬底上的光刻胶的厚度(高度)大约相同。然后,令光刻胶溶解并去除牺牲衬底,从而留下期望的正像图案,在这种情况下,由镍构成的第二掩模112内可以形成具有任何期望的形状和尺寸的第二开口122。用于形成第二掩模112的该工艺公知为“上电镀(plate-up)”图案定义工艺。然而,本领域的技术人员将会意识到可以采用例如蚀刻或“下电镀(plate-down)”工艺的其他众所周知的图案限定工艺来形成第二掩模112。
然后,将第二掩模112与第一掩模110结合(例如焊接),并且第二掩模112的第二开口122相对于第一掩模110的第一开口114移动或偏移。最终获得的第一开口114与第二开口122对准的区域穿过双层阴影掩模100限定出具有期望的尺寸和几何形状的开口130,可以穿过开口130来沉积材料以形成元件。图1A和图1B中示出的开口130不应当被解释为局限于任何特定的形状,因为开口130可以是例如正方形、矩形、圆形或椭圆形的任何期望的形状。
将第二掩模112结合到第一掩模110上以形成双层阴影掩模100不仅提供了用于实现较小开口尺寸的方式,而且使得双层阴影掩模100在处理和使用过程中能够具有适合保持强度和结构完整性的总厚度。
图2示出了根据本发明的用于制作双层阴影掩模100的方法200的流程图。在步骤210,具有一个或多个开口(例如第一开口114)的较厚的掩模(例如第一掩模110)例如由一片镍、铬、铁或铜构成。所述片状材料具有例如150-200微米的厚度。例如通过在所述片的一侧蚀刻第一较深的空腔(例如第一空腔116)、以及在所述片的相对侧蚀刻第二较浅的空腔(例如第二空腔118),而形成各个开口。根据特定的预定图案,使各个开口形成为具有预定的大小和位置。
在步骤212,具有一个或多个开口(例如第二开口122)的较薄的掩模(例如第二掩模112)例如通过镍电镀工艺由一片镍构成,并具有例如10微米的最小厚度。可以通过将镍电解沉积到与在牺牲衬底上沉积的已固化和构图的光刻胶的厚度大约相同的厚度,而形成各个开口。然后,令光刻胶溶解并去除牺牲衬底,从而留下其中形成有一个或多个开口的镍层。根据特定的预定图案,使各个开口形成为具有预定的形状、尺寸和位置。
在步骤214,将在步骤212中形成的较薄的掩模与在步骤210中形成的较厚的掩模结合,以使它们各自的开口相对于彼此移动或偏移。例如,参照图1A,将第二掩模112与第一掩模110结合,以使得第一开口114的边缘120的至少一部分对准在第二开口122的第一边缘124和第二边缘126之间。因此,第二掩模112的一部分被设置成与第一开口114相对,并且在该实施例中,通过第二开口122的第一边缘124和与第二开口122对准的第一开口114的边缘120的一部分之间的距离限定出开口130的宽度“w”。根据特定的图案,预先确定第二掩模112与第一掩模110之间移动或偏移的量、从而确定各个开口130的宽度“w”。各个开口130的宽度“w”的范围可以从第二开口122的全部宽度(即没有偏移)到接近0微米(即最大偏移)。由于边缘120的宽度121可能是实现开口130的全部宽度的障碍,因此希望边缘120尽可能地锋利,例如像刀的边缘一样锋利。然而,这一点不应当被解释为限制本发明。
图3示出了利用多个本发明的双层阴影掩模100形成的示意性的多层电路300,例如用于有机发光二极管(OLED)显示设备的有源矩阵驱动电路。通过穿过位于沉积真空容器中的双层阴影掩模100而在衬底上连续沉积材料,从而由多层导体和/或绝缘体310构成多层电路300。利用相关的双层阴影掩模100来沉积各层导体和/或绝缘体310,其中相关的双层阴影掩模100具有相应的开口130的图案。
图4A示出了采用多个本发明的双层阴影掩模100的、用于生产例如图3的多层电路300的电子器件的示例性的生产系统400。
在题为“用于控制受控元件的有源矩阵底板及其制造方法”的美国专利申请2003/0228715中记载了适当的生产系统400的一个实施例,该申请通过引用而并入本文。美国专利申请2003/0228715记载了由衬底上沉积的电子元件形成的电子器件。通过令衬底通过多个沉积真空容器前进或平移,而在衬底上沉积所述电子元件,其中每个沉积真空容器都具有设置于其中的至少一个材料沉积源和例如双层阴影掩模100的阴影掩模。来自于设置在各个沉积真空容器中的至少一个材料沉积源的材料,通过设置在沉积真空容器中的阴影掩模,沉积在衬底上,以在衬底上形成由电子元件阵列构成的电路。所述电路仅通过在所述衬底上连续沉积材料而形成。
生产系统400包括多个串联连接的沉积真空容器410(即沉积真空容器410a、410b、410c和410d)。生产系统400不应被解释为限制本发明,因为构成生产系统400的沉积真空容器410的数量取决于利用其而形成任何给定产品所需的沉积事件的数量。
在生产系统400的操作中,利用卷轴-到-卷轴机构,使得衬底414通过连续排列的沉积真空容器410平移,其中所述卷轴-到-卷轴机构包括分配卷轴416和接纳卷轴418。每个沉积真空容器410都包括至少一个沉积源412、至少一个散热装置420以及至少一个双层阴影掩模100。
每个沉积源412负责将期望的材料通过双层阴影掩模100而沉积到挠性衬底414上,其中双层阴影掩模100也被设置在相应的沉积真空容器410中。衬底414例如可以由阳极氧化铝、铁箔、玻璃或塑料构成。
每个散热装置420都包括顶板,并且期望顶板具有较大的质量和平的基准面,其中所述基准面至少在相应的沉积真空容器410中的衬底414的一部分上沉积材料的过程中,接触与相应的沉积源412相反的衬底414的一侧。总体来说,当衬底414通过生产系统400平移时,构成生产系统400的沉积真空容器410中包含的散热装置420用作衬底414的散热装置。本领域的技术人员可以理解的是,生产系统400可以包括众所周知的附加平台或真空容器(未示出),例如退火台、测试台、一个或多个清洗台、切割和安装台等。此外,本领域的普通技术人员可以根据沉积特定的应用所需的一种或多种材料的需要,修改沉积真空容器410的数量、用途和设置。
如上面参照图1A、图1B和图2所描述的那样,每个双层阴影掩模100都包括开口130的图案,例如槽和孔。在每个双层阴影掩模100中形成的开口130的图案对应于从沉积真空容器410中的沉积源412沉积到衬底414上的材料的期望图案,当衬底414通过沉积真空容器410平移时,双层阴影掩模100存在于其中。
沉积真空容器410用于在衬底414上沉积材料,以便在衬底414上形成一个或多个电子元件。每个电子元件例如可以是薄膜晶体管(TFT)、二极管、存储元件或电容器。通过每个沉积真空容器410的连续操作,多层电路(例如图3的多层电路300)仅仅通过在衬底414上连续沉积材料而形成。
每个沉积真空容器410都连接到用于在其中建立适当真空的真空源(未示出)。更具体地,所述真空源在沉积真空容器410中建立适当的真空,以便能够装满通过双层阴影掩模100的开口130、以本领域中公知的方式(例如溅射或汽相淀积)将要在衬底414上沉积的位于相应的沉积源412中的期望的材料。
在下面对示例性的生产系统400的描述中,衬底414将被描述为连续的挠性片,该连续的挠性片最初位于分配卷轴416上,其中分配卷轴416用于将衬底414分配到第一沉积真空容器410中。分配卷轴416位于预载真空容器中,而预载真空容器连接到用于在其中建立适当真空的真空源(未示出)。然而,生产系统400可以被配置成连续地处理多个单独的衬底414。每个沉积真空容器410都包括支撑装置或引导装置,以避免衬底414通过沉积真空容器410平移时下陷。
在生产系统400的操作中,每个沉积源412所装载的材料在有适当真空的情况下,穿过双层阴影掩模100而在衬底414上沉积,此时,通过相应的沉积真空容器410使衬底414前进,并且随之在衬底414上形成多个渐进的图案。更具体地,在每个沉积真空容器410中,衬底414具有为预定的时间间隔而设置的多个部分。在每个预定的时间间隔中,从沉积源412将材料沉积到位于相应的沉积真空容器410中的衬底414的部分上。在该时间间隔之后,令衬底414前进,由此衬底414的多个部分前进到串联的下一个沉积真空容器410中,以进行另外的处理。该前进过程一直持续下去,直到衬底414的每个部分都通过所有的沉积真空容器410为止。此后,在接纳卷轴418上接纳退出沉积真空容器410的衬底414的每个部分,其中接纳卷轴418设置在存储真空容器中。作为一种选择,退出最后的沉积真空容器410的衬底414的每个部分与衬底414的其余部分被刀具(未示出)分割开。
图4B示出了图4A的细节A的放大图。图4B示出了朝向沉积源412的双层阴影掩模100的第一掩模110侧、以及朝向衬底414的双层阴影掩模100的第二掩模112侧。图4B还示出了蒸发剂材料,该蒸发剂材料从沉积源412开始,沿着开始于沉积源412的“视线”进入双层阴影掩模100的第一开口114,然后进入第二掩模112的第二开口122的限定出最终的开口130的空隙区。众所周知,经由开口130而在衬底414上沉积的导体和/或半导体材料310的厚度,取决于沉积时间和沉积速率。
在生产系统中使用连续的双层阴影掩模100,而其中每一个双层阴影掩模都包括开口130的图案,并且开口130具有可以接近0微米的尺寸,从而使得总的电路面积减小。在平板显示器中,效果是在低成本和低复杂性的阴影掩模制造工艺中,通过利用本发明的双层阴影掩模100,每英寸可以沉积更多的像素,从而可以实现更高分辨率的显示。
已经参照优选的实施方案描述了本发明。其他人在阅读和理解了前面的详细说明之后,可以想到显而易见的修改和替换。本发明旨在被解释为包括落在所附权利要求或其等价物的范围内的所有修改和替换。

Claims (19)

1.一种汽相淀积阴影掩模,包括:
第一层(110),具有第一开口(114),所述第一开口(114)穿过所述第一层(110);以及
第二层(112),具有第二开口(122),所述第二开口(122)穿过所述第二层(112),所述第一层和所述第二层结合在一起,并且所述第一开口(114)与所述第二开口(122)相对于彼此偏移,以限定出穿过所述第一层(110)和所述第二层(112)的第三开口(130),其中当沿着垂直于所述第一层(110)和所述第二层(112)的方向观察时,所述第三开口(130)小于所述第一开口(114)并且所述第三开口(130)小于所述第二开口(122)。
2.如权利要求1所述的汽相淀积阴影掩模,其中至少存在以下情况之一:
所述第一层(110)的一部分通过所述第二开口(122)而被暴露;以及
所述第二层(112)的一部分通过所述第一开口(114)而被暴露。
3.如权利要求1所述的汽相淀积阴影掩模,其中:
所述第一开口(114)包括经由所述第一层(110)的一侧而形成的第一空腔(116)和经由所述第一层(110)的另一侧而形成的第二空腔(118);以及
所述第一空腔(116)的至少一部分与所述第二空腔(118)对准,以限定出所述第一开口(114)。
4.如权利要求3所述的汽相淀积阴影掩模,其中:
所述第一空腔(116)延伸到所述第一层(110)中,并且延伸基本穿过所述第一层(110)的距离;
所述第二空腔(118)延伸到所述第一层(110)中,并且延伸的距离小于所述第一空腔(116)延伸的距离;以及
所述第一空腔(116)与所述第二空腔(118)的会合点在所述第一空腔(116)中限定出边缘(120)。
5.如权利要求4所述的汽相淀积阴影掩模,其中所述边缘(120)围绕所述第一空腔(116)的内部延伸。
6.如权利要求1所述的汽相淀积阴影掩模,其中所述第三开口(130)的形状为正方形、矩形、圆形和椭圆形之一。
7.一种用于形成汽相淀积阴影掩模的方法,包括:
(a)穿过第一层(110)限定出第一开口(114);
(b)穿过第二层(112)限定出第二开口(122);以及
(c)将所述第一层和所述第二层结合在一起,并且所述第一开口与所述第二开口相对于彼此偏移,以限定出穿过所述第一层和所述第二层的第三开口(130),其中当沿着垂直于所述第一层(110)和所述第二层(112)的方向观察时,所述第三开口(130)小于所述第一开口(114)并且所述第三开口(130)小于所述第二开口(122)。
8.如权利要求7所述的方法,其中步骤(a)进一步包括:
经由所述第一层(110)的一侧在所述第一层(110)内限定出第一空腔(116),以使得所述第一空腔部分延伸到所述第一层中;以及
经由所述第一层(110)的另一侧在所述第一层(110)内限定出第二空腔(118),以使得所述第二空腔与所述第一空腔连接,并且所述第一空腔与所述第二空腔至少部分地彼此对准,以限定出所述第一开口。
9.如权利要求8所述的方法,其中:
所述第一空腔(116)由所述第一层(110)中的一个或多个表面限定,随着与所述第一层(110)的一侧的距离增加,所述一个或多个表面开始会聚;以及
所述第二空腔(118)由所述第一层(110)中的一个或多个其他表面限定,随着与所述第一层(110)的另一侧的距离增加,所述一个或多个其他表面开始会聚。
10.如权利要求9所述的方法,其中:
圆形或椭圆形的空腔包括一个表面;以及
正方形或矩形的空腔包括四个表面。
11.如权利要求7所述的方法,其中步骤(b)进一步包括:
在衬底上沉积第一材料;
在所述第一材料中限定出第一图案,从而所述衬底的至少一部分通过所述第一材料而被暴露;
在所述衬底的所述暴露的至少一部分上沉积第二材料;以及
将所述第二材料与所述衬底和所述第一材料分离,从而被分离的第二材料限定出具有所述第二开口的所述第二层,其中所述第二开口穿过所述第二层。
12.一种利用汽相淀积阴影掩模在衬底上沉积材料的方法,包括:
(a)提供具有第一层(110)和第二层(112)的阴影掩模,其中所述第一层(110)具有第一开口(114),所述第一开口(114)穿过所述第一层(110),所述第二层(112)具有第二开口(122),所述第二开口(122)穿过所述第二层(112),所述第一层和所述第二层结合在一起,并且所述第一开口(114)与所述第二开口(122)相对于彼此偏移,以限定出穿过所述第一层(110)和所述第二层(112)的第三开口(130),其中当沿着垂直于所述第一层(110)和所述第二层(112)的方向观察时,所述第三开口(130)小于所述第一开口(114)并且所述第三开口(130)小于所述第二开口(122);
(b)将所述阴影掩模设置在真空容器(410)中,并设置在材料沉积源(412)与衬底(414)之间;以及
(c)在所述真空容器(410)中存在真空的情况下,将来自所述材料沉积源(412)的材料经由所述第三开口(130)沉积到所述衬底(414)上。
13.如权利要求12所述的方法,其中步骤(c)进一步包括在以下表面之一上沉积所述材料:
所述第一开口(114)的表面;以及
通过所述第一开口(114)而暴露的所述第二层(118)的表面。
14.一种汽相淀积阴影掩模,包括结合在一起的第一层(110)和第二层(112),并且穿过所述第一层和所述第二层限定出沉积开口(130),所述沉积开口(130)通过穿过所述第一层(110)的第一开口(114)和穿过所述第二层(112)的第二开口(122)的偏移对准而形成,其中当沿着垂直于所述第一层(110)和所述第二层(112)的方向观察时,所述第三开口(130)小于所述第一开口(114)并且所述第三开口(130)小于所述第二开口(122)。
15.如权利要求14所述的汽相淀积阴影掩模,其中至少存在以下情况之一:
所述第一层的一部分通过所述第二开口而被暴露;以及
所述第二层的一部分通过所述第一开口而被暴露。
16.如权利要求14所述的汽相淀积阴影掩模,其中:
所述第一开口(114)由所述第一层(110)中的第一空腔(116)和第二空腔(118)限定;并且
所述第一空腔和所述第二空腔至少部分对准。
17.如权利要求16所述的汽相淀积阴影掩模,其中至少存在以下情况之一:
限定出所述第一空腔(116)的一个或多个表面以递增的距离会聚到所述第一层(110)中;以及
限定出所述第二空腔(118)的一个或多个表面以递增的距离会聚到所述第一层(110)中。
18.如权利要求14所述的汽相淀积阴影掩模,其中所述沉积开口(130)的轮廓具有正方形、矩形、圆形和椭圆形之一的形式。
19.一种汽相淀积阴影掩模,包括结合在一起的一对层,穿过所述一对层限定出沉积开口(130),所述沉积开口(130)通过穿过一层(110)的第一开口(114)和穿过另一层(112)的第二开口(122)的偏移对准而形成,其中当沿着垂直于所述一对层的方向观察时,所述第三开口(130)小于所述第一开口(114)并且所述第三开口(130)小于所述第二开口(122)。
CN2004800437056A 2004-07-28 2004-07-29 具有较小的开口尺寸的双层阴影掩模及其制作和使用方法 Expired - Fee Related CN1997769B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/900,501 2004-07-28
US10/900,501 US7531216B2 (en) 2004-07-28 2004-07-28 Two-layer shadow mask with small dimension apertures and method of making and using same
PCT/US2004/024521 WO2006022657A1 (en) 2004-07-28 2004-07-29 A two-layer shadow mask with small dimension apertures and method of making and using same

Publications (2)

Publication Number Publication Date
CN1997769A CN1997769A (zh) 2007-07-11
CN1997769B true CN1997769B (zh) 2010-08-11

Family

ID=35732580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800437056A Expired - Fee Related CN1997769B (zh) 2004-07-28 2004-07-29 具有较小的开口尺寸的双层阴影掩模及其制作和使用方法

Country Status (3)

Country Link
US (1) US7531216B2 (zh)
CN (1) CN1997769B (zh)
WO (1) WO2006022657A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7457461B2 (en) * 2004-06-25 2008-11-25 Avocent Corporation Video compression noise immunity
US7132361B2 (en) * 2004-12-23 2006-11-07 Advantech Global, Ltd System for and method of forming via holes by multiple deposition events in a continuous inline shadow mask deposition process
US7657999B2 (en) * 2007-10-08 2010-02-09 Advantech Global, Ltd Method of forming an electrical circuit with overlaying integration layer
US20140065837A1 (en) * 2012-08-29 2014-03-06 Emagin Corporation Method of bonding layers for thin film deposition
CN102899609B (zh) * 2012-10-17 2014-08-20 深圳市华星光电技术有限公司 掩膜板、制造有机发光显示面板的蒸镀装置及其方法
US9507273B2 (en) * 2013-05-01 2016-11-29 Advantech Global, Ltd Method and apparatus for tensioning a shadow mask for thin film deposition
KR102106333B1 (ko) * 2013-07-08 2020-05-06 삼성디스플레이 주식회사 마스크 조립체 및 이를 이용한 유기 발광 표시 장치의 제조 방법
US9577134B2 (en) 2013-12-09 2017-02-21 Sunpower Corporation Solar cell emitter region fabrication using self-aligned implant and cap
US9401450B2 (en) 2013-12-09 2016-07-26 Sunpower Corporation Solar cell emitter region fabrication using ion implantation
US20170095827A1 (en) * 2014-04-30 2017-04-06 Advantech Global, Ltd Universal Alignment Adapter
US9263625B2 (en) 2014-06-30 2016-02-16 Sunpower Corporation Solar cell emitter region fabrication using ion implantation
US20160284913A1 (en) 2015-03-27 2016-09-29 Staffan WESTERBERG Solar cell emitter region fabrication using substrate-level ion implantation
CN107130209B (zh) * 2017-06-30 2020-02-04 京东方科技集团股份有限公司 掩膜板、掩膜板的制造方法和蒸镀装置
KR102109037B1 (ko) * 2018-11-13 2020-05-11 (주)애니캐스팅 다중배열전극을 이용한 유기 증착 마스크 제조 방법
CN112151697B (zh) * 2020-09-28 2023-06-06 京东方科技集团股份有限公司 制作显示背板的方法、显示背板和显示装置
CN113737130A (zh) * 2021-09-07 2021-12-03 深圳市华星光电半导体显示技术有限公司 掩模板及显示面板的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3794873A (en) * 1972-11-06 1974-02-26 Zenith Radio Corp Interchangeable shadow mask
US5730887A (en) * 1994-10-14 1998-03-24 Thomson Consumer Electronics, Inc. Display apparatus having enhanced resolution shadow mask and method of making same
CN1510971A (zh) * 2002-11-29 2004-07-07 �����ձ������ƶ���ʾ��ʽ���� 蒸发掩模和采用此掩模来制造有机场致发光器件的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4919749A (en) * 1989-05-26 1990-04-24 Nanostructures, Inc. Method for making high resolution silicon shadow masks
US6384529B2 (en) * 1998-11-18 2002-05-07 Eastman Kodak Company Full color active matrix organic electroluminescent display panel having an integrated shadow mask
US6469439B2 (en) * 1999-06-15 2002-10-22 Toray Industries, Inc. Process for producing an organic electroluminescent device
KR100469252B1 (ko) * 2002-04-12 2005-02-02 엘지전자 주식회사 쉐도우 마스크 및 그를 이용한 풀칼라 유기 el 표시소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3794873A (en) * 1972-11-06 1974-02-26 Zenith Radio Corp Interchangeable shadow mask
US5730887A (en) * 1994-10-14 1998-03-24 Thomson Consumer Electronics, Inc. Display apparatus having enhanced resolution shadow mask and method of making same
CN1510971A (zh) * 2002-11-29 2004-07-07 �����ձ������ƶ���ʾ��ʽ���� 蒸发掩模和采用此掩模来制造有机场致发光器件的方法

Also Published As

Publication number Publication date
WO2006022657A1 (en) 2006-03-02
CN1997769A (zh) 2007-07-11
US20060024444A1 (en) 2006-02-02
US7531216B2 (en) 2009-05-12

Similar Documents

Publication Publication Date Title
CN1997769B (zh) 具有较小的开口尺寸的双层阴影掩模及其制作和使用方法
CN102124409B (zh) 通过uv-liga技术制造多层级金属部件的方法
KR100803455B1 (ko) 금속 마스크의 제조방법 및 금속 마스크
US20040135498A1 (en) Organic electroluminescence panel and method for manufacturing the same
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
JP2006152396A (ja) メタルマスク、電鋳用マスク原版及びマスター原版の製造方法
CN101027424B (zh) 使用小面积荫罩板制造大面积底板的系统和方法
CN111356664B (zh) 使用保护性材料的贯穿玻璃通孔的制造
CN109440061B (zh) 掩膜板、掩膜装置、掩膜板的制备方法
DE102009060066B4 (de) Verfahren zum Herstellen eines elektronischen Bauelements sowie elektronisches Bauelement
US4340838A (en) Control plate for a gas discharge display device
US20200150530A1 (en) Mask and method of manufacturing the same, evaporation apparatus and display device
JP2004349086A (ja) 有機el素子用の蒸着マスクとその製造方法
CN109643192B (zh) 导电性薄膜、触摸面板传感器及触摸面板
CN111378995B (zh) 掩模及其制造方法
EP1845549A2 (en) Plasma display panel having a felxible substrate and manufacturing method thereof
JP2019173181A (ja) 基板付蒸着マスク
KR20180028868A (ko) 모판 및 마스크의 제조 방법
JP2015044382A (ja) 印刷用マスク及びこのマスクを用いた印刷方法
KR102075064B1 (ko) 돌출전극부가 배열된 다중배열전극 및 이를 제조하는 방법
JP2017066440A (ja) 基板付蒸着マスクの製造方法、蒸着マスクの製造方法および基板付蒸着マスク
US20100059256A1 (en) Circuit structure of circuit board and process for manufacturing the same
JP2005005453A (ja) プリント配線板およびその製造方法
JP6425135B2 (ja) 蒸着マスクの製造方法
CN116511842B (zh) 一种精密金属掩模板的制作方法及精密金属掩模板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811

Termination date: 20210729