CN1996491B - 使用多层碳纳米管的非易失碳纳米管存储器及其操作方法 - Google Patents

使用多层碳纳米管的非易失碳纳米管存储器及其操作方法 Download PDF

Info

Publication number
CN1996491B
CN1996491B CN2006101435580A CN200610143558A CN1996491B CN 1996491 B CN1996491 B CN 1996491B CN 2006101435580 A CN2006101435580 A CN 2006101435580A CN 200610143558 A CN200610143558 A CN 200610143558A CN 1996491 B CN1996491 B CN 1996491B
Authority
CN
China
Prior art keywords
electrode
carbon nanotube
substrate
vertical wall
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101435580A
Other languages
English (en)
Other versions
CN1996491A (zh
Inventor
利奥尼德·马斯罗夫
柳震奎
金澈淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1996491A publication Critical patent/CN1996491A/zh
Application granted granted Critical
Publication of CN1996491B publication Critical patent/CN1996491B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C23/00—Digital stores characterised by movement of mechanical parts to effect storage, e.g. using balls; Storage elements therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/16—Memory cell being a nanotube, e.g. suspended nanotube
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/708—Integrated with dissimilar structures on a common substrate with distinct switching device
    • Y10S977/709—Integrated with dissimilar structures on a common substrate with distinct switching device including molecular switching device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/724—Devices having flexible or movable element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y10S977/752—Multi-walled
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943—Information storage or retrieval using nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明提供一种使用多层碳纳米管的非易失性碳纳米管存储器及其操作方法。该非易失性存储器包括：基底；形成在基底上的第一电极；形成在第一电极上且彼此间隔的第一和第二垂直壁；形成在第一和第二垂直壁之间的第一电极上的多层碳纳米管；分别设置在第一和第二垂直壁处的第二和第三电极；以及设置在多层碳纳米管上方的第四电极。

Description

使用多层碳纳米管的非易失碳纳米管存储器及其操作方法
技术领域
本发明涉及一种半导体存储器，更具体地说，涉及一种使用多层(multiwall)碳纳米管的非易失性碳纳米管存储器及其操作方法。
背景技术
记录在非易失性存储器中的数据即使在切断电压的情况下也不丢失。然而，由于非易失性存储器与易失性存储器例如DRAM等相比具有集成度低和操作速度低的特征，其应用受到限制。
最近，由于已经提出了具有典型非易失性存储器优点和典型易失性存储器优点的非易失性存储器，非易失性存储器的应用显著增加。
最近提出的且具有两方面优点的非易失性存储器的例子有：FRAM，MRAM，PRAM，RRAM等。由于非易失性存储器由一个晶体管和一个类似DRAM的存储结点构成，其集成密度和操作速度与DRAM几乎没有什么不同。
然而，随着信息技术的发展，因特网的快速传播，以及各种内容的供应，增加了对具有高存储能力的存储器的需求。
因此，在集成度和电特性方面优于例如FRAM，MRAM，PRAM，RRAM的非易失性存储器(下文中称为传统存储器)得到了发展。发展至今的大部分传统存储器使用碳纳米管作为存储结点以提高集成度。
传统存储器的一个例子公开在Lieber C.M.，Rueckes T.，Joselevich E.等人的题名为“基于纳米线的装置和阵列(Nanoscopic wire-based devices andarrays)”的No.6781166号美国专利中。
在示例的传统存储器中，单层碳纳米管成交叉阵列排列。示例的传统存储器处在开启状态还是关闭状态可取决于两个碳纳米管在其交叉点处是否彼此接触。
示例的传统存储器还比传统存储器在集成度和操作速度方面有所改进，但其制造工艺复杂。特别是，示例的传统存储器由于需要周期性地准备分离的支撑件以支撑碳纳米管而引起不便。而且，由于示例的传统存储器中的碳纳米管形成为长线形状，碳纳米管会受到周期性的变形和应力。
发明内容
本发明提供一种具有单一结构且没有变形和应力的并能够获得高操作速度和高集成度的非易失性碳纳米管存储器。
本发明还提供该非易失性存储器的操作方法。
根据本发明一实施例，提供一种非易失性存储器，其包括：基底；形成在基底上的第一电极；形成在第一电极上且彼此间隔的第一和第二垂直壁；形成在第一和第二垂直壁之间的第一电极上的多层碳纳米管；分别设置在第一和第二垂直壁上的第二和第三电极；以及设置在多层碳纳米管上方的第四电极。
另外，所述第一和第二垂直壁可包括位于第一和第二垂直壁上表面上的具有倾斜表面的顶盖，且第二和第三电极形成在所述顶盖的倾斜表面上且分别彼此相对。
本发明的存储器还可包括：设置在多层碳纳米管上方的上基底，其中，所述第四电极形成在上基底上。
另外，所述多层碳纳米管可包括：设置在内的第一碳纳米管，和设置在外且围绕第一碳纳米管的第二碳纳米管，且第二碳纳米管的一部分被去除以露出第一碳纳米管的一部分。
另外，所述第一电极除其上表面外的部分均可埋入基底中。
所述第一电极可包括多个位于基底上彼此平行的第一电极，且所述多个第一电极以预定距离分隔。
所述第四电极可包括多个彼此平行的第四电极，且所述多个第四电极以预定距离分隔并设置为交叉所述第一电极的方向。
本发明的存储器还可包括：具有与第一和第二垂直壁相同的形状的至少一个第三垂直壁，其中，所述垂直壁延伸以交叉第一电极而平行于第四电极，且第二和第三电极都设置在每个垂直壁中处。
所述多层碳纳米管可分离地形成在垂直壁之间的第一电极上，以在基底上形成多层碳纳米管阵列。
另外，设置在垂直壁上的所述第二电极可通过互连件连接至设置在相邻垂直壁上面向第二电极的第三电极，且一个多层碳纳米管插入其中。
所述第四电极除其相对多层碳纳米管的表面外的部分均可埋入上基底中。
根据本发明的一方面，所述第一垂直壁的上端可具有朝向多层碳纳米管的倾斜表面，而所述第二垂直壁的上端具有朝向多层碳纳米管的倾斜表面，且第二电极设置在第一垂直壁的倾斜表面上，而第三电极设置在第二垂直壁的倾斜表面上。
根据本发明的另一方面，所述垂直壁可包括在其上表面上的顶盖，所述顶盖包括两个分别朝向不同碳纳米管的倾斜表面，且第二电极设置在一个倾斜表面上，而第三电极设置在两个倾斜表面中的另一个倾斜表面上。
根据本发明的另一实施例，提供一种操作非易失性存储器的方法，所述非易失性存储器包括：基底；形成在基底上的第一电极；形成在第一电极上且彼此间隔的第一和第二垂直壁；形成在第一和第二垂直壁之间的第一电极上的多层碳纳米管；分别设置在第一和第二垂直壁上的第二和第三电极；以及设置在多层碳纳米管上方的第四电极，而所述方法包括：在所述第二与第三电极或第四电极、和第一电极之间施加电压。
在操作方法中，所述电压为施加在第一电极和第四电极之间可具有不同极性的写入电压。
另外，所述电压为施加在第一电极和第二与第三电极之间可具有不同极性的擦除电压。
所述第一电极可包括多个位于基底上彼此平行且以预定距离分隔的第一电极，电压施加至多个第一电极中的一个选中的第一电极。
所述第四电极可包括多个位于上基底上彼此平行且以预定距离分隔的第四电极，电压施加至多个第四电极中的一个选中的第四电极。
附图说明
本发明的上述和其它特点和优点将通过下面结合附图对其示范性实施例的详细描述而更加显见。所述附图中：
图1为示出根据本发明一实施例的使用多层碳纳米管的非易失性碳纳米管存储器的初始状态的截面图；
图2为示出图1中使用多层碳纳米管的非易失性碳纳米管存储器中多层碳纳米管(第一碳纳米管)的芯突出并接触上电极的状态的截面图；
图3为示出图1中存储器的三维透视图；
图4和5为示出图1中非易失性碳纳米管存储器的操作方法的截面图；
图6为示出以图1中存储器作为单元模块的存储阵列的三维透视图；以及
图7为示出向图6中存储阵列施加电压的方法的三维透视图。
具体实施方式
在下文中，将参考附图更全面地描述根据本发明实施例的非易失性碳纳米管存储器(在下文中，称为“本发明的存储器”)，其中，附图示出本发明的优选实施例。在附图中，为了清晰起见，放大了层厚和区域。
参考图1，第一电极32形成在基底30上。基底30可为硅基底。第一电极32形成为薄膜形。第一电极32用作下电极。第一和第二垂直壁36和38形成在第一电极32上，且每个壁具有预定厚度。第一和第二垂直壁36和38可由同种材料构成。第一和第二垂直壁36和38彼此间隔预定距离。第一顶盖36a设置在第一垂直壁36的顶部，而第二顶盖38a设置在第二垂直壁38的顶部。第一和第二顶盖36a和38a可由与第一和第二垂直壁36和38相同的材料构成。第一和第二顶盖36a和38a的相对表面为倾斜表面。第二电极36b设置在第一顶盖36a的该倾斜表面上，而第三电极38b设置在第二顶盖38a的该倾斜表面上。多层碳纳米管34设置在第一和第二垂直壁36和38之间的第一电极32上。多层碳纳米管34与第一和第二垂直壁36和38分隔设置。多层碳纳米管34可为例如双层碳纳米管。双层碳纳米管包括：形成内壳的第一碳纳米管34a，和形成外壳的第二碳纳米管34b。第二碳纳米管34b的上端低于第一碳纳米管34a的上端。即，第二碳纳米管34b设置成使其上部从与第一碳纳米管34a的上部相同高度处去除预定高度。由此，第一碳纳米管34a的上部P1露出第二碳纳米管34b预定长度。
多层碳纳米管34的高度可等于或稍微大于第一和第二垂直壁36和38的高度。或者，多层碳纳米管34的高度可低于第一和第二垂直壁36和38的高度。
上基底40设置在多层碳纳米管34的上方。上基底40可与多层碳纳米管34间隔例如几纳米的距离。第四电极42形成在上基底40的底表面上，即，与第一碳纳米管34a相对的表面上。第四电极42可沿上电极40的底表面形成以与第一电极32交叉。第四电极42用作上电极。
如果施加至本发明的存储器的电压满足给定条件，在多层碳纳米管34中，第一碳纳米管34a可滑入或滑出第二碳纳米管34b。此时，在第一和第二碳纳米管34a和34b之间存在阻碍第一碳纳米管34a滑动的阻力，但由于该阻力非常小，可忽略。
图2示出第一碳纳米管34a突出，且其上端接触上电极42。
在后面将要描述的本发明的存储器的操作中，当第一碳纳米管34a如图2所示突出并接触上电极42时，认为本发明的存储器处在开启状态。而且，当本发明的存储器处在开启状态时，设定数据‘1’被记录在本发明的存储器中。
相反，当第一碳纳米管34a没有从第二碳纳米管34b突出时，第一碳纳米管34a没有接触上电极42。此时，认为本发明的存储器处在关闭状态。当本发明的存储器处在关闭状态时，设定数据‘0’被记录在本发明的存储器中。
图3示出本发明的存储器的整体外形。
在图3中，第一电极32可设置为除其上表面之外的其它部分均被埋在基底30中。第四电极42也可设置为除其下表面之外的其它部分被埋在上电极40中。
下面将解释如上述结构的本发明的存储器的操作方法。
参考图4，电源50连接在作为下电极的第一电极32和作为上电极的第四电极42之间，以向第一电极32施加负电压。然后，向第四电极42施加正电压。此时，由于多层碳纳米管34形成在第一电极32上，所以负电压施加至第一碳纳米管34a。当第一和第四电极32和42之间的电势差为预定值或更高时，且如果施加在第四电极42和第一碳纳米管34a之间的第一静电力F1高于作用为第一碳纳米管34a的下端和第二碳纳米管34b的下端之间的吸引力的范德华力时，第一碳纳米管34a会从第二碳纳米管34b中突出并接触第四电极42，如图4中右侧部分所示。从而，本发明的存储器处于开启状态。此时，设定数据‘1’记录在本发明的存储器中。从而，图4所示的过程为在本发明的存储器中记录数据‘1’的过程。
同时，由于如上所述在第一电极32和第四电极42之间施加写入电压，在第一碳纳米管34a接触第四电极42后，在第一碳纳米管34a和第四电极之间会施加有吸引彼此的第二范德华力。从而，在施加写入电压后，即使去除施加至第一和第四电极32和42的电压，也可通过该第二范德华力保持第一碳纳米管34a和第四电极42德接触。
该结果说明由于施加写入电压而记录在本发明的存储器中的数据‘1’在去除电压后不会消失，本发明的存储器为非易失性存储器。
参考图5，当本发明的存储器中的第一碳纳米管34a接触第四电极42时，在第一电极32与第二和第三电极36b和38b之间施加一预定电压。此时，可向第一电极32施加负电压，并向第二和第三电极36b和38b施加正电压，但也可反过来施加电压。由于施加的电压，在第二电极36b和第一碳纳米管34a的上端之间产生吸引彼此的第二静电力F2。然后，在第三电极38b和第一碳纳米管34a的上端之间产生吸引彼此的第三静电力F3。而且，即使很微弱，在第一碳纳米管34a的下端和第二碳纳米管34b的下端之间施加阻力F4，以抵抗第一碳纳米管34a的突出并吸引第一碳纳米管34a。当第一电极32与第二电极和第三电极36b和38b之间施加的预定电压增加时，第二和第三静电力F2和F3与阻力F4的和大于第四电极42与第一碳纳米管34a之间产生的第二范德华力，第一碳纳米管34a从第四电极42分离并进入第二碳纳米管34b，如图5中右侧部分所示，由此形成初始状态。第一碳纳米管34a回到写入电压被施加至本发明的存储器之前的状态。由于在第一碳纳米管34a的下端和第二碳纳米管34b的下端之间产生第一范德华力，第一碳纳米管34a保持与第四电极42分隔开，如图5中右侧部分所示，除非再次施加写入电压。由于设定在此状态下记录数据‘0’，即使与记录数据‘1’时的情况类似地去除施加的电压，本发明的存储器中记录的数据‘0’也不会丢失。
从以上结果可看出，记录在本发明的存储器中的数据‘1’在如图5所示施加电压的过程中被移除。因此，图5所示的施加电压的过程可为施加用以移除数据的擦除电压的过程。
同时，当如图4所示施加写入电压，且第四电极42和第一碳纳米管34a彼此接触时(下文中称为第一状态)，流过第一电极32、多层碳纳米管34和第四电极42的电流中的电阻很低。
相反，当如图5所示施加擦除电压且第四电极42和第一碳纳米管34a保持不接触状态时(下文中称为第二状态)，流过第一电极32、多层碳纳米管34和第四电极42的电流中的电阻比第一状态时的电阻高。
这样，本发明的存储器可根据第四电极42是否接触第一碳纳米管34a而具有两种不同的阻值。因此，在第一电极32和第四电极42之间施加预定读取电压以测量阻值。然后，通过与参考阻值比较该测量阻值，可读取记录在本发明的存储器中的数据。此时，优选读取电压低于写入电压。
例如，当通过在第一和第四电极32和42之间施加的预定读取电压测量的本发明的存储器的阻值低于参考阻值时，由于这表示在本发明的存储器中第一碳纳米管34a和第四电极42彼此接触，可认为数据‘1’被记录在本发明的存储器中。
相反，当通过在第一和第四电极32和42之间施加的预定读取电压测量的本发明的存储器的阻值高于参考阻值时，由于这表示在本发明的存储器中第一碳纳米管34a和第四电极42彼此不接触，可认为数据‘0’被记录在本发明的存储器中。
图6示出由多个本发明的存储器分别按行和列分布而构成的存储阵列的示例。
在图6所示存储阵列中，列定义为平行于电极62的方向，而行定义为垂直于电极62的方向。
参考图6，多个电极62彼此间隔预定距离地形成在基底60上。基底60可由与上述本发明的存储器的基底30相同的材料形成。多个电极62中的每一个可设置为与图3中所示第一电极32相同的形状，且可由与第一电极32相同的材料构成。多个多层碳纳米管64形成在多个电极62上。每个多层碳纳米管64可与图1至3所示的多层碳纳米管34相同。多个多层碳纳米管64设置在每个电极62上以使得彼此间隔预定距离。由于电极62设置为均匀间隔，所以多层碳纳米管64在垂直于电极62的方向上设置为均匀间隔。因此，多个多层碳纳米管64在基底60上构成阵列。垂直壁66沿垂直于电极62的方向设置在多个多层碳纳米管64之间。垂直壁66可为与图1至3中第一和第二垂直壁36和38中任一壁相同的垂直壁。第五和第六电极70和72设置在垂直壁66的顶表面上，且彼此之间被分隔壁68分隔。第五和第六电极70和72设置在多个垂直壁66中的每一个上。第五电极70设置为在垂直壁66上与相邻的多层碳纳米管行C1和C2中的一行C1相对。第六电极72设置为与另一行C2相对。而且，垂直壁66的第五电极70设置为与设置在相邻垂直壁67上方的第六电极72相对，且多层碳纳米管64设置在该第五电极和第六电极之间。垂直壁66的第六电极72设置为与设置在相邻垂直壁69上方的第五电极70相对，且多层碳纳米管64设置在该第五电极和第六电极之间。
然后，如图6所示，在存储阵列中设置有多个互连件80。每个互连件80连接垂直壁66的第五电极70和相邻垂直壁67的第六电极72。互连件80形成在垂直壁66的外表面66s和与该垂直壁66相邻的垂直壁67的外表面67s上，以及它们之间的基底60的侧表面上。上基底90设置在形成阵列的多个多层纳米管64上方。上基底90可与图3中所示上基底40相同。在多层碳纳米管64的上方上基底90的底表面上形成有多个上电极92。多个上电极92以均匀间距设置并与形成在基底60上的电极62交叉。各上电极92设置为分别对应多个多层碳纳米管行。上电极92可设置为除其下表面外的其它部分均埋入上基底90中。
图7示出施加用于驱动图6中存储器的电压的方法。
参考图7，向每个互连件80施加正电压。向每个电极62施加负电压。而且，向每个设置在上基底90上的上电极92施加正电压。这些电压由设置在存储阵列外的电源单元96施加。电压控制电路(未示出)决定电压施加给多个电极62中的哪个电极62，电压施加给多个上电极92中的哪个上电极92，以及电压施加给多个互连件80中的哪个互连件。电压控制电路选择一个电极62和一个上电极92或一个互连件80。因此，在多个多层碳纳米管64中，最终被施加以操作电压的那一个多层碳纳米管64是设置在被电压控制电路选中的电极62和被电压控制电路选中的上电极92交叉的交叉点处的多层碳纳米管，或设置在被电压控制电路选中的互连件80和被电压控制电路选中的电极62交叉的交叉点处的多层碳纳米管。这里，选择一个互连件表示选择由被选择的互连件连接的垂直壁上的一个第五电极70和另一垂直壁上的一个第六电极72。
在一个电极62和一个上电极92之间施加的电压为向设置在该电极62和92彼此交叉的交叉点处的多层碳纳米管记录数据‘1’的写入电压。在一个互连件80和一个电极62之间施加的电压为用于擦除记录在设置在该一个互连件80和该一个电极62彼此交叉的交叉点处的多层碳纳米管中的数据‘1’的擦除电压，或可为保持多层碳纳米管初始状态(即，多层碳纳米管与上电极92保持在不接触的状态)的电压。而且，在一个电极62和一个上电极92之间施加低于写入电压的电压，且该电压用于读取存储在设置在该一个电极62和该一个上电极92彼此交叉的交叉点处的多层碳纳米管中记录的数据。
到现在为止，已参考本发明的示范性实施例详细描述了本发明，但应该理解这些只是用于示范性地解释优选实施例而不是对本发明范围的限制。例如，本领域技术人员应理解：可在图1至3的实施例的存储器所示的第一电极32和第四电极42之间施加相同极性的电压，用以消除多层碳纳米管34和作为上电极的第四电极42之间的接触，而不是在第一电极32与第二和第三电极36b和38b之间施加不同极性的电压。而且，在本发明技术精神的范围下，可改变和修改图1至3的存储器的结构。而且，碳纳米管可由不同纳米管替代。因此，本发明的范围必须由以下权利要求限定的本发明的技术精神限定，而不是由示范性实施例确定。
如上所述，本发明的非易失性存储器结构简单。而且，每个多层碳纳米管定位在单元模块中，在单元模块中仅多层碳纳米管可操作。因此，多层碳纳米管不会存在变形和应力的问题，而本发明的非易失性存储器的集成密度可增加。而且，由于该存储器仅通过多层碳纳米管的芯的微小移动即可实现存储功能，可降低操作电压，并提高操作速度。而且，可增加对于周围环境(例如，温度、磁场等)的稳定性。
虽然已经参考本发明的示范性实施例示出和描述了本发明，本领域技术人员应当理解：在不脱离由所附权利要求限定的本发明的理论和精神的情况下，可对形式和细节做出各种变化。

Claims (20)

1.一种非易失性存储器，其包括：
基底；
形成在基底的上表面上的第一电极；
形成在第一电极上且彼此间隔的第一和第二垂直壁；
形成在第一和第二垂直壁之间的第一电极上的多层碳纳米管；
分别设置在第一和第二垂直壁的上表面之上且彼此相对的第二和第三电极；
设置在多层碳纳米管上方的第四电极；以及
设置在多层碳纳米管上方的上基底，其中所述第四电极形成在上基底的底表面上。
2.如权利要求1所述的非易失性存储器，其中，所述第一和第二垂直壁包括位于第一和第二垂直壁的上表面上的具有倾斜表面的顶盖，且第二和第三电极分别形成在所述顶盖的倾斜表面上且彼此相对。
3.如权利要求1所述的非易失性存储器，其中，所述多层碳纳米管包括：设置在内的第一碳纳米管，以及设置在外且围绕第一碳纳米管的第二碳纳米管，且第二碳纳米管的上端低于第一碳纳米管的上端以露出第一碳纳米管的一部分。
4.如权利要求1所述的非易失性存储器，其中，所述第一电极除其上表面以外的部分均被埋入基底中。
5.如权利要求1所述的非易失性存储器，其中，所述第一电极包括位于基底上且彼此平行的多个第一电极，且所述多个第一电极以预定距离分隔。
6.如权利要求5所述的非易失性存储器，其中，所述第四电极包括彼此平行的多个第四电极，且所述多个第四电极以预定距离分隔并设置在与所述第一电极交叉的方向上。
7.如权利要求5所述的非易失性存储器，其中，还包括：具有与第一和第二垂直壁相同的形状的至少一个第三垂直壁，其中，所述垂直壁延伸以交叉第一电极而平行于第四电极，且在每个垂直壁处设置第二和第三电极。
8.如权利要求7所述的非易失性存储器，其中，所述多层碳纳米管分离地形成在垂直壁之间的第一电极上，以在基底上形成多层碳纳米管阵列。
9.如权利要求7所述的非易失性存储器，其中，设置在垂直壁上的所述第二电极通过互连件连接至设置在相邻垂直壁上的面向第二电极的第三电极，且一个多层碳纳米管插入所述两个垂直壁之间。
10.如权利要求1所述的非易失性存储器，其中，所述第四电极除其与多层碳纳米管相对的表面以外的部分均被埋入上基底中。
11.如权利要求1所述的非易失性存储器，其中，所述第一垂直壁的上端具有朝向多层碳纳米管的倾斜表面，而所述第二垂直壁的上端具有朝向多层碳纳米管的倾斜表面，且第二电极设置在第一垂直壁的倾斜表面上，而第三电极设置在第二垂直壁的倾斜表面上。
12.如权利要求7所述的非易失性存储器，其中，所述垂直壁包括在其上表面上的顶盖，所述顶盖包括分别朝向不同碳纳米管的两个倾斜表面，且第二电极设置在一个倾斜表面上，而第三电极设置在两个倾斜表面中的另一个倾斜表面上。
13.如权利要求6所述的非易失性存储器，其中，还包括：具有与第一和第二垂直壁相同的形状的至少一个第三垂直壁，其中，所述垂直壁延伸以交叉第一电极而平行于第四电极，且在每个垂直壁处设置第二和第三电极。
14.一种操作非易失性存储器的方法，所述非易失性存储器包括：基底；形成在基底的上表面上的第一电极；形成在第一电极上且彼此间隔的第一和第二垂直壁；形成在第一和第二垂直壁之间的第一电极上的多层碳纳米管；分别设置在第一和第二垂直壁的上表面之上且彼此相对的第二和第三电极；设置在多层碳纳米管上方的第四电极；以及设置在多层碳纳米管上方的上基底，其中所述第四电极形成在上基底的底表面上，所述方法包括：
在所述第二和第三电极或第四电极、与第一电极之间施加电压。
15.如权利要求14所述的方法，其中，所述电压为施加在第一电极和第四电极之间具有不同极性的写入电压。
16.如权利要求14所述的方法，其中，所述电压为施加在第一电极与第二和第三电极之间具有不同极性的擦除电压。
17.如权利要求14所述的方法，其中，所述第一电极包括多个位于基底上彼此平行且以预定距离分隔的第一电极，电压施加至多个第一电极中的一个选中的第一电极。
18.如权利要求17所述的方法，其中，所述第四电极包括多个彼此平行且以预定距离分隔的第四电极，电压施加至多个第四电极中的一个选中的第四电极。
19.如权利要求18所述的方法，其中，所述第一和第二垂直壁包括多个形成在基底上以交叉第一电极并平行于第四电极的垂直壁，第一和第二垂直壁为从多个垂直壁中选出的两个相邻垂直壁，并且在多个垂直壁中的每一个上都设置第二和第三电极。
20.如权利要求19所述的方法，其中，设置在多个垂直壁中的一个选中垂直壁上的所述第二电极通过互连件连接至设置在相邻垂直壁上的面向第二电极的第三电极，其中，一个多层碳纳米管插入所述两个垂直壁之间，而电压通过互连件施加至所述第二和第三电极。
CN2006101435580A 2006-01-04 2006-11-13 使用多层碳纳米管的非易失碳纳米管存储器及其操作方法 Expired - Fee Related CN1996491B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060001122A KR100695167B1 (ko) 2006-01-04 2006-01-04 다중벽 탄소나노튜브를 이용한 불휘발성 탄소나노튜브메모리 소자 및 그 동작방법
KR1122/06 2006-01-04

Publications (2)

Publication Number Publication Date
CN1996491A CN1996491A (zh) 2007-07-11
CN1996491B true CN1996491B (zh) 2011-01-26

Family

ID=38103648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101435580A Expired - Fee Related CN1996491B (zh) 2006-01-04 2006-11-13 使用多层碳纳米管的非易失碳纳米管存储器及其操作方法

Country Status (4)

Country Link
US (1) US7829886B2 (zh)
JP (1) JP5068545B2 (zh)
KR (1) KR100695167B1 (zh)
CN (1) CN1996491B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514110A (zh) * 2014-10-15 2016-04-20 国家纳米科学中心 一种基于单根多壁碳管的非易失性存储器及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456482B2 (en) * 2004-03-22 2008-11-25 Cabot Microelectronics Corporation Carbon nanotube-based electronic switch
US7382648B2 (en) * 2004-09-30 2008-06-03 California Institute Of Technology Nanomechanical switching device
US7915973B2 (en) * 2005-08-25 2011-03-29 The Regents Of The University Of California Tunable multiwalled nanotube resonator
CN101354914B (zh) * 2008-09-05 2010-06-23 北京大学 一种开口型双层纳米碳管分子级存储单元
EP2363958A1 (en) * 2010-03-04 2011-09-07 Thomson Licensing Field programmable gate array
EP2363957A1 (en) * 2010-03-04 2011-09-07 Thomson Licensing Field programmable gate array
EP2557569A1 (en) * 2011-08-10 2013-02-13 Thomson Licensing Field programmable read-only memory device
CN110085589B (zh) * 2018-01-26 2021-03-26 中芯国际集成电路制造（天津）有限公司 碳纳米管模块、半导体器件及制造方法
US10989735B2 (en) * 2019-08-21 2021-04-27 Facebook Technologies, Llc Atomic force microscopy tips for interconnection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1102299A1 (en) * 1999-11-05 2001-05-23 Iljin Nanotech Co., Ltd. Field emission display device using vertically-aligned carbon nanotubes and manufacturing method thereof
CN2566463Y (zh) * 2002-07-05 2003-08-13 中国科学院物理研究所 具有碳纳米管结构的随机存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4658329B2 (ja) * 1999-02-12 2011-03-23 ボード オブ トラスティーズ，オブ ミシガン ステイト ユニバーシティ 帯電粒子を収容するナノカプセル、その用法及び形成法
KR100393189B1 (ko) * 2001-01-10 2003-07-31 삼성전자주식회사 탄소나노튜브를 이용한 ｍｒａｍ 및 그 제조 방법
KR100450825B1 (ko) * 2002-02-09 2004-10-01 삼성전자주식회사 탄소나노튜브를 이용하는 메모리 소자 및 그 제조방법
KR100790859B1 (ko) * 2002-11-15 2008-01-03 삼성전자주식회사 수직 나노튜브를 이용한 비휘발성 메모리 소자
JP4575075B2 (ja) * 2003-08-12 2010-11-04 パナソニック株式会社 電気機械フィルタ、これを用いた電気回路および電気機器
US7456482B2 (en) * 2004-03-22 2008-11-25 Cabot Microelectronics Corporation Carbon nanotube-based electronic switch
US20060086994A1 (en) * 2004-05-14 2006-04-27 Susanne Viefers Nanoelectromechanical components
US7382648B2 (en) * 2004-09-30 2008-06-03 California Institute Of Technology Nanomechanical switching device
US7352607B2 (en) * 2005-07-26 2008-04-01 International Business Machines Corporation Non-volatile switching and memory devices using vertical nanotubes
KR100723384B1 (ko) * 2005-09-06 2007-05-30 삼성에스디아이 주식회사 나노와이어 전자기기소자 및 그 제조방법
KR100657973B1 (ko) * 2005-12-02 2006-12-14 삼성에스디아이 주식회사 기계적 메모리 소자 및 그 제조방법
KR100878016B1 (ko) * 2007-06-27 2009-01-13 삼성전자주식회사 스위치 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1102299A1 (en) * 1999-11-05 2001-05-23 Iljin Nanotech Co., Ltd. Field emission display device using vertically-aligned carbon nanotubes and manufacturing method thereof
CN2566463Y (zh) * 2002-07-05 2003-08-13 中国科学院物理研究所 具有碳纳米管结构的随机存储器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514110A (zh) * 2014-10-15 2016-04-20 国家纳米科学中心 一种基于单根多壁碳管的非易失性存储器及其制备方法

Also Published As

Publication number Publication date
US7829886B2 (en) 2010-11-09
CN1996491A (zh) 2007-07-11
JP5068545B2 (ja) 2012-11-07
KR100695167B1 (ko) 2007-03-14
US20070171707A1 (en) 2007-07-26
JP2007184614A (ja) 2007-07-19

Similar Documents

Publication Publication Date Title
CN1996491B (zh) 使用多层碳纳米管的非易失碳纳米管存储器及其操作方法
JP5052849B2 (ja) ナノチューブを用いる不揮発性メモリ素子
CN100573897C (zh) 纳米弹性存储装置及其制造方法
US7280394B2 (en) Field effect devices having a drain controlled via a nanotube switching element
JP5313522B2 (ja) 相変化材料を有するマルチレベル・データ記憶装置
US7274064B2 (en) Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
US20090129139A1 (en) Nano-electro-mechanical memory cells and devices
CN101542630A (zh) 使用垂直纳米管的非易失性切换和存储器器件
JP5038599B2 (ja) チャージトラップインシュレータメモリ装置
JP2010157569A (ja) メモリセルアレイ
US9715925B2 (en) Methods and apparatus for vertical cross point re-RAM array bias calibration
JP5499364B2 (ja) メモリ素子の駆動方法及びメモリ素子を備える記憶装置
US8541776B2 (en) Nanostructure-based memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110126

Termination date: 20151113

EXPY Termination of patent right or utility model