CN1992489A - 电荷泵电路及具有其的半导体装置 - Google Patents

电荷泵电路及具有其的半导体装置 Download PDF

Info

Publication number
CN1992489A
CN1992489A CNA2006101562444A CN200610156244A CN1992489A CN 1992489 A CN1992489 A CN 1992489A CN A2006101562444 A CNA2006101562444 A CN A2006101562444A CN 200610156244 A CN200610156244 A CN 200610156244A CN 1992489 A CN1992489 A CN 1992489A
Authority
CN
China
Prior art keywords
transistor
electrode
electromotive force
capacitor
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101562444A
Other languages
English (en)
Other versions
CN1992489B (zh
Inventor
岩渊友幸
上野达郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1992489A publication Critical patent/CN1992489A/zh
Application granted granted Critical
Publication of CN1992489B publication Critical patent/CN1992489B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

传统电荷泵电路需要升压电路等用于导通或截止晶体管。因此，传统电荷泵电路存在规模增大的问题，这导致电路面积和功耗增大。本发明的一个特征是提供一种电荷泵电路，包括第一晶体管、开关、第一电容器、第二电容器和反相器，其中第一晶体管的一个电极连接到第一电势，反相器的输出侧通过第一电容器连接到第一晶体管的另一个电极并连接到开关的一侧，开关的另一侧通过第二电容器连接到第二电势。

Description

电荷泵电路及具有其的半导体装置
技术领域
本发明涉及具有新颖结构的电荷泵电路，更具体而言涉及使用电荷泵电路作为升压电路或降压电路的半导体装置。
背景技术
升压电路包括使用线圈的升压电路和使用电容器的升压电路。使用电容器的升压电路通常称为电荷泵。传统电荷泵具有两个二极管串联的结构，其问题为输出电压降低了与该二极管阈值电压相等的数量。为了解决这个问题，已经提出了使用开关替代二极管的另一种结构(见参考1：日本公布专利申请No.2001-136733，参考2：日本公布专利申请No.H07-327357，参考3：日本公布专利申请No.H07-099772)。
为了实现参考1中揭示的电路，需要一种用于将电压升压到等于或高于外部电源电压的电压，以导通/截止包括晶体管(下文中也称为TFT)的开关。
通常，当该晶体管为p沟道晶体管时，通过向栅端输入低电势(Lowpotential)而导通晶体管。该低电势小于p沟道晶体管的源端的电势，该低电势与p沟道晶体管源端电势之间的电势差等于或小于该p沟道晶体管的阈值电压。此外，通过输入高电势(High potential)导通n沟道晶体管。该高电势高于n沟道源端的电势，该高电势和n沟道晶体管源端电势之间的电势差等于或大于该n沟道晶体管的阈值电压。注意，正常p沟道晶体管的阈值电压小于0V。此外，正常n沟道晶体管的阈值电压大于0V。因此，当晶体管的栅-源电压为0V时，该晶体管被截止，无电流流动。这种晶体管称为增强型晶体管(也称为常截止晶体管)。
另一方面，存在一种晶体管，即使当其栅-源电压为0V时，仍有电流流动。注意，这种晶体管称为耗尽型晶体管(也称为常导通晶体管)。
通常，将晶体管制造成为常截止。在显示装置所包括的电荷泵中，如果包括晶体管的开关是常截止的，则该晶体管的工作电压增大。因此，也需要增大来自外部的升压电路的输出。因此，电路规模增大，这导致电路面积增大、产率降低、以及功耗增大。
此外，当结合到显示装置时，上述的传统电荷泵开关元件具有如下问题。正常电荷泵不像其他开关调节器那样起着反馈输出电压以稳定输出的功能。因此，当电流负载重和输出电流增大时，传统电荷泵开关元件存在损失电源稳定性的问题。
发明内容
本发明的目标是提供一种具有不同于上述参考的结构的电荷泵电路，以及使用该电荷泵电路的半导体装置。
鉴于上述目标，本发明的一个方面是包括具有如下结构的电荷泵电路的半导体装置。
图1A示出了该结构的示例。在图1A的结构中，通过调整沟道掺杂浓度，例如添加硼的情形中减少硼的数量，或者不执行沟道掺杂，将第一晶体管101形成为常导通和具有n沟道型导电性。这可以实现一种电荷泵电路，其不需要升压电路且具有抗阈值电压的变化。
具有本发明的电荷泵电路的半导体装置的一个特征为，电荷泵电路包括第一晶体管101、开关102、第一电容器103、第二电容器104和反相器105，其中第一晶体管的一个电极连接到第一电势，反相器的输入侧连接到第一晶体管的栅电极，反相器的输出侧通过第一电容器连接到第一晶体管的另一个电极并连接到开关的一侧，开关的另一侧通过第二电容器连接到第二电势。
使用n沟道或p沟道晶体管形成该开关，该n沟道晶体管是常导通的。
上述电荷泵电路中的开关的一个特征为包括第二晶体管、第三晶体管和第四晶体管，其中第四晶体管的一个电极连接到第二电势，第三晶体管的一个电极、第二晶体管的一个电极和第一晶体管的另一个电极连相互连接，第三晶体管的另一个电极和第四晶体管的另一个电极相互连接，第二晶体管的另一个电极通过第二电容器连接到第二电势。
具有上述结构的半导体装置的另一个特征为，第一晶体管具有n沟道型导电性，第一晶体管的一个电极所连接到的第一电势为高电平电势，第二晶体管具有n沟道型导电性，第三晶体管具有p沟道型导电性，第四晶体管具有n沟道型导电性，第四晶体管的一个电极所连接到的第二电势为低电平电势，第一晶体管和第二晶体管为常导通的。
具有另一种结构的电荷泵电路的半导体装置的一个特征为，该电荷泵电路包括第一晶体管、开关、第一电容器、第二电容器和第一反相器，其中该开关包括第二晶体管、第三晶体管、第二反相器、第三反相器、第四反相器和第三电容器；第一晶体管的一个电极连接到第一电势；第一反相器的输入侧连接到第一晶体管的栅电极；第一反相器的输出侧通过第一电容器连接到第一晶体管的另一个电极；第三晶体管的一个电极连接到第一电势；第二反相器的输出侧通过第三反相器连接到第四反相器的输入侧和第三晶体管的栅电极；第四反相器的输出侧通过第三电容器连接到第三晶体管的另一个电极和第二晶体管的栅电极；第二晶体管的一个电极连接到第一晶体管的另一个电极；以及，第二晶体管的另一个电极通过第二电容器连接到第二电势。
具有上述结构的半导体装置的另一个特征为，第一晶体管具有n沟道型导电性，第一晶体管的所述一个电极所连接到的第一电势为高电平电势，第二晶体管具有p沟道型导电性，第三晶体管具有n沟道导电性，第二晶体管的另一个电极所连接到的第二电势为低电平电势，第一晶体管或第三晶体管为常导通的。
具有另一种结构的电荷泵电路的半导体装置的一个特征为，该电荷泵电路包括第一晶体管、开关、第一电容器、第二电容器和第一反相器，其中该开关包括第二晶体管、第三晶体管、第四晶体管、第二反相器、第三反相器、第四反相器和第三电容器；第一晶体管的一个电极连接到第一电势；第一反相器的输入侧连接到第一晶体管的栅电极；第一反相器的输出侧通过第一电容器连接到第一晶体管的另一个电极；第三晶体管的一个电极连接到第一电势；第二反相器的输出侧通过第三反相器连接到第四反相器的输入侧和第三晶体管的栅电极；第四反相器的输出侧通过第三电容器连接到第四晶体管的一个电极和第二晶体管的栅电极；第二晶体管的一个电极连接到第一晶体管的另一个电极和第四晶体管的栅电极；以及，第二晶体管的另一个电极通过第二电容器连接到第四晶体管的另一个电极并连接到第二电势。
具有上述结构的半导体装置的另一个特征为，第一晶体管具有n沟道型导电性，第一晶体管的一个电极所连接到的第一电势为高电平电势，第二晶体管具有p沟道型导电性，第三晶体管具有n沟道导电性，第四晶体管具有p沟道型导电性，第二晶体管的另一个电极通过第二电容器所连接到的第二电势为低电平电势，第一晶体管或第三晶体管为常导通的。
一个特征为，具有上述结构的电荷泵电路的输出电压都被升压。
另一个特征为，在上述电荷泵电路中，通过下述措施将电荷泵电路的输出电压降压：将第一晶体管的一个电极所连接到的第一电势设置为低电平电势，将第一晶体管设置为具有p沟道型导电性且为常导通的，将开关所包含的每个晶体管的导电性从p沟道型改变为n沟道型或者从n沟道型改变为p沟道型，以及将连接到晶体管的每个电势从低电势改变为高电势或者从高电势改变为低电势。
包括反相器的上述电荷泵电路的另一个特征为，将时钟信号输入到反相器。
本发明的上述电荷泵电路的另一个特征为，晶体管为薄膜晶体管(TFT)。
本发明可以提供一种半导体装置，其包括具有新颖结构的升压或降压电路。因此，可以实现由于电路规模减小所带来的功耗降低、输出电流和输出电势的改善以及电路面积减小。
此外，由于可以使用薄膜晶体管形成本发明的电荷泵电路，可以根据显示模式选择液晶显示装置、包括发光元件的显示装置(下文中也称为发光装置)或其他显示装置的时钟信号频率，并可以降低该显示装置的功耗。
此外，通过在同一衬底上形成电荷泵电路以及半导体装置所需的电路，可以简化外部电路。因此，可以减小电路部分的数目，可以实现成本降低。
附图说明
图1A至1C为示出了本发明的电荷泵电路的结构示例的图示以及工作时序。
图2为示出了本发明电荷泵电路的结构示例的图示。
图3A和3B为示出了本发明电荷泵电路的结构示例的图示。
图4为示出了本发明电荷泵电路的结构示例的图示。
图5A和5B为示出了根据实施模式6的显示装置结构的图示。
图6A和6B为示出了图5A和5B的显示装置中像素部分的结构示例的图示。
图7A至7C为示出了图5A和5B的显示装置中像素部分的结构示例的图示。
图8为示出了图5A和5B的显示装置中像素的一个结构示例的图示。
图9为示出了根据实施模式9的调节器的结构的图示。
图10为示出了根据实施模式10的短路环(short ring)的图示。
图11为示出了根据实施模式12的显示模块的图示。
图12为示出了根据实施模式13的蜂窝电话的结构的图示。
图13A和13B为示出了根据实施模式13的蜂窝电话的驱动方法的图示。
图14A至14C为示出了根据实施模式13的蜂窝电话的驱动方法的图示。
图15为示出了根据实施模式14的电视机的结构的图示。
具体实施方式
以下，按照附图解释本发明的实施模式。然而，本发明可以实施为许多不同模式，本领域技术人员容易理解，在不背离本发明的精神和范围的情况下可以对本发明的模式和细节进行各种改变。因此，本发明不应理解为受限于对实施模式的描述。
注意，在包括形成于绝缘衬底等上的硅薄膜作为有源层的薄膜晶体管中，由于其结构而难以区分源电极和漏电极。因此，源电极和漏电极之一称为第一电极，另一个称为第二电极，除非特别需要区分源电极和漏电极。一般而言，在n沟道晶体管中，具有低电平电势的电极为源电极，具有高电平电势的电极为漏电极，在p沟道晶体管中，具有高电平电势的电极为源电极，具有低电平电势的电极为漏电极。因此，当在解释电路工作时给出对栅-源电压等的描述时，上述描述适用。
实施模式1
图1B示出了本发明该实施模式的电荷泵电路的结构。本发明该实施模式的电荷泵电路包括多个元件，例如第一晶体管106、第二晶体管107、第三晶体管108、第四晶体管109、第一电容器110、第二电容器111和反相器112。在本实施模式中，将第一晶体管106、第二晶体管107和第四晶体管109的导电性设置为n沟道型。此外，将第三晶体管108的导电性设置为p沟道型。另外，本实施模式的一个特征为，第一晶体管106和第二晶体管107为常导通。
接着，解释各个元件的连接关系。
第一晶体管106的第一电极连接到为高电平电势的Vdd。反相器112的输出侧(点S)通过第一电容器110连接到第一晶体管106的第二电极、第二晶体管107的第一电极以及第三晶体管108的第一电极。该连接点在图1B中用“a”表示，下文中称为“节点a”。反相器112的输入侧(点Q)连接到第一晶体管106、第三晶体管108以及第四晶体管109的栅电极。此外，第三晶体管108和第四晶体管109的第二电极相互连接，第四晶体管109的第一电极连接到为低电平电势的Vss，第二晶体管107的第二电极通过第二电容器111连接到Vss。
解释具有这种电路结构的电荷泵电路的工作。注意，为了解释简单，高电平电势(高电势)设置为5V，低电平电势(低电势)设置为0V；然而，本实施模式不限于此。高电势为5V且低电势为0V的时钟信号输入到反相器112的输入侧(点Q)。无需说，这些数值不限于此。例如，当高电势(5V)输入到反相器112的输入侧(点Q)时，0V输入到第一电容器110，且高电势输入到第一晶体管106、第三晶体管108和第四晶体管109每个的栅电极。此时，第一晶体管106导通，节点a电势为5V。同时，高电势(5V)输入到第三晶体管108和第四晶体管109的栅电极，使得第三晶体管108截止且第四晶体管109导通。因此，0V输入到其栅电极的第二晶体管107截止，预定电荷累积于第一电容器110而无泄漏。
当低电势(0V)随后输入反相器112的输入侧(点Q)时，高电势(5V)输入到第一电容器110；低电势(0V)输入到其栅电极的第一晶体管106截止；由于累积于第一电容器110内的电荷，可以确保无泄漏地获得为Vdd(5V)两倍的节点a的电势。注意，低电势(0V)输入到第三晶体管108和第四晶体管109每个的栅电极，使得第四晶体管109截止，第三晶体管108和第二晶体管107导通。因此，由于第二电容器111和第二晶体管107，可以确保将为Vdd(5V)两倍的输出电压保持为Vout。
通过重复上述操作，Vout的电势可为(2×Vdd)(见图1C)。
注意，当负载未连接到Vout时，Vout变为(2×Vdd)。当连接了负载(例如电阻器、电容器、晶体管或电路)时，负载上消耗电流，使得Vout变为小于(2×Vdd)。
本实施模式不限于如图1B所示的连接关系。例如，点S和点Q通过反相器112相互连接；然而本实施模式不限于此。
不使用反相器112，电势可以分别施加到点Q和点S。这种情况下，施加到点Q和点S的电势优选相互反相。注意，只要可实现正常工作，施加到点Q的电势和施加到点S的电势不一定相互反相。
在本实施模式中，施加到点Q的高电势不一定为Vdd。该高电势可以为低于Vdd的电压或者高于Vdd的电压。类似地，施加到点S的低电势不一定为0V。该低电势可以为低于0V的电压或者高于0V的电压。类似地，施加到点Q的低电势可以为低于0V的电压或者高于0V的电压。
在上文中，本实施模式解释了第一和第二晶体管具有n沟道型导电性且为常导通的情形；然而，晶体管的导电性不限于此。例如，电路结构可以为这样的结构，其中通过调整沟道掺杂量，将第一和第二晶体管设置为具有p沟道型导电性且常导通，并且第一晶体管的一个电极保持为低电平电势。这种情况下，电路结构为，第三和第四晶体管具有和图示相反的导电性，第四晶体管的一个电极保持为高电平电势。如前所述，在本实施模式中，通过将各个晶体管的导电性从n沟道型改变为p沟道型或者从p沟道型改变为n沟道型，以及将一个电极的电势设置为高电平电势或低电平电势，可以使该电荷泵电路的输出电压降压。
在上述电荷泵电路中，可以形成薄膜晶体管作为该晶体管。因此，该电荷泵电路可形成于与显示装置或者例如闪存的非易失性存储器相同的衬底上。然而，当在电荷泵中使用薄膜晶体管时，难以将电压升压到预定电势，因为薄膜晶体管具有高的阈值电压。此外，由于薄膜晶体管之间阈值电压有差别，输出的电势可能改变。因此，当使用本实施模式的电荷泵时，由于如前所述输出由第二晶体管是导通还是截止决定，可以防止阈值电压引起的电压降。结果，当使用阈值电压高于由硅晶片形成的晶体管阈值电压的薄膜晶体管时，本实施模式的电荷泵提供了显著的效应。
此外，使用薄膜晶体管形成的电荷泵可以形成于与例如液晶显示装置或发光装置的半导体装置相同的衬底上。这样，第一电容器和第二电容器之一或二者可形成于与半导体装置相同的衬底上。当电荷泵形成于与半导体装置相同的衬底上时，部件数目减小。另一方面，当不形成于与半导体装置相同的衬底上时，可以设置具有大电容的电容器。由于第二电容器需要具有大于第一电容器的电容，可具有小电容的第一电容器可形成于与半导体装置相同的衬底上，从而减少部件数目和实现成本降低。通过不形成于与半导体装置相同的衬底上，可以设置具有大电容的电容器作为具有大电容的第二电容器。
实施模式2
图2示出了另一种电荷泵电路的结构示例。与图1B不同，该电荷泵电路包括第一晶体管301、第二晶体管302、第一电容器303、第二电容器304和反相器305，并进一步包括升压电路306。将第一晶体管301和第二晶体管302的导电性设置为n沟道型。此外，本实施模式的一个特征为，第一晶体管301和第二晶体管302为常导通。
接着，解释各个元件的连接关系。第一晶体管301的第一电极连接到为高电平电势的Vdd。反相器305的输出侧(点S)通过第一电容器303连接到第一晶体管301的第二电极和第二晶体管302的第一电极。该连接点在图2中用“a”表示，下文中称为“节点a”。此外，反相器305的输出侧(点S)通过升压电路306的输入侧(图中的IN)和输出侧(图中的OUT)连接到第二晶体管302的栅电极。此外，升压电路306的高电平电势(图中的V+)和低电平电势(图中的V-)分别连接到Vout和Vss。第二晶体管302的第二电极通过第二电容器304连接到为低电平电势的Vss。
本实施模式不限于如图2所示的连接关系。例如，点S和点Q通过反相器305相互连接；然而本实施模式不限于此。
不使用反相器305，电势可以分别施加到点Q和点S。这种情况下，施加到点Q和点S的电势优选相互反相。注意，只要可实现正常工作，施加到点Q的电势和施加到点S的电势不一定相互反相。
此外，尽管升压电路306的高电平电势(V+)和低电平电势(V-)分别连接到Vout和Vss，但是本实施模式不限于此。例如，对应于Vout的电势连接到高电平电势(V+)，对应于Vss的电势连接到低电平电势(V-)。
此外，尽管反相器305的输出(点S)输入到升压电路306的IN，但是任意时钟信号可输入到该IN。换而言之，只要升压电路306提供的输出使得可以以与图1B相似的时序导通或截止第二晶体管，就是可以接受的。
具有这种电路结构的电荷泵的操作与参考图1B解释的操作相同。
于是，按照与图1B相似的方式，可以输出对应于(2×Vdd)的电压作为Vout的电势(见图1C)。
在本实施模式中，施加到点Q的高电势不一定为Vdd。该高电势可以为低于Vdd的电压或者高于Vdd的电压。类似地，施加到点S的低电势不一定为0V。该低电势可以为低于0V的电压或者高于0V的电压。类似地，施加到点Q的低电势可以为低于0V的电压或者高于0V的电压。
在上文中，本实施模式解释了第一和第二晶体管具有n沟道型导电性且为常导通的情形；然而，晶体管的导电性不限于此。例如，电路结构可以为，通过调整沟道掺杂量，将第一和第二晶体管设置为具有p沟道型导电性且为常导通，以及第一晶体管的一个电极保持为低电平电势。如前所述，在本实施模式中，通过将各个晶体管的导电性从n沟道型改变为p沟道型或者从p沟道型改变为n沟道型，以及将一个电极的电势设置为高电平电势或低电平电势，可以使该电荷泵电路的输出电压降压。
在上述电荷泵电路中，可以形成薄膜晶体管作为该晶体管。因此，该电荷泵电路可形成于与显示装置或者例如闪存的非易失性存储器相同的衬底上。然而，当在电荷泵中使用薄膜晶体管时，难以将电压升压到预定电势，因为薄膜晶体管具有高的阈值电压。此外，由于薄膜晶体管之间阈值电压有差别，输出的电势可能改变。因此，当使用本实施模式的电荷泵时，由于如前所述输出由第二晶体管是导通还是截止决定，可以防止阈值电压引起的电压降。结果，当使用阈值电压高于由硅晶片形成的晶体管阈值电压的薄膜晶体管时，本实施模式的电荷泵提供了显著的效应。
此外，使用薄膜晶体管形成的电荷泵可以形成于与例如液晶显示装置或发光装置的半导体装置相同的衬底上。这样，第一电容器和第二电容器之一或二者可形成于与半导体装置相同的衬底上。当电荷泵形成于与半导体装置相同的衬底上时，部件数目减小。另一方面，当不形成于与半导体装置相同的衬底上时，可以设置具有大电容的电容器。由于第二电容器需要具有大于第一电容器的电容，可具有小电容的第一电容器可形成于与半导体装置相同的衬底上，从而减少部件数目和实现成本降低。通过不形成于与半导体装置相同的衬底上，可以设置具有大电容的电容器作为具有大电容的第二电容器。
实施模式3
本实施模式解释与上述实施模式不同的电荷泵的结构和工作。
图3A示出了本发明的该实施模式的电荷泵电路的结构。
图3A所示电荷泵包括第一晶体管201、第二晶体管202、第三晶体管203、第一电容器204、第二电容器205、第三电容器206、第一反相器207、第二反相器208、第三反相器209和第四反相器230，第一晶体管201和第三晶体管203设置为具有n沟道型导电性，第二晶体管202设置为具有p沟道型导电性。此外，本实施模式的一个特征为，第一晶体管201和第二晶体管203为常导通。
接着，解释各个元件的连接关系。
第一晶体管201和第三晶体管203的第一电极连接到为高电平电势的Vdd。第一反相器207的输入侧(点Q)连接到第一晶体管201的栅电极；第一反相器207的输出侧(点S)通过第一电容器204连接到第一晶体管201的第二电极和第二晶体管202的第一电极；第二反相器208的输出侧通过第三反相器209连接到第四反相器230的输入侧和第三晶体管203的栅电极。第四反相器230的输出侧通过第三电容器206连接到第三晶体管203的第二电极和第二晶体管202的栅电极。此外，第二晶体管202的第二电极通过第二电容器205连接到为低电平电势的Vss。
第一晶体管201的第二电极的上述连接点在图中用“a”表示，下文中称为“节点a”，第三晶体管203的第二电极的连接点在图中用“b”表示，下文中称为“节点b”。
解释具有这种电路结构的电荷泵电路的工作。注意，为了解释简单，高电平电势(高电势)设置为5V，低电平电势(低电势)设置为0V；然而，本实施模式不限于此。高电势为5V且低电势为0V的时钟信号输入到第一反相器207的输入侧(点Q)。无需说，实际上这些数值不限于此。例如，当高电势(5V)输入到第一反相器207的输入侧(点Q)时，0V输入到第一电容器204。此时，第一晶体管201导通，节点a电势为5V。同时，通过第二反相器208和第三反相器209，0V输入到第三晶体管203的栅电极，使得第三晶体管203截止。此外，5V从第四反相器230输入到第三电容器206，使得节点b的电势为5V，第二晶体管202截止。因此，预定电荷累积于第一电容器204中而无泄漏。
当低电势(0V)随后输入第一反相器207的输入侧(点Q)时，高电势(5V)输入到第一电容器；低电势(0V)输入到其栅电极的第一晶体管201截止；由于累积于第一电容器204内的电荷，可以确保无泄漏地获得为Vdd(5V)两倍的节点a的电势。同时，高电势(5V)通过第二反相器208和第三反相器209输入到第三晶体管203的栅电极和第四反相器230的输入侧(点O)，使得第三晶体管203导通，且低电势(0V)通过第三反相器230输入到第三电容器206，这样节点b为5V，第二晶体管202确定地导通。因此，由于通过第二电容器205和第二晶体管202，电荷累积于第一电容器204，可以确保将为Vdd(5V)两倍的电压输出为Vout。
于是，按照与实施模式1相似的方式，对于Vout的电势，可以输出对应于(2×Vdd)的电压的(见图1C)。
本实施模式不限于如图3A所示的连接关系。例如，尽管点S和点Q通过反相器207相互连接，点O和点S通过反相器208及反相器209相互连接，然而本实施模式不限于此。
电势可以分别施加到点Q、点S和点O，而不使用反相器207、反相器208和反相器209。这种情况下，输入到点Q和点S的电势以及施加到点Q和点O的电势优选相互反相。注意，只要可实现正常工作，施加到点Q和点S的电势以及施加到点Q和点O的电势不一定相互反相。
如前所述，在本实施模式的电荷泵电路中，仅两个值，即电源电压Vdd以及Vdd×2被传送到节点a，且根据第二晶体管导通还是截止，可确保输出电压Vdd×2作为输出电压Vout。
在上文中，本实施模式解释了第一和第三晶体管具有n沟道型导电性且为常导通的以及第二晶体管具有p沟道型导电性的情形；然而，晶体管的导电性不限于此。例如，电路结构可以为，通过调整沟道掺杂量，将第一和第三晶体管设置为具有p沟道型导电性且常导通，第一晶体管的第一电极保持为低电平电势，以及第二晶体管设置为具有n沟道型导电性。换而言之，在本实施模式中，通过将各个晶体管的导电性从n沟道型改变为p沟道型或者从p沟道型改变为n沟道型，以及将第一晶体管的第一电极的电势从高电平电势设置为低电平电势，可以使该电荷泵电路的输出电压降压。
在上述电荷泵电路中，可以形成薄膜晶体管作为该晶体管。因此，该电荷泵电路可形成于与显示装置或者例如闪存的非易失性存储器相同的衬底上。然而，当在电荷泵中使用薄膜晶体管时，难以将电压升压到预定电势，因为薄膜晶体管具有高的阈值电压。此外，由于薄膜晶体管之间阈值电压有差别，输出的电势可能改变。因此，当使用本实施模式的电荷泵时，由于如前所述输出由第二晶体管是导通还是截止决定，可以防止阈值电压引起的电压降。结果，当使用阈值电压高于由硅晶片形成的晶体管阈值电压的薄膜晶体管时，本实施模式的电荷泵提供了显著的效应。
此外，使用薄膜晶体管形成的电荷泵可以形成于与例如液晶显示装置或发光装置的半导体装置相同的衬底上。这样，第一电容器、第二电容器和第三电容器任一或全部可形成于与半导体装置相同的衬底上。当电荷泵形成于与半导体装置相同的衬底上时，部件数目减小。另一方面，当不形成于与半导体装置相同的衬底上时，可以设置具有大电容的电容器。由于第二电容器需要具有大于第一电容器和第三电容器的电容，可具有小电容的第一电容器和第三电容器可形成于与半导体装置相同的衬底上，从而减少部件数目和实现成本降低。通过不形成于与半导体装置相同的衬底上，可以设置具有大电容的电容器作为具有大电容的第二电容器。
实施模式4
图3B示出了另一种电荷泵电路的结构。与图3A相似，图3B所示电荷泵包括第一晶体管210、第二晶体管211、第三晶体管212、第一电容器214、第二电容器215、第三电容器216、第一反相器217、第二反相器218、第三反相器219和第四反相器220，但是不同于图3A，该电荷泵电路进一步包括第四晶体管213。第四晶体管213设置为具有p型导电性。其他晶体管的导电性和图3A相似。
接着，解释各个元件的连接关系。与图3A不同，在图3B所示的电荷泵中，第四晶体管213的栅电极和第一电极分别连接到节点a和节点b，其第二电极连接到Vout。其他连接关系与图3A相似。
具有这种电路结构的电荷泵电路的操作与参考图3A所解释的操作类似。
此外，按照与实施模式1相似的方式，对于Vout的电势，可以输出对应于(2×Vdd)的电压(见图1C)。
在本实施模式中，一直由第四晶体管驱动Vout的节点；因此，可以供给几乎没有波纹的稳定输出电压。
如前所述，在本实施模式的电荷泵电路中，仅两个值，即电源电压Vdd以及Vdd×2被传送到节点a，且根据第二晶体管导通还是截止，可确保输出电压Vdd×2作为输出电压Vout。
本实施模式的连接关系不限于在实施模式3中所描述的如图3B所示的连接关系。
在上文中，本实施模式解释了第一和第三晶体管具有n沟道型导电性且为常导通的且第二晶体管具有p沟道型导电性的情形；然而，该晶体管的导电性不限于此。例如，电路结构可以为，通过调整沟道掺杂量，将第一和第三晶体管设置为具有p沟道型导电性且常导通，第一晶体管的第一电极保持为低电平电势，且第二晶体管具有n沟道型导电性。这样，该电路结构可以是，第四晶体管具有与图示相反的导电性。换而言之，在本实施模式中，通过将各个晶体管的导电性从n沟道型改变为p沟道型或者从p沟道型改变为n沟道型，以及将第一晶体管的第一电极的电势从高电平电势设置为低电平电势，可以使该电荷泵电路的输出电压降压。
在上述电荷泵电路中，可以形成薄膜晶体管作为该晶体管。因此，该电荷泵电路可形成于与显示装置或者例如闪存的非易失性存储器相同的衬底上。然而，当在电荷泵中使用薄膜晶体管时，难以将电压升压到预定电势，因为薄膜晶体管具有高的阈值电压。此外，由于薄膜晶体管之间阈值电压有差别，输出的电势可能改变。因此，当使用本实施模式的电荷泵时，由于如前所述输出由第二晶体管是导通还是截止决定，可以防止阈值电压引起的电压降。结果，当使用阈值电压高于由硅晶片形成的晶体管阈值电压的薄膜晶体管时，本实施模式的电荷泵提供了显著的效应。
此外，使用薄膜晶体管形成的电荷泵可以形成于与例如液晶显示装置或发光装置的半导体装置相同的衬底上。在这种情况下，第一电容器、第二电容器和第三电容器任一或全部可形成于与半导体装置相同的衬底上。当电荷泵形成于与半导体装置相同的衬底上时，部件数目减小。另一方面，当不形成于与半导体装置相同的衬底上时，可以设置具有大电容的电容器。由于第二电容器需要具有大于第一电容器和第三电容器的电容，可具有小电容的第一电容器和第三电容器可形成于与半导体装置相同的衬底上，从而减少部件数目和实现成本降低。通过不形成于与半导体装置相同的衬底上，可以设置具有大电容的电容器作为具有大电容的第二电容器。
实施模式5
在本实施模式中，通过使用图1A的第一级中虚线所示框形成图4所示结构而增加级数，可以使用一级将电势调整为Vdd×2，使用两级将电势调整为Vdd×3以及使用三级将电势调整为Vdd×4。换而言之，对于上述电荷泵电路的输出电压，通过调整级数可以输出期望的电势。
图4所示电荷泵电路包括晶体管401、多个开关402至404、多个电容器405至407以及多个反相器408至410。晶体管401的一个电极处于预定电势；反相器408的输入侧连接到晶体管401的栅电极；且反相器408的输出侧通过电容器405连接到第一晶体管401的另一个电极并连接到开关402的一侧。注意，电容器、开关、反相器等的数目不限于图4所示。
此外，本实施模式可以与实施模式1至4中任一个或多个组合使用。
在上述电荷泵电路中，可以形成薄膜晶体管作为晶体管。因此，该电荷泵电路可形成于与显示装置或者例如闪存的非易失性存储器相同的衬底上。然而，当在电荷泵中使用薄膜晶体管时，难以将电压升压到预定电势，因为薄膜晶体管具有高的阈值电压。此外，由于薄膜晶体管之间阈值电压有差别，输出的电势可能改变。因此，当使用本实施模式的电荷泵时，由于输出如前所述由第二晶体管是导通还是截止决定，可以防止阈值电压引起的电压降。结果，当使用阈值电压高于由硅晶片形成的晶体管阈值电压的薄膜晶体管时，本实施模式的电荷泵提供了显著的效应。
此外，使用薄膜晶体管形成的电荷泵可以形成于与例如液晶显示装置或发光装置的半导体装置相同的衬底上。这样，任何或全部电容器可形成于与半导体装置相同的衬底上。当电荷泵形成于与半导体装置相同的衬底上时，部件数目减小。另一方面，当不形成于与半导体装置相同的衬底上时，可以设置具有大电容的电容器。由于第二电容器需要具有大于第一电容器的电容，可具有小电容的第一电容器可形成于与半导体装置相同的衬底上，从而减少部件数目和实现成本降低。通过不形成于与半导体装置相同的衬底上，可以设置具有大电容的电容器作为具有大电容的第二电容器。
实施模式6
本实施模式参考图5A和5B解释了一种显示装置，其中该显示装置包括任何实施模式1至5中所描述的电荷泵电路，且通过将使用呈现电致发光的材料的发光元件应用于像素而形成该显示装置的显示屏幕。
在图5A中，显示面板501具有包括布置成矩阵的多个像素502的像素部分503。每个像素502设有例如晶体管的开关元件以及连接到该开关元件的发光元件。在显示面板501的端部提供了输入端子。包括信号线驱动电路504和扫描线驱动电路505的驱动IC安装在连接布线506上。实施模式1至5中任一个描述的电荷泵电路都可结合到该驱动IC中。
在另一个模式中，信号线驱动电路504和扫描线驱动电路505可设于与像素部分503相同的衬底上，如图5B所示。可以使用与像素502中所包括的晶体管相似的p沟道和n沟道晶体管形成这些驱动电路。使用晶体管形成实施模式1至5中任一项描述的电荷泵电路。这种情况下，优选使用多晶硅半导体形成晶体管的沟道形成区。
这种显示装置不需要外部电路的电压被升压，并可实现功耗与电路面积的减小以及产率的提高，因为该电荷泵电路构造成，在不受晶体管之间阈值电压变化影响的情况下，降低功耗并实现特定操作。
实施模式7
图6A示出了图5A和5B所示像素部分503的结构(下文中称为第一像素结构)的示例。像素部分503包括多个信号线S1至Sp(p为自然数)、设成与多个信号线S1至Sp相交的多个扫描线G1至Gq(q为自然数)、以及设在信号线S1至Sp与扫描线G1至Gq的每个交叉处的像素502。这种情况下，像素502是指包括由信号线和扫描线围绕的分隔区域的区域。
图6B示出了图6A的像素502的结构。图6B示出了像素502，其形成于多个信号线S1至Sp中的信号线Sx(x为等于或小于p的自然数)与多个扫描线G1至Gq中的扫描线Gy(y为等于或小于q的自然数)的交叉点。像素502包括第一TFT 601、第二TFT 602、电容器603和发光元件604。注意，本实施模式给出了使用发光元件604的示例，该发光元件包括一对电极并通过该对电极之间的电流发光。作为电容器603，可以正面地使用第二TFT 602的寄生电容等。第一TFT 601和第二TFT 602每一个均可以为n沟道TFT或p沟道TFT。
第一TFT 601的栅极连接到扫描线Gy；第一TFT 601的源和漏之一连接到信号线Sx；另一个连接到第二TFT 602的栅极和电容器603的一个电极。电容器603的另一个电极连接到端子605，电势V3施加到该端子605。第二TFT 602的源和漏之一连接到发光元件604的一个电极，另一个连接到端子606，电势V2施加到该端子606。发光元件604的另一个电极连接到端子607，电势V1施加到该端子607。
以下解释具有这种结构的像素502的工作。选择多条扫描线G1至Gq之一，且当选择该扫描线时，将视频信号输入到全部该多个信号线S1至Sp。这样，视频信号输入到像素部分503内的一行像素。通过依次选择该多个扫描线G1至Gq并执行相似操作，将视频信号输入到像素部分503内的所有像素502。
接着解释像素502的工作，其中在选择所述多个扫描线G1至Gq中的扫描线Gy时，来自多个信号线S1至Sp中的信号线Sx的视频信号被输入到该像素502。当扫描线Gy被选择时，第一TFT 601被置于导通状态。该TFT的导通状态意味着源和漏之间的区域导电，该TFT的截止状态意味着源和漏之间的区域不导电。当第一TFT 601处于导通状态时，输入到信号线Sx的视频信号通过第一TFT 601输入到第二TFT 602的栅。根据所输入的视频信号，选择第二TFT 602是处于导通状态还是截止状态。当第二TFT 602选择为处于导通状态时，第二TFT 602的漏极电流流入发光元件604，使得发光元件604发光。
维持电势V2和电势V3，使得当第二TFT 602处于导通状态时该电势差总是恒定。电势V2和电势V3可以彼此相等。当电势V2和电势V3彼此相等时，端子605和端子606可连接到相同布线。当发光元件604被选择发光时，将电势V1和电势V2设置成具有预定的电势差。这样，致使电流流到发光元件604，从而发光元件604发光。
包括像素部分503的该显示装置具有显著的效应，因为与实施模式6相似，其包括实施模式1至5任一项中描述的电荷泵电路。换而言之，这种显示装置不需要外部电路的电压被升压，并可实现功耗与电路面积的减小以及产率的提高，因为该电荷泵电路构造成降低功耗并实现特定工作而不受晶体管之间阈值电压变化的影响。
实施模式8
图7A示出了图5A和5B所示像素部分503的结构的另一个示例。该像素部分503包括多条信号线S1至Sp(p为自然数)、设置成与多条信号线S1至Sp相交的多条扫描线G1至Gq(q为自然数)和多条扫描线R1至Rq、以及设在信号线S1至Sp与扫描线G1至Gq的每个交叉点的像素502。
图7B示出了图7A的像素502的结构。图7B示出了像素502，其形成于多条信号线S1至Sp中的一条信号线Sx(x为等于或小于p的自然数)与多条扫描线G1至Gq中的一条扫描线Gy(y为等于或小于q的自然数)以及多条扫描线R1至Rq中的一条扫描线Ry的交叉点。注意，在具有图7B所示结构的像素中，相同参考数字用于表示与图6B相同的部分，并省略了对其的解释。图7B所示像素与图6B所示像素502不同之处为包括第三晶体管701。第三晶体管701可以为n沟道晶体管或p沟道晶体管。
第三晶体管701的栅连接到扫描线Ry；第三晶体管701的源和漏之一连接到第二晶体管602的栅以及电容器603的一个电极；另一个连接到端子702，其中电势V4施加到该端子702。
具有图7A与7B所示结构的像素的一个特征为，像素502的发光元件604可以置于不发光状态而不管从信号线Sx输入的视频信号如何，因为其包括扫描线Ry和第三晶体管701。可由输入扫描线Ry的信号设置像素502的发光元件604发光的时间段。因此，可以设置这样的发光时间段，其短于用于通过依次选择扫描线G1至Gq而选择所有扫描线G1至Gq的时间段。这样，由于在通过时分灰度级方法执行显示时可以设置短的子帧，因此可以实现高级灰度级表示。
电势V4可设置为使得当第三晶体管701处于导通状态时，第二晶体管602处于截止状态。例如，当第三晶体管701置于导通状态时，电势V4可以设置为等于电势V3。通过将电势V3和电势V4设置成彼此相等，由电容器603保持的电荷被放电且第二晶体管602的源和栅之间的电压设置为零，使得第二晶体管602可处于截止状态。注意，当电势V3和电势V4设置成彼此相等时，端子605和端子702可连接相同的布线。
注意，第三晶体管701的布置不限于图7B所示。例如，第三晶体管701可布置成与第二晶体管602串联。在这种结构中，通过使用输入到扫描线Ry的信号将第三晶体管701置于截止状态，可以阻止电流流到发光元件604，且发光元件604可置于不发光状态。
还可以使用二极管代替图7B所示的第三晶体管701。图7C示出了使用二极管代替第三晶体管701的像素的结构。注意，在图7C中使用相同参考数字表示与图7B相同的部分，且省略了对其的解释。二极管771的一个电极连接到扫描线Ry，另一个连接到第二晶体管602的栅以及电容器603的一个电极。
二极管771导致电流从一个电极流到另一个电极。第二晶体管602为p沟道晶体管。通过增大二极管771的一个电极的电势，可以增大第二晶体管602的栅极电势并可以将第二晶体管602置于截止状态。
尽管在图7C所示结构中，二极管771导致电流从连接到扫描线Ry的一个电极流动到连接到第二晶体管602的栅的另一个电极，且第二晶体管602为p沟道晶体管，但是该像素的结构不限于此。该结构可以为，其中二极管771导致电流从连接到第二晶体管602的栅的所述另一个电极流到连接到扫描线Ry的所述一个电极，且第二晶体管602为n沟道晶体管。当第二晶体管602为n沟道晶体管时，通过使二极管771的一个电极的电势下降，可以使第二晶体管602的栅极电势下降，且可将第二晶体管602置于截止状态。
二极管771可以使用二极管连接的晶体管。该二极管连接的晶体管是指漏和栅彼此连接的晶体管。可以使用p沟道晶体管或n沟道晶体管作为该二极管连接的晶体管。
包括像素部分503的该显示装置具有显著的效应，因为与实施模式6相似，其包括在实施模式1至5任一项中描述的电荷泵电路。换而言之，这种显示装置不需要外部电路的电压被升压，并可实现功耗与电路面积的减小以及产率的提高，因为该电荷泵电路构造成降低功耗并实现特定工作而不受晶体管之间阈值电压变化的影响。
实施模式9
参考图8解释在实施模式6至8中任一个描述的显示装置内像素结构的一个模式。图8为包括晶体管和连接到该晶体管的发光元件的像素的剖面视图。
在图8中，基底层1001、为晶体管1100一部分的半导体层1002、以及形成电容器部分1101的一个电极的半导体层1102形成于衬底1000上。其上形成了第一绝缘层1003，该第一绝缘层1003作为晶体管1100内的栅绝缘层，并作为形成电容器部分1101内的电容器的介电层。
栅电极1004和形成电容器部分1101的另一个电极的导电层1104形成于第一绝缘层1003上。连接到晶体管1100的布线1007连接到发光元件1012的第一电极1008。该第一电极1008形成于第三绝缘层1006上。第二绝缘层1005可形成于第一绝缘层1003和第三绝缘层1006之间。发光元件1012包含第一电极1008、EL层1009和第二电极1010。此外，形成第四绝缘层1011以覆盖第一电极1008的外围端部以及第一电极1008与布线1007的连接部分。
接着，解释上述结构的细节。衬底1000可以为例如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等形成的玻璃衬底、石英衬底、陶瓷衬底等。也可以使用包含不锈钢的金属衬底或者表面上具有绝缘膜的半导体衬底。或者，可以使用由具有柔性的合成树脂(例如塑料)制成的衬底。可以通过抛光，例如化学机械抛光(CMP)方法平坦化衬底1000的表面。
作为基底层1001，可以使用氧化硅、氮化硅、氮氧化硅(siliconnitride oxide)等的绝缘膜。基底层1001可防止衬底1000内包含的碱金属(例如Na)或碱土金属扩散到半导体层1002中并对晶体管1100的特性产生负面影响。尽管基底层1001在图8中具有单层结构，但可通过堆叠两层或多层形成该基底层。注意，当杂质扩散不是显著的问题时，例如，当使用石英衬底等时，不一定提供基底层1001。
可以直接在由微波激励的高密度等离子体中处理该玻璃衬底的表面，其中该高密度等离子体的电子温度等于或小于2eV，离子能量等于或小于5eV，电子密度约为1011/cm3至1013/cm3。可以使用径向缝天线(radial slot antenna)由微波激励的等离子体处理设备产生该等离子体。此时，当引入氮气(N2)或者例如氨气(NH3)或一氧化二氮(N2O)的氮化物气体时，可以氮化玻璃衬底的表面。由于形成于玻璃衬底表面上的该氮化层包含氮化硅作为主要成份，该氮化层可用做阻挡层防止杂质从玻璃衬底侧扩散。可使用等离子体CVD方法在该氮化层上形成氧化硅膜或氧氮化硅膜，提供该基底层1001。
此外，通过对由氧化硅、氧氮化硅等制成的基底层1001的表面进行相似的等离子体处理，可以对该表面进行氮化处理至距表面1nm至10nm的深度。使用这种极薄的氮化硅层，可以形成阻挡层，且对将形成于氮化硅层上的半导体层不产生应力影响。
半导体层1002和半导体层1102优选使用图案化的结晶半导体膜。通过使非晶半导体膜结晶可以获得结晶半导体膜。结晶的方法可以采用激光结晶方法、使用RTA或退火炉的热结晶方法、使用促进结晶的金属元素的热结晶方法等。半导体层1002包含沟道形成区和一对杂质区，其中将提供一种导电类型的杂质元素添加到该一对杂质区。以低浓度添加杂质元素的杂质区可设于沟道形成区和该对杂质区之间。半导体层1102可具有这样的结构，即其中完全添加提供一种导电类型的杂质元素或者提供与前一种导电类型相反的导电类型的杂质元素。
使用氧化硅、氮化硅、氮氧化硅等，可使用单个膜或者通过堆叠多个膜而形成第一绝缘层1003。这种情况下，可以通过由微波激励的高密度等离子体处理氧化或者氮化该绝缘膜的表面以使其更致密，其中该高密度等离子体的电子温度等于或小于2eV，离子能量等于或小于5eV，电子密度约为1011/cm3至1013/cm3。可以在形成第一绝缘层1003之前执行该处理。也就是说，可以对半导体层1002的表面进行该等离子体处理。此时，通过在氧化气氛(O2、N2O等)或者氮化气氛(N2、NH3等)中在300℃至450℃的衬底温度下进行处理，可以形成其上将沉积栅绝缘层的良好界面。
栅电极1004和导电层1104可具有单层结构或叠层层结构，包括选自Ta、W、Ti、Mo、Al、Cu、Cr和Nd的一种元素或多种元素，或者包括选自上述元素的多种元素的合金或化合物。
晶体管1100包括半导体层1002、栅电极1004、以及半导体层1002和栅电极1004之间的第一绝缘层1003。在图8中，连接到发光元件1012第一电极1008的晶体管被示为包含在该像素内的晶体管1100。该晶体管1100具有多栅结构，其中多个栅电极1004置于半导体层1002上。换而言之，多个晶体管串联连接。这种结构使得可以抑制截止电流的不必要增大。此外，晶体管1100在图8中为顶栅晶体管；然而，还可以采用栅电极位于半导体层下方的底栅晶体管。此外，具有位于半导体层上方和下方的栅电极的双栅晶体管也是适用的。
电容器部分1101具有作为电介质的第一绝缘层1003，并具有作为一对电极的半导体层1102和导电层1104，其中该半导体层1102和导电层1104彼此对立且其间插入了第一绝缘层1003。在图8中，在设于该像素内的电容器部分中，该对电极之一为与晶体管110的半导体层1002同时形成的半导体层1102，另一个为与栅电极1004同时形成的导电层1104。然而，本发明不限于这种结构。
第二绝缘层1005优选地为具有用于阻挡离子杂质的阻挡性能的绝缘膜，例如氮化硅膜。第二绝缘层1005由氮化硅或氧氮化硅形成。第二绝缘层1005还作为保护膜以防止半导体层1002被污染。在沉积第二绝缘层1005之后，通过引入氢气而如前所述地执行由微波激励的高密度等离子体处理，从而氢化第二绝缘层1005。或者，可引入氨气以氮化和氢化第二绝缘层1005。此外，可以与氢气一起引入氧气、N2O气体等，从而执行氧氮化处理和氢化处理。通过根据该方法进行氮化处理、氧化处理或氧氮化处理，可以使第二绝缘层1005的表面更致密。因此，作为保护膜的功能得到加强。通过随后在400℃至450℃执行热处理，可以从形成第二绝缘层1005的氮化硅释放被引入到第二绝缘层1005内的氢气，使得可以氢化半导体层1002。
可以使用无机绝缘膜或有机绝缘膜形成第三绝缘层1006。无机绝缘膜可以使用由CVD方法形成的氧化硅膜、SOG(旋涂玻璃)膜(通过涂敷形成的氧化硅膜)等。有机绝缘膜可以使用由聚酰亚胺、聚酰胺、BCB(苯并环丁烯(benzocyclobutene))、丙烯酸树脂、正光敏有机树脂、负光敏有机树脂等形成的膜。此外，第三绝缘层1006可以使用其骨架结构包含硅(Si)和氧(O)键的材料。可使用至少包含氢的有机基团(例如烷基或芳香烃)作为这种材料的取代基。此外，可以使用氟代基作为该取代基。另外，可以使用氟代基和至少包含氢的有机基团作为取代基。
布线1007可以使用单层或叠层结构，包括选自Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au和Mn的一种元素或者包含选自上述元素中的多种元素的合金。
第一电极1008和第二电极1010之一或二者可以为透明电极。作为透明电极，可以使用包含氧化钨的氧化铟(IWO)、包含氧化钨的氧化铟锌(IWZO)、包含氧化钛的氧化铟(ITiO)、包含氧化钛的氧化铟锡(ITTiO)、包含钼的氧化铟锡(ITMO)等。无需说，可以使用氧化铟锡(ITO)、氧化铟锌(IZO)、添加了氧化硅的氧化铟锡(ITSO)等。
第一电极1008和第二电极1010中的至少一个可使用不具有透光性能的材料形成。例如，可以使用例如Li或Cs的碱金属；例如Mg、Ca或Sr的碱土金属；包含任一这些元素的合金(例如Mg∶Ag、Al∶Li或Mg∶In)；或者这些元素的化合物(CaF2、氮化钙)。除此以外，还可以使用例如Yb或Er的稀土金属。
可以使用与第三绝缘层1006相似的材料形成第四绝缘层1011。
发光元件1012包含EL层1009、以及将该EL层1009夹在中间的第一电极1008和第二电极1010。第一电极1008和第二电极1010之一对应阳极，而另一个对应阴极。当使用正向偏压将高于阈值电压的电压施加于阳极和阴极之间时，电流从阳极流到阴极，由此发光元件1012发光。
EL层1009具有单层或多层结构。对于多层结构的情形，形成EL层1009的层根据载流子输运性能可分类为空穴注入层、空穴输运层、发光层、电子输运层、电子注入层等。这些层之间的边界不一定总是清楚的，在一些情况下，这些层的材料部分混合，边界不清楚。可以使用有机材料或无机材料形成这些层。作为有机材料，可以使用高分子材料、中等分子量材料和低分子材料中的任意一种。
优选使用具有不同功能的多个层形成EL层1009，例如空穴注入/输运层、发光层、以及电子注入/输运层。优选使用包含具有空穴输运性能的有机化合物材料与相对于该有机化合物材料表现电子接受性能的无机化合物材料的复合材料形成该空穴注入/输运层。通过采用这种结构，在原来几乎没有本征载流子的有机化合物内产生许多空穴载流子，并可以获得极佳的空穴注入/输运性能。该效果使得与之前相比可以降低驱动电压。此外，可以使该空穴注入/输运层变厚而不引起驱动电压增大。因此，可以抑制由于灰尘等引起的发光元件的短路。
具有空穴输运性能的有机化合物材料可以使用例如：铜酞菁(简写CuPc)；4，4′，4″-三[N(3-甲基苯基)-N-苯胺]三苯基胺(简写为MTDATA)；1，3，5-三[N，N-二(m-甲苯基)氨基]苯(简写为m-MTDAB)；N，N’-二苯基-N，N’-双(3-甲基苯基)-1，1’-联苯-4，4’-二胺(简写为TPD)；4，4’-双[N-(1-萘基)-N-苯胺]联苯(简写NPB)；4，4’-双{N-[4-二(m-甲苯基)氨基]苯基-N-苯胺}联苯(简写DNTPD)等。然而，具有空穴输运性能的有机化合物材料不限于此。
具有电子接受性能的无机化合物材料的示例为氧化钛、氧化锆、氧化钒、氧化钼、氧化钨、氧化铼、氧化锌等。具体而言，氧化钒、氧化钼、氧化钨和氧化铼是优选的，因为这些材料可以通过真空蒸镀形成且容易处理。
使用具有电子输运性能的有机化合物材料形成电子注入/输运层。具体地，使用三(8-羟基喹啉)铝(简写Alq3)；三(4-甲基-8-羟基喹啉)铝(简写Almq3)；双(2-甲基-8-羟基喹啉)(4-苯基苯酚(phenylphenolato))铝(简写BAlq)；浴铜灵(bathocuproin，简写BCP)；2-(4-联苯基)-5-(4-叔-丁基苯基)-1，3，4-恶二唑(简写PBD)；3-(4-联苯基)-4-苯基-5-(4-叔-丁基苯基)-1，2，4-三唑(简写TAZ)等，然而具有电子输运性能的有机化合物材料不限于此。
可以使用如下材料形成该发光层：9，10-二(2-萘基)蒽(简写DNA)；9，10-二(2-萘基)-2-叔-丁基蒽(简写t-BuDNA)；4，4’-双(2，2-双苯基乙烯基(diphenylvinyl))联苯(简写DPVBi)；香豆素30、香豆素6、香豆素545、香豆素545T；红荧稀；2，5，8，11-四(叔丁基)二萘嵌苯(简写TBP)；9，10-双苯蒽(简写DPA)；5，12-双苯并四苯，4-(二氰基亚甲基)-2-甲基-[p-(二甲基胺)苯乙烯基]-4H-吡喃(简写DCM1)；4-(二氰基亚甲基)-2-甲基-6-[2-久洛尼定(julolidine)-9-基]-4 H-吡喃(简写DCM2)等。此外，可以使用产生磷光的如下化合物：双{2-[3’，5’-双(三氟甲基)苯基]pyridinato-N，C2’}铱(吡啶甲酸(picolinate))(简写Ir(CF3ppy)2(pic))；三(2-苯基pyridinato-N，C2’)铱(简写Ir(ppy)3)；双(2-苯基pyridinato-N，C2’)铱(乙酰丙酮)(简写Ir(ppy)2(acac))；双[(2-(2’-噻吩)pyridinato-N，C3’]铱(乙酰丙酮)(简写Ir(thp)2(acac))；双(2-苯pyridinato-N，C2’]铱(乙酰丙酮)(简写Ir(pq)2(acac))等。
发光层可使用包含金属络合物等的单态激发发光材料和三态激发发光材料。例如，在发红光的像素、发绿光的像素以及发蓝光的像素中，使用三态激发发光材料形成亮度半衰期相对短的发红光的像素，使用单态激发发光材料形成其他像素。由于发光效率高，三态激发发光材料的特征为，获得相同的亮度所需的功耗小于单态激发发光材料。换而言之，由于如果使用三态激发发光材料形成发红光的像素，其可靠性可以得到改善，因为少量的电流供给到该发光元件。为了降低功耗，可以使用三态激发发光材料形成发红光的像素和发绿光的像素，使用单态激发发光材料形成发蓝光的像素。通过如此使用三态激发发光材料形成对人眼具有高可见度的发绿光的元件，可以实现功耗的进一步降低。
该发光元件可具有如下结构，即，通过为各个像素形成具有不同发光波段的发光层而执行彩色显示。通常，形成分别对应于R(红)、G(绿)和B(蓝)颜色的发光层。即使在这种情况下，当在像素的发光侧提供透射该光发射波段的滤光片，可以提高颜色纯度并可以防止像素部分的反射。通过提供该滤光片，可以省略通常认为是必需的圆偏振片等，并可以避免从发光层发生的光的损耗。此外，可以减小倾斜观看像素部分(显示屏幕)时的色调改变。
包含具有图8所示结构的像素的显示装置可以降低功耗，因为其包含在实施模式1至5中任一个描述的电荷泵电路。换而言之，这种显示装置不需要升压外部电路的电压，并可以实现功耗及电路面积的减小和产率的提高，因为该电荷泵电路构造成降低功耗并执行特定工作而不受晶体管之间阈值电压变化的影响。
实施模式10
图9示出了本发明该实施模式的短路环的结构。
在图9中，相同的参考数字用于表示相同部分或具有相似功能的部分，省略了对其的重复解释。
图9所示短路环包含第一晶体管1201、第二晶体管1202、第一电阻器1203、第二电阻器1204、第一焊盘(pad)1205、第二焊盘1206和第三焊盘1207，且第一晶体管1201的一个电极连接到第二晶体管1202的一个电极、第一电阻器1203的一侧以及第二电阻器1204的一侧；该连接点称为线1；第一晶体管1201的另一个电极连接到第二晶体管的另一个电极、第一电阻器的另一侧、第二电阻器的另一侧、第一焊盘、第二焊盘和第三焊盘。
在本实施模式中，第一晶体管1201的导电性为n沟道型，第二晶体管1202的导电性为p沟道型，该第一晶体管是常导通的。
在薄膜晶体管的制造步骤中以及在显示装置的面板组装阶段，由于静电影响，高压静电可能施加于一个薄膜晶体管。具体而言，由于每个薄膜晶体管具有极小的尺寸，由于轻微荷电即可产生静电放电损伤和缺陷。该短路环起着防止产生该静电损伤和缺陷的功能。
解释图9的短路环的工作。
即使在面板组装阶段所有焊盘都处于浮置状态且所有焊盘都处于相同电势，当任何焊盘的电势增大时，第二晶体管1202导通以消除端子之间的电势差。当任何焊盘的电势降低时，第一晶体管1201导通以消除端子之间的电势差。
在检查时，将第一衬底1205设为高电势，将第二焊盘1206设为低电势。例如，通过当第一电阻器1203等于第二电阻器1204时将第二焊盘1206设为-10V和将第一焊盘1205设为10V，线1的电势变为0V且各个焊盘之间的电阻增大。因此，可以在高阻状态下进行检查。
由于在显示装置完成之后不需要该短路环，通过在最后步骤中使用激光辐射沿图示线2将该短路环与面板内部的布线分离，并可执行正常工作。
在图9的短路环中，第三焊盘1207的连接终点可以与形成薄膜晶体管的布线图案短路。
如前所述，本实施模式的短路环实现了面板组装阶段端子之间的低电阻和检查时的高电阻。
实施模式11
本实施模式解释使来自电荷泵的输出电势稳定的电路，即稳定的电源电路(调节器)。
首先，在稳定电路的最简单结构中，具有大电容的电容器位于电荷泵的输出部分内。具有大电容的该电容器抑制电势变化并稳定电势。
这种情况下，具有大电容的该电容器可形成于与半导体装置相同的衬底上或形成于其他元件内。通过在与半导体装置相同的衬底上形成具有大电容的该电容器，可以减少部件数目。另一方面，通过不将其形成于与半导体装置相同的衬底上，可以设置具有大电容的电容器。
作为不同于上述稳定电源电路的结构，解释了如下情况，即通过监测电荷泵的输出电势而控制供给到电荷泵的时钟信号的操作，使得电压恒定。
换而言之，对于输入到电荷泵的时钟信号，不一定需要输入高电势或低电势，例如，当输出端子的电势达到特定电势时，可以阻止输入该时钟信号。
参考图10解释如前所述根据输出负载确定是否输入时钟信号的结构。
将电压Vdd从恒压源1301供给到电荷泵1302的输入端子，使得可以从输出端子获得升压的电势。这里，电势检测电路1304检测输出端子的电势，当该电势达到特定水平时输出控制信号，并控制时钟信号不从时钟脉冲发生电路1303输入到电荷泵。
当供给时钟信号时，电荷泵的输出电势增大，当该供给停止时，电荷泵的电势增加停止。这可以用于控制输出电势。
通过使用这种稳定电源电路，可以稳定电势且可以输出预定电势。
实施模式12
图11示出了通过组合显示面板800和控制电路804而获得的显示模块。显示面板800通过连接布线805连接到控制电路804。显示面板800包括像素部分801、信号线驱动电路802和扫描线驱动电路803，该结构与图5B所示类似。通过结合该显示模块可以形成各种电子装置。
实施模式13
本实施模式描述作为根据本发明电子装置的蜂窝电话的示例。
在图12所示蜂窝电话900中，主体(A)901通过铰链910连接到主体(B)902成为可开启和闭合的，其中主体(A)901包括操作开关904、麦克风905等，主体(B)902包含显示面板(A)908、显示面板(B)909、扬声器906等。显示面板(A)908和显示面板(B)909与电路板907一起容纳于显示主体(B)902的框架903内。显示面板(A)908和显示面板(B)909的像素部分置成通过形成于框架903内的开放窗口是可见的。
对于显示面板(A)908和显示面板(B)909，可以按照蜂窝电话900的功能恰当地设置规格，例如像素数目。例如，显示面板(A)908和显示面板(B)909可分别作为主屏幕和子屏幕组合。
于是，显示面板(A)908可以是显示字符和图像的高清晰彩色显示屏幕，显示面板(B)909可以是显示文本信息的单色信息显示屏幕。具体而言，显示面板(B)909为具有更高清晰度的有源矩阵型，可以显示各种类型的文本信息并提高每个屏幕的信息显示密度。例如，当显示面板(A)908为具有64个灰度级和260000色的2至2.5英寸QVGA(320点×240点)面板，显示面板(B)909为具有2至8个灰度级和180至220ppi的单色高清晰面板时，可以显示汉字(中文字符)、阿拉伯字符等以及罗马字符、平假名(日文草体音节字符)和片假名(日文楷书体音节字符)。
显示面板(A)908和显示面板(B)909分别具有类似实施模式6至9及12所描述的结构。换而言之，这种显示面板不需要升压外部电路的电压，并可以实现功耗及电路面积的减小和产率的提高，因为在实施模式1至5中任一个描述的电荷泵电路构造成降低功耗并执行特定工作而不受晶体管之间阈值电压变化的影响。这有助于降低蜂窝电话900的功耗。这可实现长时间连续使用该蜂窝电话。此外，由于电池尺寸可缩小，蜂窝电话的重量可减小。
蜂窝电话900可通过各种驱动方法执行显示。这些驱动方法的一个示例为时间灰度级方法。根据时间灰度级方法，通过改变发光元件的发光周期而显示灰度级，其中该发光元件发射亮度恒定的光。例如，如果发光元件在一个帧周期是开启的，则发光比率为100％。如果发光元件在一个帧周期的一半是开启的，则发光比率为50％。当帧频率高到一定程度时，通常60Hz或以上，人眼无法察觉到闪烁(blinking)，该闪烁被识别为中间色(halftone)。这样，通过改变发光比率可以表达灰度级。
在图13A中，水平轴表示时间，垂直轴表示显示屏幕的像素行。在本示例中，从显示屏幕的顶部开始依次执行写入，从而显示延迟。尽管在图13A中从顶部开始依次执行写入，本实施模式不限于此。以下以4位的情形为示例进行解释。
在图13A中，一个帧划分为四个子帧(Ts1、Ts2、Ts3和Ts4)。子帧周期的长度比为Ts1∶Ts2∶Ts3∶Ts4＝8∶4∶2∶1。通过组合这些子帧，发光周期长度可以设置为0至15中的任何值。这样，通过将一个帧划分成2的幂子帧，可以表达灰度级。此外，由于Ts4的发光周期短，需要在下一半的写入完成之前将屏幕的上一半关闭，同时执行写入和擦除。
图13B示出了使用与图13A不同的时间划分的灰度级表达。在图13A的灰度级表达中，当高次位改变时，出现称为赝轮廓(pseudocontour)的缺陷。这是因为，当人眼交替地看到第七灰度级水平和第八灰度级水平时，他们看到一种错觉，其中觉到的图像的灰度级水平不同于真实的灰度级水平。因此，在图13B中，将高次位分开以减少上述赝轮廓现象。具体地，高次位(在此为Ts1)被分成四个并布置于一个帧内。此外，第二位(在此为Ts2)分成两个并布置于一个帧内。这样，对时间长的位进行分割，由此减少了赝轮廓。
在图14A中，将一个帧均匀地分成多个子帧而不是2的幂，使得不发生赝轮廓。在该方法中，由于不存在时间长的位，不发生赝轮廓，但是灰度级本身变得粗糙。因此，需要使用FRC(帧频控制)、抖动等执行灰度级互补。
图14B示出了使用两个灰度级水平显示图像的情形。这种情况下，一个帧仅包含一个子帧，因此重新写入次数为每帧一次，且可以降低控制器和驱动器的功耗。对于蜂窝电话，主要显示例如电子邮件的文本信息的情形(邮件模式)所需的灰度级水平少于显示运动图像或静止图像的情形，因此可以实现优先考虑功耗的显示。通过将这种显示与图13A、图13B、图14A等组合，可以分别使用需要大数目灰度级水平的情形以及需要小数目灰度级水平的情形，由此可以实现功耗降低。
图14C示出了如下情形，其中表达了四个灰度级水平，且通过在一个帧周期内三次执行写入而进行显示。这可以适用于显示例如漫画的静止图像的情形，这种情形中灰度级水平的数目优选大于显示文本信息的情形。可以在约4至16个灰度级水平的范围内设置灰度级水平的数目。
通过这样将包含在实施模式1至5任一个所述电荷泵电路的显示面板与下述驱动方法相结合，可以降低蜂窝电话的功耗，其中该驱动方法包括具有16个或以上灰度级水平的自然图像或运动图像模式、具有4至16个灰度级水平的静止图像模式以及具有2至8个灰度级水平的邮件模式。
根据本实施模式的蜂窝电话可以根据其功能和用途以各种模式调整。例如，通过将成像元件结合到铰链910中，可以成为配备照相机的蜂窝电话。即使当操作开关904、显示面板(A)908和显示面板(B)909容纳于一个框架内，仍可获得上述效果。此外，当本实施模式的结构应用于设有多个显示部分的信息显示终端时，仍可获得相似的效果。另外，根据本实施模式的结构可以广泛应用于通常为计算机和PDA(个人数字助理)的信息终端而不限于蜂窝电话，其中所述信息终端包含显示面以及例如操作开关的输入装置。
实施模式14
本实施模式描述作为根据本发明的电子装置的电视机的示例。
图15示出了根据本发明的电视机，包括主体950、显示部分951、扬声器部分952、操作开关953等。在该电视机中，显示部分951具有与实施模式3至7所述相似的结构。换而言之，这种显示部分不需要升压外部电路的电压，并可以实现功耗及电路面积的减小和产率的提高，因为在实施模式1至5任一个中描述的电荷泵电路构造成降低功耗并执行特定工作而不受晶体管之间阈值电压变化的影响。这有助于降低该电视机的功耗。
由于具有这种特征，该电视机中的电源电路的数目可以减少或者其尺寸可以显著减小；因此可以实现主体950的尺寸、重量和厚度的减小。功耗降低、图像质量改善、且尺寸和重量减小的电视机可以提供适用于住宅的产品。
本申请是基于2005年12月27在日本专利局提交的日本专利申请No.2005-376634，其全部内容与此引入作为参考。

Claims (24)

1.一种具有电荷泵电路的半导体装置，所述电荷泵电路包括：
第一晶体管；
开关；
第一电容器；
第二电容器；和
反相器，
其中所述反相器的输入侧和所述第一晶体管的栅电极相互连接，
其中所述第一晶体管的一个电极连接到第一电势，
其中所述反相器的输出侧通过所述第一电容器连接到所述第一晶体管的另一个电极并连接到所述开关的一个电极，并且
其中所述开关的另一个电极通过所述第二电容器连接到第二电势。
2.根据权利要求1的半导体装置，
其中所述第一晶体管具有n沟道型导电性，并且
其中所述第一晶体管的一个电极所连接到的所述第一电势为高电平电势。
3.根据权利要求1的半导体装置，其中所述开关的另一个电极通过所述第二电容器所连接到的所述第二电势为低电平电势。
4.根据权利要求1的半导体装置，其中所述开关包括具有n沟道型导电性或p沟道型导电性的晶体管，且当使用n沟道型晶体管时是常导通的。
5.根据权利要求1的半导体装置，
其中所述开关包括第二晶体管、第三晶体管和第四晶体管，
其中所述第四晶体管的一个电极连接到所述第二电势，
其中所述反相器的输入侧、所述第三晶体管的栅电极和所述第四晶体管的栅电极相互连接，
其中所述第三晶体管的所述一个电极连接到所述第二晶体管的一个电极，
其中所述第三晶体管的另一个电极连接到所述第四晶体管的另一个电极，
其中所述第二晶体管的所述一个电极连接到所述第一电容器和所述第一晶体管的另一个电极，并且
其中所述第二晶体管的另一个电极通过所述第二电容器连接到所述第二电势。
6.根据权利要求5的半导体装置，其中所述第二晶体管具有n沟道型导电性且是常导通的。
7.根据权利要求5的半导体装置，其中所述第三晶体管具有p沟道型导电性。
8.根据权利要求5的半导体装置，
其中所述第四晶体管具有n沟道型导电性，并且
其中所述第四晶体管的一个电极所连接到的所述第二电势为低电平电势。
9.一种具有电荷泵电路的半导体装置，所述电荷泵电路包括：
第一晶体管；
开关；
第一电容器；
第二电容器；和
第一反相器，
其中所述开关包括第二晶体管、第三晶体管、第二反相器、第三反相器、第四反相器和第三电容器，
其中所述第一晶体管的一个电极连接到第一电势，
其中所述第一反相器的输入侧连接到所述第一晶体管的栅电极，
其中所述第一反相器的输出侧通过所述第一电容器连接到所述第一晶体管的另一个电极，
其中所述第三晶体管的一个电极连接到所述第一电势，
其中所述第二反相器的输出侧通过所述第三反相器连接到所述第四反相器的输入侧和所述第三晶体管的栅电极，
其中所述第四反相器的输出侧通过所述第三电容器连接到所述第三晶体管的另一个电极和所述第二晶体管的栅电极，
其中所述第二晶体管的一个电极连接到所述第一晶体管的另一个电极，并且
其中所述第二晶体管的另一个电极通过所述第二电容器连接到第二电势。
10.根据权利要求9的半导体装置，其中所述第二晶体管具有p沟道型导电性。
11.根据权利要求9的半导体装置，
其中所述第三晶体管具有n沟道型导电性且是常导通的，并且
其中所述第三晶体管的一个电极所连接到的所述第一电势为高电平电势。
12.一种具有电荷泵电路的半导体装置，所述电荷泵电路包括：
第一晶体管；
开关；
第一电容器；
第二电容器；以及
第一反相器，
其中所述开关包括第二晶体管、第三晶体管、第四晶体管、第二反相器、第三反相器、第四反相器和第三电容器，
其中所述第一晶体管的一个电极连接到第一电势，
其中所述第一反相器的输入侧连接到所述第一晶体管的栅电极，
其中所述第一反相器的输出侧通过所述第一电容器连接到所述第一晶体管的另一个电极，
其中所述第三晶体管的一个电极连接到所述第一电势，
其中所述第二反相器的输出侧通过所述第三反相器连接到所述第四反相器的输入侧和所述第三晶体管的栅电极，
其中所述第四反相器的输出侧通过所述第三电容器连接到所述第四晶体管的一个电极和所述第二晶体管的栅电极，
其中所述第二晶体管的一个电极连接到所述第一晶体管的另一个电极和所述第四晶体管的栅电极，并且
其中所述第二晶体管的另一个电极通过所述第二电容器连接到所述第四晶体管的另一个电极并连接到第二电势。
13.根据权利要求12的半导体装置，其中所述第二晶体管具有p沟道型导电性。
14.根据权利要求12的半导体装置，其中所述第三晶体管具有n沟道导电性且是常导通的。
15.根据权利要求12的半导体装置，其中所述第四晶体管具有p沟道型导电性。
16.根据权利要求1的半导体装置，其中所述电荷泵电路的输出电压被升压。
17.根据权利要求9的半导体装置，其中所述电荷泵电路的输出电压被升压。
18.根据权利要求12的半导体装置，其中所述电荷泵电路的输出电压被升压。
19.根据权利要求5的半导体装置，其中通过下述措施将所述电荷泵电路的输出电压降压：将所述第一晶体管设置为具有p沟道型导电性且是常导通的；将所述第一晶体管的一个电极所连接到的所述第一电势设置为低电平电势；将所述第二晶体管设置为具有p沟道型导电性且是常导通的；将所述第三晶体管设置为具有n沟道型导电性；将所述第四晶体管设置为具有p沟道型导电性；以及将所述第二晶体管的另一个电极通过所述第二电容器所连接到的所述第二电势设置为高电平电势。
20.根据权利要求9的半导体装置，其中通过下述措施将所述电荷泵电路的输出电压降压：将所述第一晶体管设置为具有p沟道型导电性且是常导通的；将所述第一晶体管的一个电极所连接到的所述第一电势设置为低电平电势；将所述第二晶体管设置为具有n沟道型导电性；将所述第三晶体管设置为具有p沟道型导电性且是常导通的；以及将所述第四晶体管设置为具有n沟道型导电性。
21.根据权利要求12的半导体装置，其中通过下述措施将所述电荷泵电路的输出电压降压：将所述第一晶体管设置为具有p沟道型导电性且是常导通的；将所述第一晶体管的一个电极所连接到的所述第一电势设置为低电平电势；将所述第二晶体管设置为具有n沟道型导电性；将所述第三晶体管设置为具有p沟道型导电性且是常导通的；以及将所述第四晶体管设置为具有n沟道型导电性。
22.根据权利要求1的半导体装置，其中时钟信号输入到所述反相器。
23.根据权利要求9的半导体装置，其中时钟信号输入到所述第一反相器。
24.根据权利要求12的半导体装置，其中时钟信号输入到所述第一反相器。
CN2006101562444A 2005-12-27 2006-12-27 电荷泵电路及具有其的半导体装置 Expired - Fee Related CN1992489B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005376634 2005-12-27
JP2005376634 2005-12-27
JP2005-376634 2005-12-27

Publications (2)

Publication Number Publication Date
CN1992489A true CN1992489A (zh) 2007-07-04
CN1992489B CN1992489B (zh) 2012-02-22

Family

ID=38192900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101562444A Expired - Fee Related CN1992489B (zh) 2005-12-27 2006-12-27 电荷泵电路及具有其的半导体装置

Country Status (4)

Country Link
US (1) US7495501B2 (zh)
KR (1) KR101333749B1 (zh)
CN (1) CN1992489B (zh)
TW (1) TWI434501B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014026411A1 (zh) * 2012-08-13 2014-02-20 深圳市华星光电技术有限公司 一种液晶显示装置的控制系统和液晶显示装置
WO2014026350A1 (zh) * 2012-08-13 2014-02-20 深圳市华星光电技术有限公司 一种液晶显示装置的控制系统及液晶显示装置
CN104993816A (zh) * 2015-07-31 2015-10-21 上海华虹宏力半导体制造有限公司 倍压电路
US9324291B2 (en) 2012-08-13 2016-04-26 Yinhung Chen LCD device control system and LCD device
CN107274920A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 用于存储器的电压维持电路、存储器及电子设备
WO2017201997A1 (zh) * 2016-05-26 2017-11-30 工业和信息化部电子第五研究所 集成电路esd失效预警电路
CN110324542A (zh) * 2018-03-29 2019-10-11 爱思开海力士有限公司 电子设备
CN113539325A (zh) * 2015-09-17 2021-10-22 艾克斯安耐杰克有限公司 存储器及其升压电路

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
CN102663977B (zh) 2005-06-08 2015-11-18 伊格尼斯创新有限公司 用于驱动发光器件显示器的方法和系统
KR20070024426A (ko) * 2005-08-26 2007-03-02 티피오 디스플레이스 코포레이션 충전 펌프
JP5164857B2 (ja) 2006-01-09 2013-03-21 イグニス・イノベイション・インコーポレーテッド アクティブマトリクスディスプレイ回路の駆動方法および表示システム
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
JP5566568B2 (ja) * 2007-03-27 2014-08-06 ピーエスフォー ルクスコ エスエイアールエル 電源電圧発生回路
JP5112753B2 (ja) * 2007-06-08 2013-01-09 セイコーインスツル株式会社 チャージポンプ回路
JP5324161B2 (ja) * 2007-08-30 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
CN102057418B (zh) 2008-04-18 2014-11-12 伊格尼斯创新公司 用于发光器件显示器的系统和驱动方法
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
JP5730529B2 (ja) 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 半導体装置
US8283967B2 (en) * 2009-11-12 2012-10-09 Ignis Innovation Inc. Stable current source for system integration to display substrate
CA2687631A1 (en) * 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
JP2014522506A (ja) 2011-05-28 2014-09-04 イグニス・イノベイション・インコーポレーテッド ディスプレイのピクセルの速い補償プログラミングためのシステムと方法
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
US9917509B2 (en) 2016-05-26 2018-03-13 Himax Technologies Limited Charge pump circuit outputting high voltage without high voltage-endurance electric devices
KR102476751B1 (ko) 2018-03-29 2022-12-13 에스케이하이닉스 주식회사 전자 장치
JP2021145529A (ja) * 2020-03-13 2021-09-24 キオクシア株式会社 電子回路及び半導体装置
US11906996B2 (en) * 2021-06-15 2024-02-20 Infineon Technologies Ag System and method for digital feedback circuit and analog feedback circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59194661A (ja) * 1983-04-19 1984-11-05 Sanyo Electric Co Ltd 昇圧回路
JP3190940B2 (ja) 1993-05-31 2001-07-23 松下電子工業株式会社 昇圧回路
US5438504A (en) * 1993-10-08 1995-08-01 Sgs-Thomson Microelectronics, Inc. Voltage multiplier circuits or the like
US7102422B1 (en) * 1994-04-20 2006-09-05 Nippon Steel Corporation Semiconductor booster circuit having cascaded MOS transistors
JP3354713B2 (ja) 1994-05-31 2002-12-09 新日本製鐵株式会社 半導体昇圧回路
JP2001136733A (ja) 1999-11-01 2001-05-18 Seiko Epson Corp チャージポンプ回路
ITMI20022268A1 (it) * 2002-10-25 2004-04-26 Atmel Corp Circuito pompa di cariche variabile con carico dinamico
JP4593323B2 (ja) 2004-03-19 2010-12-08 株式会社半導体エネルギー研究所 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014026411A1 (zh) * 2012-08-13 2014-02-20 深圳市华星光电技术有限公司 一种液晶显示装置的控制系统和液晶显示装置
WO2014026350A1 (zh) * 2012-08-13 2014-02-20 深圳市华星光电技术有限公司 一种液晶显示装置的控制系统及液晶显示装置
US9324291B2 (en) 2012-08-13 2016-04-26 Yinhung Chen LCD device control system and LCD device
CN104993816A (zh) * 2015-07-31 2015-10-21 上海华虹宏力半导体制造有限公司 倍压电路
CN104993816B (zh) * 2015-07-31 2018-04-27 上海华虹宏力半导体制造有限公司 倍压电路
CN113539325A (zh) * 2015-09-17 2021-10-22 艾克斯安耐杰克有限公司 存储器及其升压电路
CN107274920A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 用于存储器的电压维持电路、存储器及电子设备
CN107274920B (zh) * 2016-04-08 2020-05-08 中芯国际集成电路制造(上海)有限公司 用于存储器的电压维持电路、存储器及电子设备
WO2017201997A1 (zh) * 2016-05-26 2017-11-30 工业和信息化部电子第五研究所 集成电路esd失效预警电路
US10598713B2 (en) 2016-05-26 2020-03-24 Fifth Electronics Research Institute Of Ministry Of Industry And Information Technology ESD failure early warning circuit for integrated circuit
CN110324542A (zh) * 2018-03-29 2019-10-11 爱思开海力士有限公司 电子设备
CN110324542B (zh) * 2018-03-29 2021-11-16 爱思开海力士有限公司 电子设备

Also Published As

Publication number Publication date
KR20070069029A (ko) 2007-07-02
TW200737664A (en) 2007-10-01
US20070146055A1 (en) 2007-06-28
CN1992489B (zh) 2012-02-22
TWI434501B (zh) 2014-04-11
US7495501B2 (en) 2009-02-24
KR101333749B1 (ko) 2013-11-28

Similar Documents

Publication Publication Date Title
CN1992489A (zh) 电荷泵电路及具有其的半导体装置
CN100350446C (zh) 发光装置
CN1252665C (zh) 电致发光显示器件及电子装置
CN1311562C (zh) 发光器件
CN1263164C (zh) 电致发光显示器件、驱动方法和电子设备
CN1225800C (zh) 发光器件和电器
CN1791288A (zh) 制造发光器件的方法
CN1858840A (zh) 显示设备
CN1279519A (zh) 电致发光显示器件及电子装置
CN1892734A (zh) 显示装置、电子装置和驱动显示装置的方法
CN1855203A (zh) 半导体装置、显示装置和电子设备
CN1388504A (zh) 显示器件及其驱动方法
CN1941029A (zh) 显示装置及电子设备
CN101051439A (zh) 半导体器件、显示装置、以及电子设备
CN1873748A (zh) 显示装置和电子设备
CN1920908A (zh) 显示装置及驱动该装置的方法
CN1866341A (zh) 显示装置及电子装置
CN1750099A (zh) 显示装置及其驱动方法
CN1409289A (zh) 半导体器件
CN1423514A (zh) 发光器件及其制造方法
CN1892767A (zh) 显示器件及其驱动方法
CN1350417A (zh) 制造和/或者修复发光设备的方法
CN1848445A (zh) 发光器件
CN1975844A (zh) 半导体器件、显示装置和电子装置
CN1932940A (zh) 显示器件及显示器件的驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120222

Termination date: 20211227

CF01 Termination of patent right due to non-payment of annual fee