CN1987807A - 一种计算机并口的测试方法以及并口数据线的测试方法 - Google Patents

Abstract

本发明提供一种计算机并口的测试方法，该测试方法包括数据线的测试和控制线的测试。在并口数据线的测试中，引入一个比较器，比较器的输入端和并口的数据输出线对应连接，比较器的输出端和并口的一个状态输入线连接，利用比较器进行并口数据线的测试。这样，使得并口数据线的测试步骤简单，效率高，同时在此基础上的计算机并口的测试方法，不仅效率高，步骤简单，覆盖率也高。

Description

一种计算机并口的测试方法以及并口数据线的测试方法

技术领域

本发明涉及计算机测试方法，特别是涉及一种计算机并口测试方法以及并口数据线测试方法。

背景技术

目前，计算机一般都配有并行接口。计算机中的并行接口主要作为打印机端口(LPT PORT)，接口使用的是25针D形接头。所谓“并行”，是指8位数据同时通过并行线进行传送，这样将大大提高数据传送速度。一般情况下，针脚2-9分别对应8条数据输出线，针脚10-13以及针脚15分别对应状态输入线，而针脚1、针脚14以及针脚16和针脚17分别对应控制输出线。计算机通过并口的控制输出线传送控制信号来控制打印机，通过并口的数据线传送数据到打印机进行打印，通过并口的状态输入线接收来自打印机的状态信号。

在PC机中，标准并行接口使用3个8位的端口寄存器，分别为数据寄存器，状态寄存器和控制寄存器。PC通过对3个寄存器数据的读写来访问计算机并口的信号。数据寄存器保存写入数据输出线的一字节信息。状态寄存器保存的是5条状态输入线的逻辑状态，状态寄存器的位和状态输入线的对应关系为：状态寄存器的第3位与针脚15对应，为错误(Error)状态输入线；第4位与针脚13对应，为选择(Selected)状态输入线；第5位与针脚12对应，为缺纸(Paper end)状态输入线；第6位与针脚10对应，为确认(Acknowledge)状态输入线；第7位与针脚11对应，为忙状态输入线。控制寄存器保存4位输出到控制输出线的控制信息，控制寄存器的位和控制输出线的对应关系为：控制寄存器的第0位与针脚1对应，为选通端控制输出线；第1位与针脚14对应，为自行换行控制输出线；第2位与针脚16对应，是初始化(Initialize)控制输出线；第3位与针脚17对应，是选择输入(Select)控制输出线。

计算机在工业制造的最后阶段需要进行测试。目前在计算机主板、整机的测试中，为了提高测试效率降低测试成本，基本都会采用回环治具来测试并口(或打印口)。在现有的测试治具中，基本分为三大类：

一类是纯连线回环，就是将并口的控制线，数据线和状态输入线直接通过线缆联机连接，形成回环(Loopback)。对于这种形式又有几种实现方法，其中方法1是将4条控制线分别连接到4条状态输入线，另外一条状态输入线和数据口D0相连，其他的数据口D1-D7不做任何连接。方法1存在的问题是没有测试D1-D7数据口，测试覆盖率不高。下面是ITE为IO芯片8705F提供的测试治具绕线方式：

PIN 1(#Strobe)<--->13(SLCT)

PIN 2(D0)<--->15(#Error)

PIN 10(#ACK)<--->16(#INIT)

PIN 11(BUSY)<--->17(#SLIN)

PIN 12(PE)<--->14(#AF)

方法2是将所有的控制线，数据线和状态输入线按照特定的方式连接，如美国专利说明书US6,374,372公开的一种个人计算机并口的回环测试方法，其中很多的信号线是以复用或并联的形式连接，这就要求测试程序的算法能够屏蔽以此带来的误判断，毕竟并口的信号线很多都彼此关联。

第二类是LED配合绕线的回环，就是在第一类的基础上，将D1-D7信号连接到LED，在测试当中如果所有的LED能够全亮或者全灭就代表数据口是正常的，带来的问题是需要测试人员去判断LED是否可以正常工作，无法自动完成，效率不高，其次是测试整机更不利，由于整机测试时比较测试治具是插在机箱的后面，测试人员不便于观察到LED的显示。

第三类是模拟打印机回环。美国专利说明术US5,557,741公开一种计算机并口的测试治具和方法，这种治具比较复杂，需要有接收电路，暂存电路，发送电路。测试方法是接收来自计算机发来的信息，然后在治具上存储，接着响应计算机的控制命令，将存储的信息返回计算机，计算机最后判断信息和初始给出的值是否相同，以此来判断并口的正常工作与否。该方法的覆盖率和效率都高，但是测试治具比较复杂，成本较高。

上面所述的这些现有技术中，有的简单，但覆盖率不高；有的覆盖率高，成本也低，但是测试程序复杂，效率不高；有的覆盖率和效率都高，但是测试治具复杂，成本高。

有鉴于此，需要提供一种覆盖率高、效率高，并且简单、成本低的测试方法，来实现对计算机并口的测试。

发明内容

本发明的目的是提供一种计算机并口的数据输出线的测试方法，该测试方法效率高，而且简单，成本低。

本发明的另一目的是提供一种计算机并口的测试方法，该测试方法不仅覆盖率和效率高，而且简单，成本低。

本发明的计算机并口数据线的检测方法，其利用多位比较器测试计算机并口数据线，该多位比较器的输入端分别与计算机并口的数据线一一对应连接，该多位比较器的输出端与计算机并口的一输入端连接。

所述数据线的检测方法包括如下步骤：

步骤1A，在所述计算机的数据寄存器中写入与多位比较器中设定的比较初值相同的数据，并将该数据通过所述计算机并口的数据线输入到所述比较器；

步骤1B，检测所述计算机状态寄存器与所述输入线对应的状态位的值，如果该位的值表示数据寄存器与比较器的初值相同则继续进行步骤1C，否则，提示出错信息；

步骤1C，从上述的写入数据中选择未经过翻转测试的一位，将上述写入数据在该位翻转后形成的数据写入所述计算机的数据寄存器，并将当前写入的数据通过所述计算机并口的数据线输入到所述比较器；

步骤1D，检测所述计算机状态寄存器与所述输入线对应的状态位的值，如果该位的值表示数据寄存器与比较器的初值不相同则继续进行步骤1E，否则，提示出错信息；

步骤1E，判断上述写入数据中的所有的位是否都经过翻转测试，如果是则表示测试完成，否则返回步骤1C。

本发明的计算机并口的检测方法，该计算机并口包括多条控制输出线，数据线和状态输入线，所述并口的检测方法包括并口控制线的检测和并口数据线的检测。其中，所述并口数据线的检测方法为上述本发明提供的并口数据线的检测方法。

本发明的有益效果是，在并口数据线的测试中引入了比较器，使得并口数据线的测试步骤简单，效率高，同时也实现了全部数据线的测试；在此基础上的计算机并口的测试方法，不仅效率高，步骤简单，覆盖率也高；而比较器具有成本比较低的优势，使整个测试方法的成本也比较低。

本发明将进结合实施例参照附图进行详细说明，以便对本发明的目的，特征以及优点进行更深入的理解。

附图说明

图1表示本发明中比较器和计算机并口输出线和输入线的连接示意图。

图2表示本发明计算机并口的测试流程图。

图3表示本发明计算机并口测试中的中断测试的测试流程图。

具体实施方式

以下将结合附图对本发明的计算机并口的测试方法进行说明。

如图1所示，该图右边部分是常用的计算机LPT 25 Dsub针脚与其功能的对应关系，其中针脚2-9对应的是数据输出线D0-D7；针脚1对应的是选通端(Strobe)控制输出线，针脚14对应的是自行换行(Autofeed)控制输出线，针脚16对应的是初始化(Initialize)控制输出线，针脚17对应的是选择输入(Select)控制输出线；针脚10-13分别对应的状态输入线是确认(Acknowledge)，忙(Busy)，缺纸(Paper end)，和选择(Selected)；针脚15对应的是错误(Error)状态输入线。

与并口的8位数据输出线(D0-D7)相对应，在此引入了8位的比较器：将比较器的8个输入端(P0-P7)和并口的8位数据输出线分别对应连接。不失一般性，可以采用如图1所示的连接。比较器的输出端可以和并口的5个状态输入针脚中的任何一个连接，同样不失一般性，这里将其和并口的错误(Error)状态输入针脚连接。另外，其余的4位控制输出线和4位状态输入线可以一一对应连接。不失一般性，这里将4个控制线选通端(Strobe)，自行换行(Autofeed)，初始化(Initialize)，选择输入(Select)分别对应地连接到状态输入线选择(Selected)，缺纸(Paper end)，忙(Busy)，确认(Acknowledge)。

比较器可以从外部获得电源，也可以采用直接从计算机的电源线、PS/2、或者USB接口中获取电源。在比较器的电源接通后，通过上拉和下拉将8位比较器设定为0×55，即01010101。

以下将结合附图1-3说明本发明的计算机并口测试方法，特别是采用8位比较器测试数据线的方法。

如图2所示，首先检测并口是否存在。

计算机中通常有多个LPT的I/O端口，比如0×378，0×278，程序可以预先配置需要测试哪个端口或者两个端口都要测试。比如需要测试端口0×378，则向0×378发一个0×11数据，然后读出该数据，如果读出的数据还是0×11的话，说明这个端口在软件上是可用的，则继续下面的测试；如果读出的数据不同，则说明该该端口不可用，提示端口不可用信息，并提示测试失败信息。通常情况下，计算机把LPT映射到I/O端口0×378，现在的主板绝大多数只有一个LPT，其对应的I/O地址基本也是0×378。如果某款主板将I/O地址映射到0×278，程序上可以作相应调整。以上测试步骤可以采用现有测试方法中的任何一种，在此不再赘述。

接下来，进行控制输出线和状态输入线的测试。

按照图1所示的连接方式，则控制输出线与状态输入线的测试与数据线的测试是相互独立的，所以他们之间的测试顺序可以互换。不失一般性，在该测试方法中先进行控制输出线和状态输入线的测试。按照图1所示的控制输入线和状态输入线的连接关系，控制寄存器和状态寄存器比较位的对应关系应该为：控制寄存器第0位对应状态寄存器第4位，控制寄存器第1位对应状态寄存器第5位，控制寄存器第2位对应状态寄存器第6位，控制寄存器第3位对应状态寄存器第7位。

按照如图2所示的测试流程图，首先向计算机的控制寄存器写入数据A，将控制寄存器中的数据通过计算机并口的控制输出线输出。在设定的时间后，读取计算机状态寄存器中的数据，如果状态寄存器中第3-7位的值与控制寄存器中数据A的第0-3对应位的值至少一位不同，则提示测试失败信息，如果都相同，则将数据A按位翻转的值B写入计算机的控制寄存器。

然后，将数据B通过计算机并口的控制输出线输出到比较器，在设定的时间后，读取计算机状态寄存器中的数据，如果状态寄存器中第3-7位的值与控制寄存器中数据B的第0-3对应位的值至少一位不同，则提示测试失败信息，如果都相同，则判定控制输出线和状态输入线工作正常。上面所提到的“设定的时间”的限定是：应该保证在此时间内，数据通过控制输出线和状态输入线后传送到状态寄存器。

上面的步骤是每次比较4位的值，也可以采用每次比较一个对应位的方式来完成控制输出线的测试。具体步骤是：

(1)选择一条还没有经过测试的控制输出线(假定此次选出的是选通端控制输出线)，如果所有的控制输出线都经过测试，则测试结束；

(2)向控制寄存器写入数据A，并将控制寄存器中的数据A通过计算机并口的控制输出线输出；

(3)在设定的时间后，读取计算机状态寄存器中的数据，然后根据本次选定的控制输出线为选通端控制输出线，对数据A的第0位和状态寄存器中数据的第3位进行比较，如果两位上的值相同，则继续步骤(4)，否则，提示错误信息；

(4)将数据A按位翻转后的数据B写入控制寄存器，并将控制寄存器中的数据通过计算机并口的控制输出线输出；

(5)在设定的时间后，读取计算机状态寄存器中的数据，然后根据本次选定的控制输出线为选通端控制输出线，对数据B的第0位和状态寄存器中数据的第3位进行比较，如果两位的值相同，则继续步骤(1)，否则，提示错误信息。

上述测试步骤中提到的数据A可以是任意的8位数据。

接下来说明数据线的测试过程。

在数据线的测试中，首先向计算机的数据寄存器写入一个数据，该数据必须和前面提到的比较器的设定数据一致，在本例中，该设定的数据是0×55。

然后，将数据寄存器中的数据通过数据线输出到比较器，比较器将和自已设定的数据(0×55)进行比较，比较的结果通过错误状态输入线输入到计算机的状态寄存器。如果状态寄存器中与错误状态输入线对应的第3位的值为0表示比较器的比较结果为0，也就是数据线输入的数据和比较器设定的比较初值相同，则继续下面的测试，否则，提示测试失败信息。

然后，将0×55每一位分别进行翻转后发送给比较器，不失一般性，可以按照第7位到第0位的顺序进行翻转。首先，将0×55在第7位翻转后的数据发送到比较器，如果这一位能实现期望的翻转，那比较器会输出“1”代表不等于0×55，依次发送按位翻转的数据检测D7到D0是否都可以实现正常的翻转。如果状态寄存器中与错误状态线对应的3位的值为1，则说明翻转测试成功，如果为0，则说明翻转测试失败，提示测试失败信息。

为了进一步增加测试的覆盖率，本发明还添加了关于打印口中断屏蔽的测试。如图3所示，测试步骤为：首先设定新的与LPT对应的IRQ(例如IRQ7(5))的中断向量，随后将IRQ7(5)使能，接着发屏蔽打印口中断的命令，在上述步骤完成后，产生一个外部中断给确认状态输入线，检测IRQ7(5)中断是否发生。如果发生，则提示屏蔽中断失败的信息，测试结束，否则，再发出一个激活打印口中断的命令，然后再产生一个外部中断给确认状态输入线，检测IRQ7(5)中断是否发生。如果没有发生，则提示激活中断失败的信息，如果发生，则判定激活中断成功。

最后，需要补充说明是，比较器的设定数据不一定必须是0×55，实际上，任何8位的数据都可以，只要在数据线的测试时设定的初始数据和该设定数据保持一致就可以了。设定为0×55的优势在于，比较容易先判断出数据线之间的短路。

综上所述，本发明在并口数据线的测试中引入了比较器，使得并口数据线的测试步骤简单，效率高，同时也实现了全部数据线的测试；在此基础上的计算机并口的测试方法，不仅效率高，步骤简单，覆盖率也高；而比较器具有成本比较低的优势，使整个测试方法的成本也比较低。

Claims (13)

1.一种计算机并口数据线的测试方法，其利用多位比较器测试计算机并口数据线，该多位比较器的输入端分别与计算机并口的数据线一一对应连接，该多位比较器的输出端与计算机并口的一输入端连接，所述数据线的测试方法包括如下步骤：

步骤1A，在所述计算机的数据寄存器中写入与多位比较器中设定的比较初值相同的数据，并将该数据通过所述计算机并口的数据线输入到所述比较器；

步骤1B，检测所述计算机状态寄存器与所述输入线对应的状态位的值，如果该位的值表示数据寄存器与比较器的初值相同则继续进行步骤1C，否则，提示出错信息；

步骤1C，从上述的写入数据中选择未经过翻转测试的一位，将上述写入数据在该位翻转后形成的数据写入所述计算机的数据寄存器，并将当前写入的数据通过所述计算机并口的数据线输入到所述比较器；

步骤1D，检测所述计算机状态寄存器与所述输入线对应的状态位的值，如果该位的值表示数据寄存器与比较器的初值不相同则继续进行步骤1E，否则，提示出错信息；

步骤1E，判断上述写入数据中的所有的位是否都经过翻转测试，如果是则表示测试完成，否则返回步骤1C。

2.按照权利要求1所述的计算机并口数据线的测试方法，其特征在于，所述计算机并口的数据线为8条，所述比较器为8位比较器。

3.按照权利要求2所述的计算机并口数据线的测试方法，其特征在于，所述设定的比较初值为0x55。

4.按照权利要求1或2所述的计算机并口数据线的测试方法，其特征在于，所述输入线为错误状态输入线。

5.一种计算机并口的测试方法，该计算机并口包括多条控制输出线、数据线和状态输入线，所述并口的测试方法包括并口控制线的测试和并口数据线的测试，其特征在于，所述并口数据线的测试方法为权利要求1所述的计算机并口数据线的测试方法。

6.按照权利要求5所述的计算机并口的测试方法，其特征在于，所述并口控制线的检测包括如下步骤：

步骤6A，将所述计算机并口的控制输出线和状态输入线一一对应连接；

步骤6B，在所述计算机的控制寄存器写入一数据，将其作为控制信号输出到控制输出线，在设定的时间后读取状态寄存器中的数据，如果该数据正确，则执行步骤6C，否则，提示出错信息；

步骤6C，在所述计算机的控制寄存器写入所述数据按位翻转的数据，将翻转后的数据作为控制信号输出到控制输出线，在设定的时间后读取状态寄存器中的数据，如果该数据正确，则判定控制输出线正常工作，否则，提示出错信息。

7.按照权利要求5所述的计算机并口的测试方法，其特征在于，所述并口控制线的检测包括如下步骤：

步骤7A，将所述计算机并口的控制输出线和状态输入线一一对应连接；

步骤7B，选出一条没有经过测试的控制输出线，在所述计算机的控制寄存器写入一数据，将其作为控制信号输出到控制输出线，在设定的时间后读取状态寄存器中的数据，如果状态寄存器中的数据错误，提示出错信息，否则，执行步骤7C；

步骤7C，在所述计算机的控制寄存器写入所述数据按位翻转的数据，将翻转后的数据作为控制信号输出到控制输出线，在设定的时间后读取状态寄存器中的数据，如果状态寄存器中的数据错误，提示出错信息，否则返回步骤7B。

8.按照权利要求6或7所述的计算机并口的测试方法，其特征在于，所述的控制输出线分别为选通端、自行换行、初始化和输入控制输出线，分别与选择、缺纸、忙、和确认状态输入线连接。

9.按照权利要求5或6或7所述的计算机并口的测试方法，其特征在于，所述计算机并口的输出线为8条，所述比较器为8位比较器。

10.按照权利要求9所述的计算机并口的测试方法，其特征在于，所述设定的比较初值为0x55。

11.按照专利要求5或6或7所述的计算机并口的测试方法，其特征在于，所述与比较器的输出端连接的输入线为错误状态输入线。

12.按照权利要求5或6或7所述的计算机并口测试方法，其特征在于，进一步包括如下的步骤：

步骤12A，设定新的与LPT对应的IRQ的中断向量，并将该IRQ使能；

步骤12B，发屏蔽并口中断的命令，产生一个外部中断给确认输入线；

步骤12C，检测该IRQ中断发生与否，如果中断发生，则提示中断错误信息，否则，继续下面的步骤；

步骤12D，发激活并口中断的命令，产生一个外部中断给确认输入线；

步骤12E，检测该IRQ中断发生与否，如果没有发生，则提示中断错误信息，否则，判定并口中断响应功能正确。

13.按照权利要求5或6或7所述的计算机并口的测试方法，其特征在于，在测试的开始之前检测所述计算机的并口是否存在，如果存在，则确定当前测试并口的地址，否则提示并口不存在信息。

Images