CN1983440B - 输入电路和减小其中偏移影响的方法及使用它的存储系统 - Google Patents

Abstract

在一个实施例中，输入电路包括接收电路，其基于差分数据信号对而产生数据信号。检测电路检测在该差分数据信号对之间的偏移电压，并且调整电路基于检测到的偏移电压，调整该接收电路的操作，以减小该检测到的偏移电压的幅度。

Description

输入电路和减小其中偏移影响的方法及使用它的存储系统

外国优先权信息

根据35U.S.C.119，本发明要求2005年9月9日提交的韩国申请No.P2005-84016的优先权；其全部内容合并在此作为参考。

技术领域

本发明涉及存储系统，并且具体来说，涉及一种输入电路及使用它的存储系统。

背景技术

图1示出了一种现有技术的存储系统。如所示，存储控制器110将一对差分数据信号DQ和DQN输出到存储模块120；例如，在写入操作中。存储模块120包括多个存储装置122。每一个存储装置122能通过主板上的多条数据信号线中的一条来接收一对差分数据信号DQ和DQN。更具体地，每一个存储装置122包括输入电路124，其用于接收差分数据信号DQ和DQN，并输出由差分数据信号DQ和DQN所代表的数据信号。存储装置122的存储部分126能存储由该数据信号所代表的数据。

尽管未示出，但也能意识到存储装置122也可以输出差分数据信号到存储控制器110；例如，在一读取操作中(如从存储装置122的存储部分126中读取数据)。并且尽管未示出，存储控制器110还包括接收差分数据信号的输入电路，并从其中产生数据信号。

仅是出于为了解释的目的，将描述存储装置122的输入电路124的操作；然而可以理解，在存储控制器110中也会发生同样操作。

图2更详细的示出了传统存储系统的部分。如所示，在存储控制器110，一个公知的差分驱动器112基于输入数据D和DN产生差分数据信号对DQ和DQN，此处的DN是代表电压D所代表的逻辑的反相逻辑的电压。

第一差分数据信号DQ通过第一路径PATH1传输到存储装置122的输入电路124，第二差分数据信号DQN通过第二路径PATH2传输到输入电路124。输入电路124是差分放大器DA，其将差分数据信号差分放大，以产生一个数据信号DATA。

图3A示出了理想状态下产生的数据在逻辑高和逻辑低之间变化的数据差分数据信号的波形图，图3B示出了根据理想差分数据信号产生的数据信号的波形。如图3A所示，第二差分数据信号DQN是第一差分数据信号DQ在理想状态下的反相，使得第一和第二差分数据信号DQ和DQN在相同的低和高电压之间转换。这样，第一和第二差分数据信号DQ和DQN组成眼孔图样，其中(1)每个代表逻辑低数据信号的眼孔的高度H1与每个代表逻辑高数据信号的眼孔的高度H2相等，且(2)每个代表逻辑低数据信号眼孔的时间间隔或宽度W1与每个代表逻辑高数据信号的眼孔的宽度W2相等。如在图3A中进一步所示，第一差分数据信号DQ的DC电压VDC1与第二差分数据信号DQN的DC电压VDC2相等，这样就使在DC电压VDC1和VDC2之间不存在偏移。

由于第一和第二差分数据信号的这种理想特性，得到的数据信号就如图3B所示具有理想的50％的占空比。即数据信号的逻辑高期间和逻辑低期间具有相同的时间长度。可以理解，在通常的操作中，差分数据信号可以在两个或连续的期间内代表逻辑高，并且也可以在两个或更多连续期间内代表逻辑低；但单一的逻辑高期间和单一的逻辑低期间的长度限定占空比。

可惜的是，在实际中第一和第二差分数据信号DQ和DQN的电压摆动并不一定相同。由于不理想的制造公差，芯片的不匹配和/或沟道道的不匹配会导致在输入电路124接收到的差分数据信号DQ和DQN与理想状态下不同。

图3C示出了差分数据信号DQ和DQN如何与图3A中所示的理想状态不同的一个示例。如所示，差分数据信号DQ和DQN的电压摆动不同，这样就使(1)每个代表逻辑低数据信号的眼孔的高度H1小于每个代表逻辑高数据信号的眼孔的高度H2，且(2)每个代表逻辑低数据信号的眼孔的时间间隔或宽度W1小于每个代表逻辑高数据信号的眼孔宽度W2。其结果，如图3D中所示，数据信号会被错误地产生(例如，逻辑低状态会没有被检测到或及时地检测到)，并且数据信号的占空比会大于50％。在这种情况下，由于缺少逻辑低数据的建立和保持时间，数据信号DATA的逻辑低数据可能没有被写入存储装置122的存储单元阵列。这些情况表明，第一差分数据信号的DC电压VDC1大于第二差分数据信号的DC电压VDC2。这样一个DC偏移电压就存在于第一和第二差分数据信号之间。

图3E和3F示出了非理想差分数据信号及得到的数据信号的另一个示例。如同在图3C和3D的示例中，因为VDC1大于VDC2，正的DC偏移电压存在；但也能意识到还会存在许多出现负的DC偏移电压(即VDC1小于VDC2)的示例情形。当负的DC偏移电压出现时，得到的数据信号的占空比会小于50％。

发明内容

本发明涉及一种输入电路和使用该输入电路的一种存储系统；例如，在该存储系统中的存储装置使用该输入电路。

在一个实施例中，该输入电路包括基于差分数据信号对来产生数据信号的接收电路。检测该差分数据信号对之间的偏移电压的检测电路，及调整电路，其基于检测到的偏移电压调整接收电路的操作，以减小检测到的偏移电压的幅度(magnitude)。

在一个实施例中，调整电路调整接收电路的操作，以使数据信号的占空比向50％的占空比靠近。

在另一个实施例中，检测电路仅在输入电路的测试模式中检测偏移电压。

在一个示例实施例中，检测电路基于产生的数据信号来检测偏移电压。在另一个实施例中，检测电路基于调整电路的输出来检测偏移电压。在这些实施例中，检测电路可以产生代表检测到的偏移电压的第一和第二电压，调整电路可以基于该第一和第二电压来调整接收电路的操作。

在一个实施例中，接收电路包括具有驱动侧和被驱动侧的电流反射镜。该驱动侧有接收该差分数据信号对中的第一个的输入，而该被驱动侧有一个接收该差分数据信号对中的第二个的输入。调整电路可以基于检测到的偏移电压，选择性地从该驱动侧和该被驱动侧吸收更多的电流。

在该输入电路的进一步的实施例中，接收电路基于差分数据信号对而产生数据信号，检测电路检测该差分数据信号对之间的偏移电压，调整电路基于检测到的偏移电压来调整接收电路的操作，以使数据信号的占空比向50％靠近。

仍然在另一进一步的实施例中，输入电路包括调整电路，其接收差分数据信号对，并调整该差分数据信号对，以产生该调整后的差分数据信号，使得在该调整后的差分数据信号对中减小该差分数据信号对之间的偏移电压的幅度。接收电路基于该调整后的差分数据信号对产生数据信号。

在一个实施例中，调整电路调整该差分数据信号对以产生该调整后的差分数据信号对，以使数据信号的占空比向50％的占空比靠近。

在另一个实施例中，调整电路检测该差分数据信号对之间的偏移电压，并仅在输入电路的一个测试模式中检测该偏移电压。

在一个示例实施例中，检测电路基于产生的数据信号来检测偏移电压。在另一个实施例中，检测电路基于调整电路的输出来检测偏移电压。在这些实施例中，检测电路可以产生代表检测到的偏移电压的第一和第二电压，调整电路可以基于该第一和第二电压来产生调整后的差分数据信号。

在一个实施例中，调整电路包括第一低通滤波器，其对该差分数据信号对中的第一个进行滤波，和第二低通滤波器，其对该差分数据信号对中的第二个进行滤波。第一发生器基于滤波后的第二差分数据信号和第二差分数据信号的比较结果来产生该调整后的差分数据信号对中的第一个。第二发生器基于滤波后的第一差分数据信号和第一差分数据信号的比较结果来产生该调整后的差分数据信号对中的第二个。

另一个实施例提供了一种输入电路，其具有：检测器，以检测差分数据信号对之间的偏移电压；和数据信号发生器，以基于该差分数据信号对和检测到的偏移电压来产生数据信号，以使检测到的偏移电压的幅度被减小。

还有其它实施例提供了存储系统，其包括：按照本发明的实施例的输入电路、包括按照本发明的实施例的输入电路的存储装置，以及该输入电路，存储系统，存储装置等的操作方法。

附图说明

通过下面的详细描述，本发明将会被更充分的理解，附图以示意性方式给出，其中在各个附图中，类似的附图标记表示相应的部分，其中：

图1示出了现有技术的存储系统；

图2更详细的示出了现有技术的存储系统的部分；

图3A示出了理想状态下产生的差分数据信号的波形图；

图3B示出了根据图3A所示的理想差分数据信号产生的数据信号的波形；

图3C示出了差分数据信号如何与理想状态下不同的一个示例情况；

图3D示出了根据图3C所示的差分数据信号产生的数据信号的波形；

图3E示出了差分数据信号如何与理想状态下不同的另一个示例情况；

图3F示出了根据图3E所示的差分数据信号产生的数据信号的波形；

图4示出了按照本发明的第一个实施例的存储系统；

图5示出了图4中所示的检测电路460的一个实施例的详细电路图；

图6A和6B示出了第一和第二检测电压Voff1和Voff2之间的关系；

图6C示出了图5中的第一和第二存储电路的示例实施例；

图7示出了按照本发明的一个实施例的图4中的接收电路和调整电路的详细电路图；

图8示出了按照本发明的第二个实施例的图4的接收电路；

图9示出了按照本发明的图4的接收电路的另一个实施例和调整电路的另一个实施例；

图10示出了按照本发明的图4的接收电路和调整电路的另一个实施例；

图11示出了按照本发明的输入电路的第二实施例；

图12示出了图11的输入电路中的检测电路的实施例；

图13A和13B都示出了图12的检测电路中的低通滤波器的实施例；

图14示出了按照本发明的进一步的实施例的输入电路；

图15示出了图14中的偏移调整电路的实施例；

图16示出了按照本发明的另一进一步的实施例的输入电路；

图17示出了按照本发明的补充实施例的输入电路；

图18示出了图17中的调整电路的实施例。

具体实施方式

图4示出了按照本发明的第一实施例的存储系统。如所示，存储控制器410将多对差分数据信号DQ和DQN输出到存储模块420；例如，在写入操作中。存储模块420包括多个存储装置422。每个存储装置422可以分别从存储控制器410接收差分数据信号对DQ和DQN。更具体地，每个存储装置422都包括输入电路430，用于接收差分数据信号DQ和DQN，并产生由差分数据信号DQ和DQN所代表的数据信号DATA。存储装置422中的存储部分432存储该数据信号。

尽管没有示出，但可以意识到存储装置422还可以输出差分数据信号到存储控制器410；例如，在读取操作中(如在从存储部分432读取数据过程中)。尽管没有示出，但存储控制器410还包括输入电路，用于接收差分数据信号，并根据其产生数据信号。

仅是出于解释的目的，将相对于写入操作来描述存储系统中的输入电路430的操作；但可以理解，当进行读取操作时，同样的操作在存储控制器410也会发生。

图4更详细地示出了存储控制器410和输入电路430的部分。如所示，在存储控制器410中，多路复用器412接收正常数据信号和测试数据信号。该测试数据信号可以代表一串变化的逻辑1和0(如“0101”)。多路复用器412接收指示存储系统操作模式的模式信号M/S，并基于模式信号M/S输出测试数据信号和正常数据信号之一。例如，当模式信号指示测试模式时(如M/S信号是逻辑高)，多路复用器412就输出该测试数据信号；当模式信号M/S指示正常模式时(如M/S信号是逻辑低)，多路复用器412就输出该正常数据信号。公知的差分驱动器414基于数据信号产生差分数据信号对DQ和DQN。

在存储装置422的输入电路430中，接收电路440接收差分数据信号DQ和DQN，并产生数据信号DATA。接收电路440的操作将在下面对照于图7被更详细的描述。检测电路460接收产生的数据信号和参考电压Vref；响应于由模式信号M/S指示的操作模式，检测电路460选择性地检测差分数据信号DQ和DQN之间的DC偏移电压。检测电路460进一步产生代表检测到的DC偏移电压的第一电压Voff+和第二电压Voff-。检测电路460的操作将在下面对照于图5被更详细地描述。

调整电路470接收第一和第二电压Voff+和Voff-，并调整接收电路440的操作，以减少在差分数据信号对DQ和DQN之间的DC偏移电压的量。调整电路470的操作将在下面对照于图7被更详细的描述。

按照上面间接提到的，图5示出了在图4中所示的检测电路460的一个实施例的详细电路图。如所示，检测电路460包括检测部分461和存储部分466。检测部分461包括第一差分放大器462，其响应于模式信号M/S而选择性地将从接收电路440输出的数据信号与参考电压Vref相比较。参考电压Vref可以等于差分数据信号对DQ和DQN的理想DC电压。例如，如图3A所示的参考电压Vref可以等于第一DC电压VDC1(所以也等于第二DC电压VDC2)。因此，在操作中，差分放大器462产生输出OUT，其表示在差分数据信号对DQ和DQN之间的DC偏移电压，其在由接收电路440产生的数据信号中很明显。当模式信号M/S指示测试模式时，差分放大器462工作，当模式信号M/S指示正常模式时，其不工作。

电荷泵(charge pump)电路463接收从差分放大器462输出的OUT，并产生第一检测电压Voff1。电荷泵电路463包括串联连接在电源电压VDD和地VSS之间的第一恒流源CS1，PMOS晶体管MP，NMOS晶体管MN和第二恒流源CS2。PMOS和NMOS晶体管MP和MN的栅极接收第一差分放大器462的输出OUT，PMOS和NMOS晶体管MP和MN之间的连接点作为电荷泵电路463的输出。第一检测电压Voff1被提供给存储部分466和一个对称反相电路464。对称反相电路464包括第二差分放大器或比较器465。第二差分放大器465的正输入端接收参考电压Vref。第二差分放大器465的负输入端通过第一电阻器R1接收第一检测电压Voff1。第二差分放大器465的输出通过第二电阻器R2接到负输入端。第一和第二电阻器R1和R2的电阻可以相等。第二差分放大器465的输出是第二检测电压Voff2。如在图6A和6B中所示，相对于参考电压Vref，第二检测电压Voff2是第一检测电压Voff1的对称反相。用另一种表述方式，Voff2＝Vref-Voff1。

如图5所示，除第一检测电压Voff1之外，存储部分466还接收第二检测电压Voff2。即第一存储电路467存储第一检测电压Voff1，第二存储电路468存储第二检测电压Voff2。第一和第二存储电路467和468还接收模式信号M/S。在操作中，当模式信号M/S指示测试模式时，第一和第二存储电路467和468存储分别接收的第一和第二检测电压Voff1和Voff2。但当模式信号M/S指示正常模式时，第一和第二检测电压Voff1和Voff2不被存储。这样，在正常模式中，预先存储的第一和第二检测电压Voff1和Voff2；即在最后的测试模式结束时存储的那些从第一和第二存储电路467和468被输出。第一存储电路467的输出作为由检测电路460输出的第一电压Voff+，第二存储电路468的输出作为检测电路460输出的第二电压Voff-。

第一和第二存储电路467和468可以如图6C中所示具有相同的结构。如所示，存储电路可以包括模数转换器(ADC)452，其将检测电压Voff1/Voff2转换为数字量，寄存器454存储从ADC452而来的数字输出，数模转换器(DAC)456将寄存器454的输出转换为模拟量。开关SW响应于模式信号M/S而选择性地输出检测电压Voff1/Voff2和DAC456的输出之一。在测试模式中，开关SW选择检测电压Voff1/Voff2。在正常模式中，开关SW选择DAC456的输出。

图7示出了按照本发明的一个实施例的接收电路440和调整电路470。如所示，接收电路440包括具有一驱动侧442和一被驱动侧444的一个电流反射镜。驱动侧442包括串联连接在电源电压VDD和恒流源446之间的第一PMOS晶体管P1和第一NMOS晶体管N1。被驱动侧444包括串联连接在电源电压VDD和恒流源446之间的第二PMOS晶体管P2和第二NMOS晶体管N2。恒流源446接到地VSS。

第一PMOS晶体管P1和第二PMOS晶体管P2的栅极相连，并进一步将其栅极接到第一PMOS晶体管P1的漏极。第一NMOS晶体管N1接收第一差分数据信号DQ，第二NMOS晶体管N2接收第二差分数据信号DQN。在该实施例中，第二PMOS晶体管P2和第二NMOS晶体管N2之间的连接点作为接收电路440的输出；并由此提供数据信号。

假设没有DC偏移电压，在操作中，当第一差分数据信号DQ超过第二差分数据信号DQN时，驱动侧442驱动较多的电流进入被驱动侧444，这样就使数据信号摆动到高电压。当第一差分数据信号DQ被第二差分数据信号DQN超过时，驱动侧442驱动较少的电流进入被驱动侧444，这样就使数据信号摆动到低电压。

如图7所示，调整电路470包括连接在第二PMOS晶体管P2的漏极和恒流源472之间的第三NMOS晶体管N3，并进一步包括连接在第一PMOS晶体管P1的漏极和恒流源472之间的第四NMOS晶体管N4。恒流源472接到地VSS。第四NMOS晶体管N4的栅极接收第二电压Voff-，第四NMOS晶体管N4产生第一调整电压V01。第三NMOS晶体管N3的栅极接收第一电压Voff+，第三NMOS晶体管N3产生第二调整电压V02。

当检测电路460检测到没有DC偏移电压(例如VDC1＝VDC2)时，第一电压Voff+等于第二电压Voff-。这样，第三和第四NMOS晶体管N3和N4被相等的量导通，并相等地作用于接收电路440的驱动侧442和被驱动侧444。这就是说，调整电路470没有调整接收电路440的操作。

当检测电路460检测到正的DC偏移电压(例如VDC1＞VDC2)时，第一电压Voff+超过第二电压Voff-。这使导通第三NMOS晶体管N3的量大于导通第四NMOS晶体管N4的量。这导致较少的电流由驱动侧442驱动进入被驱动侧444，因此，与如果没有调整发生相比，数据信号将在更长的时间期间内被保持在低电压。用另一方式表述，流过第三NMOS晶体管N3的电流量大于流过第四NMOS晶体管N4的电流量，数据信号的低间隔就会增加。这有效地减少了反映在数据信号中的DC偏移电压。例如图3C和3E示出了检测到正的DC偏移电压的两种情况。如所示，，以比图3D和3F分别示出的所得到数据信号的50％的占空比大的占空比反映该DC偏移电压。调整电路470响应于第一和第二电压Voff+和Voff-而通过向50％调整占空比来减少对数据信号的影响。

当检测电路460检测到一个负的DC偏移电压(例如VDC2＞VDC1)时，第二电压Voff-超过第一电压Voff+。这使导通第四NMOS晶体管N4的量大于导通第三NMOS晶体管N3的量。这导致较多的电流由驱动侧442驱动进入被驱动侧444，因此，与如果没有调整发生相比，数据信号将更长的时间期间内被保持在高电压。这有效的减少了反映在数据信号中的负的DC偏移电压。例如以所得到数据信号的50％的占空比小的占空比反映该负的DC偏移电压。调整电路470响应于第一和第二电压Voff+和Voff-而通过向50％调整占空比来减少对数据信号的影响。

如上所论述的，响应于由检测电路460检测到的DC偏移电压，调整电路470减少反映在数据信号中的DC偏移电压的幅度。此外，这个调整还使数据信号向50％的占空周期(duty cycle)靠近。

图8示出了按照本发明的第二实施例的接收电路440。第二实施例的接收电路440除了增加差分放大器448和施加到第一和第二PMOS晶体管P1和P2栅极的偏压Vbias之外，与图7所示的第一实施例的接收电路相同。差分放大器448的正输入端接到第二PMOS晶体管P2和第二NMOS晶体管N2之间的连接点。差分放大器448的负输入端接到第一PMOS晶体管P1和第一NMOS晶体管N1之间的连接点。差分放大器448的输出作为接收电路440的输出；并由此产生数据信号。除了数据信号是在差分放大器448的正和反输入端的两个电压的放大的比较结果之外，接收电路440的操作和调整电路470的操作与上面对照于图7所述的相同。

图9示出了按照本发明的接收电路440的另一个实施例和调整电路470的另一个实施例。除了第二NMOS晶体管N2接到恒流源445而不是恒流源446之外，接收电路440与图7中所示的接收电路相同。恒流源445接到地VSS。

除掉恒流源472之外，图9中所示调整电路470与图7中所示的实施例相同，即该实施例包括接在电源电压VDD和恒流源446之间的第三NMOS晶体管N3，以及接在电源电压VDD和恒流源445之间的第四NMOS晶体管。

尽管上面描述了图9和图7中的实施例在结构上有区别，接收电路440和调整电路470的操作与对照于图7中的相似。假设没有DC偏移电压，流过调整电路470中的第三晶体管N3的电流量与流过调整电路470中的第四晶体管N4的电流量相同。但是当差分信号对DQ/DQN具有正的偏移电压时，流过晶体管N3的电流量大于流过晶体管N4的电流量，这样，与没有偏移电压的情况相比，就使流入驱动侧442的电流量减小，而流入被驱动侧444的电流量增加。因此导致较少的电流被驱动侧442驱动进被驱动侧444。相应地，与如果没有调整发生时相比，数据信号DATA就会在更长的时间期间内被保持在低电压，这样就使数据信号DATA的占空比可以被调整到的50％的正常占空范围。

图10示出了按照本发明的另一个实施例的接收电路440和调整电路470。除了增加了差分放大器448和施加到第一和第二PMOS晶体管P1和P2栅极的偏压Vbias之外，该实施例中的接收电路440和调整电路470与图9中所示的实施例相同。差分放大器448的正输入端接到第二PMOS晶体管P2和第二NMOS晶体管N2之间的连接点。差分放大器448的负输入端接到第一PMOS晶体管P1和第一NMOS晶体管N1之间的连接点。差分放大器448的输出作为接收电路440的输出；并由此产生数据信号。除了数据信号是在差分放大器448的正和负输入端的两个电压的放大的比较结果之外，接收电路440的操作和调整电路470的操作与上面对照于图9所述的相同。图11示出了按照本发明的输入电路430的第二实施例。除了偏移检测器460被偏移检测器1800所代替及偏移检测器1800接收第一和第二调整电压VO1和VO2来代替产生的数据信号之外，图11的输入电路和图4的输入电路相同。因此，除了检测电路1800的操作和结构，图11的输入电路的操作与图4中的输入电路相同。因此为了简要，仅是这些结构和操作的区别将被详细描述。

图12示出了检测电路1800的实施例。如所示，第一低通滤波器1802接收并选择性地对第一调整电压VO1进行低通滤波，以产生第一调整电压VO1的DC电压。第二低通滤波器1804接收并选择性地对第二调整电压VO2进行低通滤波，以产生第二调整电压VO2的DC电压。第一和第二低通滤波器1802和1804都响应于模式信号M/S而选择性地工作。当模式信号M/S指示测试模式时，第一和第二低通滤波器1802和1804分别进行各自的滤波操作。但当模式信号M/S指示正常模式时，第一和第二低通滤波器1802和1804不工作。

图13A示出了第一和第二低通滤波器1802和1804的示例实施例。如所示，第一或第二调整电压VO1或VO2通过电阻器1832施加到开关1830。基于模式信号M/S，开关1830选择性地施加调整电压VO1或VO2作为输出。电容器1834接到输出端和地VSS之间。因此，当开关1830提供调整电压VO1或VO2到输出端时，电阻器1832和电容器1834进行公知的低通滤波操作，这样就使调整电压VO1或VO2的DC电压作为低通滤波器1802或1804的输出而被提供。当模式信号M/S指示测试模式时，开关1830提供调整电压VO1或VO2到输出端，当模式信号M/S指示正常模式时，开关不提供调整电压VO1或VO2到电容器1834。

图13B示出了第一和第二低通滤波器1802和1804的另一个示例实施例。如所示，差分数据信号DQ或DQN通过电阻器1840而被提供给开关1850。电容器1842接到电阻1840的输出端和地VSS之间。因此，众所周知的，电阻器1840和电容器1842对调整电压VO1或VO2的高频分量进行滤波。模数转换器(ADC)1844也接收滤波后的调整电压VO1或VO2，并将滤波后的调整电压VO1或VO2转换为数字量。寄存器1846存储从ADC1844而来的数字输出，数模转换器(DAC)1848将寄存器1846的输出转换为模拟量。响应于模式信号M/S，开关1850选择性地输出滤波后的调整电压VO1或VO2和DAC1848的输出之一。在测试模式中，开关1850选择滤波后的调整电压VO1或VO2。在正常模式中，开关1850选择DAC1848的输出。

回到图12，检测电路1800进一步包括差分放大器1810。如所示，差分放大器1810包括串联连接在电源电压VDD和恒流源1816之间的电阻器1812和第五NOMS晶体管N5。另一个电阻器1814和第六NMOS晶体管N6也串联连接在电源电压VDD和恒流源1816之间。恒流源接到地VSS。

第五NMOS晶体管N5的栅极接收第一低通滤波器1802的输出，第六NMOS晶体管N6的栅极接收第二低通滤波器1804的输出。电阻器1812和第五NMOS晶体管N5之间的连接点提供第一电压Voff+，电阻器1814和第六NMOS晶体管N6之间的连接点提供第二电压Voff-。

在操作中，当正的DC偏移存在时(如VDC1＞VDC2)，第一调整电压VO1的DC电压将小于第二调整电压VO2的DC电压。结果，第五NMOS晶体管N5在比第六NMOS晶体管N6导通的时间更短的时间期间内导通，并且第一电压Voff+将大于第二电压Voff-。当一个负的DC偏移存在时(如VDC2＞VDC1)，第二调整电压VO2的DC电压将小于第一调整电压VO1的DC电压。结果，第六NMOS晶体管N6在比第五NMOS晶体管N5导通的时间更短的时间期间内导通，并且第二电压Voff-将大于第一电压Voff+。当没有DC偏移电压存在时，由于第一和第二调整电压将具有相同的DC电压，因此第一和第二电压Voff+和Voff-将相等。

还可以理解到图11的实施例并不限于图4的接收电路440和调整电路470。取而代之，任何上面描述的实施例中的接收电路440和调整电路470都阿以用于图11的实施例。

图14示出了按照本发明的进一步的实施例的输入电路430。在该实施例中，调整电路1110接收差分数据信号对DQ和DQN及模式信号M/S，并选择性地产生调整后的差分数据信号对DQ’和DQN’。接收电路440基于该调整后的差分数据信号对DQ’和DQN’产生数据信号。更具体地，调整电路1110包括检测电路460和偏移调整电路1120。如上所述，基于该数据信号，检测电路460选择性地检测在该差分数据信号对之间的DC偏移电压，并产生代表该DC偏移电压的第一和第二电压Voff+和Voff-。可以从随后的描述中意识到，第一和第二电压Voff+和Voff-特别代表该调整后的差分数据信号对DQ’和DQN’之间DC偏移电压。

图15示出了偏移调整电路1120的实施例和其到接收电路440的连接。如所示，偏移调整电路1120包括第一比较器1122和第二比较器1142。第一比较器1122包括接在电源电压VDD和恒流源1130之间的NMOS晶体管1126。第一比较器1122进一步包括串联连接在电源电压VDD和恒流源1130之间的电阻器1124和另一个NMOS晶体管1128。恒流源1130接到地VSS。第二电压Voff-提供给NMOS晶体管1126的栅极，第一差分数据信号DQ提供给NMOS晶体管1128的栅极。电阻器1124和NMOS晶体管1128之间的连接点作为第一比较器1122的输出，并产生第一调整后的差分数据信号DQ’。

第二比较器1142包括接在电源电压VDD和恒流源1150之间的NMOS晶体管1146。第二比较器1142进一步包括串联连接在电源电压VDD和恒流源1150之间的电阻器1144和另一个NMOS晶体管1148。恒流源1150接到地VSS。第一电压Voff+提供给NMOS晶体管1146的栅极，第二差分数据信号DQN提供给NMOS晶体管1148的栅极。电阻器1144和NMOS晶体管1148之间的连接点作为第二比较器1142的输出端，并产生第二调整后的差分数据信号DQN’。

在操作中，当正DC偏移存在时(如VDC1＞VDC2)，在测试信号的数个周期内，第一电压Voff+和第一差分数据信号DQ将大于第二电压Voff-和第二差分数据信号DQN。结果，在第一比较器1122中，当第一差分数据信号DQ的值是高电平时，第一调整后的差分数据信号DQ’的值比如果没有偏移电压(Voff+＝Voff-)存在时被相对地减小。这是由于流过NMOS晶体管1126的电流量小于如果没有偏移电压存在时流过NMOS晶体管1126的电流量。因此，与如果没有偏移电压(Voff+＝Voff-)存在时相比，当第一差分数据信号DQ是高电平时流过NMOS晶体管1128的电流量被相对地增大，这样就使：与如果没有偏移电压存在时相比，调整后的第一差分数据信号DQ’的高电压值被减小。这导致更小的电流由驱动侧442驱动进入被驱动侧444。

相应的，与如果没有调整发生时相比，数据信号DATA在更短的时间期间内被保持在高电压。同样，在第二比较器1142中，当第二差分数据信号DQN的值是高电平时，与如果没有偏移电压(Voff+＝Voff-)存在时相比，第二调整后的差分数据信号DQN’的值被相对地增大。这是由于流过NMOS晶体管1146的电流量大于如果没有偏移电压存在时流过NMOS晶体管1146的电流量。因此，与如果没有偏移电压(Voff+＝Voff-)存在时相比，当第二差分数据信号DQN是高电平时流过NMOS晶体管1148的电流量被相对地减小，这样就使：与如果没有偏移电压存在时相比，调整后的第二差分数据信号DQN’的高电压值被增大。这导致更大的电流被NMOS晶体管N2驱动进入恒流源446。

相应地，与如果没有调整发生时相比，数据信号DATA在更长的时间期间内被保持在低电压。可以意识到，与差分数据信号相比，这减小了在调整后的差分数据信号DQ’和DQN’之间的DC偏移电压。并且，数据信号的占空比将向50％靠近。

当负DC偏移存在时(如VDC2＞VDC1)，在测试信号的数个周期内，第二电压Voff-和第二差分数据信号DQN将大于第一电压Voff+和第一差分数据信号DQ。结果，在第一比较器1122中，当第一差分数据信号DQ的值是高电平时，与如果没有偏移电压(Voff+＝Voff-)存在时相比，第一调整后的差分数据信号DQ’的值被相对地增大。这是由于流过NMOS晶体管1126的电流量大于没有偏移电压存在时流过NMOS晶体管1126的电流量。因此，与如果没有偏移电压(Voff+＝Voff-)存在时相比，当第一差分数据信号DQ是高电平时流过NMOS晶体管1128的电流量被相对地减小，这样就使：与如果没有偏移电压存在时相比，第一调整后的差分数据信号DQ’的高电压值被增大。这导致更大的电流由驱动侧442驱动进入被驱动侧444。

相应地，与如果没有调整发生时相比，数据信号DATA在更长的时间期间内被保持在高电压。在第二比较器1142中，当第二差分数据信号DQN的值是高电平时，与如果没有偏移电压(Voff+＝Voff-)存在时相比，第二调整后的差分数据信号DQN’的值被相对地减小。这是由于流过NMOS晶体管1146的电流量小于没有偏移电压存在时流过NMOS晶体管1146的电流量。因此，与如果没有偏移电压(Voff+＝Voff-)存在时相比，当第二差分数据信号DQN是高电平时流过NMOS晶体管1148的电流量被相对地增大，这样就使：与如果没有偏移电压存在时相比，DQN’的高电压值被减小。这导致更小的电流被NMOS晶体管N2驱动进入恒流源446。

相应地，与如果没有调整发生时相比，数据信号DATA在更短的时间期间内被保持在低电压。可以意识到，与差分数据信号相比，这减小了在调整后的差分数据信号DQ’和DQN’之间的DC偏移电压。并且，数据信号DATA的占空比将向50％靠近。

还可以理解到图14的实施例并不限于图4的接收电路440。取而代之，任何上面描述的实施例中的接收电路440都可以用于图14的实施例。

图16示出了按照本发明的进一步的实施例的接收电路430。在该实施例中，调整电路1160接收差分数据信号对DQ和DQN及模式信号M/S，并选择性地产生调整后的差分数据信号对DQ’和DQN’。接收电路440基于调整后的差分数据信号对DQ’和DQN’产生数据信号。更具体地，调整电路1160包括检测电路1800(对照于图12在上面详细描述)和偏移调整电路1120(对照于图15在上面详细描述)。如上所述，基于第一和第二调整电压VO1和VO2，检测电路1800选择性地检测该差分数据信号对之间的DC偏移电压。在该实施例中，第一和第二调整后的差分数据信号DQ’和DQN’分别代替第一和第二调整电压VO1和VO2。在此基础上，以与上述同样的方式，检测电路1800产生表示该DC偏移电压的第一和第二电压Voff+和Voff-。由随后的描述中可以意识到，第一和第二电压Voff+和Voff-更具体地代表该调整差分数据信号对DQ’和DQN’之间的DC偏移电压。

偏移调整电路1120和接收电路440以与前述同样的方式工作。而且，还可以理解到图16的实施例并不限于图4的接收电路440。取而代之，任何上面描述的实施例中的接收电路440都可以用于图16的实施例。

图17示出了按照本发明的补充的实施例的输入电路430。在该实施例中，调整电路1410接收该差分数据信号对DQ和DQN及模式信号M/S，并选择性地产生调整后的差分数据信号对DQ’和DQN’。接收电路440基于该调整后的差分数据信号对DQ’和DQN’产生数据信号。

图18示出了调整电路1410的实施例和其到接收电路440的连接。如所示，调整电路1410包括第一比较器1422和第二比较器1442。第一比较器1422包括接在电源电压VDD和恒流源1430之间的NMOS晶体管1426。第一比较器1422进一步包括串联连接在电源电压VDD和恒流源1430之间的电阻器1424和另一个NMOS晶体管1428。恒流源1430接到地VSS。第二差分数据信号DQN通过第一低能滤波器1432提供给NMOS晶体管1426的栅极及NMOS晶体管1428的栅极。第一低通滤波器1432可以具有如上面对照于图13A或图13B讨论的同样的结构和操作。电阻器1424和NMOS晶体管1428之间的连接点作为第一比较器1422的输出，并产生第一调整后的差分数据信号DQ’。

第二比较器1442包括接在电源电压VDD和恒流源1450之间的NMOS晶体管1446。第二比较器1442进一步包括串联连接在电源电压VDD和恒流源1450之间的电阻器1444和另一个NMOS晶体管1448。恒流源1450接到地VSS。第一差分数据信号DQ被提供给NMOS晶体管1448的栅极，并通过第二低通滤波器1452被提供给NMOS晶体管1446的栅极。第二低通滤波器1452可以具有如上面对照于图13A或图13B讨论的同样的结构和操作。电阻器1444和NMOS晶体管1448之间的连接点作为第二比较器1442的输出，并产生第二调整后的差分数据信号DQN’。

在操作中，当正的DC偏移存在时(如VDC1＞VDC2)，在测试信号的数个周期内，滤波后的第一差分数据信号(VDC1)将大于滤波后的第二差分数据信号(VDC2)。结果，在第一比较器1422中，当第二差分数据信号DQN的值是高电平时，与如果没有偏移电压(VDC1＝VDC2)存在时相比，第一调整后的差分数据信号DQ’的值被相对地减小。这是由于流过NMOS晶体管1426的电流量小于没有偏移电压存在时的电流量。因此，与如果没有偏移电压存在时相比，当第二差分数据信号DQN是高电平时流过NMOS晶体管1428的电流量被相对地增大，这样就使第一调整后的差分数据信号DQ’的高电压值被进一步减小。这导致更小的电流由驱动侧442驱动进入被驱动侧444。相应地，与如果没有调整发生时相比，数据信号DATA在更短的时间期间内被保持在高电压。

在第二比较器1442中，当第一差分数据信号DQ的值是高电平时，与如果没有偏移电压存在时相比，第二调整后的差分数据信号DQN’的值被相对地增大。这是由于流过NMOS晶体管1446的电流量大于没有偏移电压存在时流过NMOS晶体管1446的电流量。因此，与如果没有偏移电压存在时相比，当第一差分数据信号DQ是高电平时流过NMOS晶体管1448的电流量被相对地减小，这样就使调整后的第二差分数据信号DQN’的高电压值被进一步增大。这导致更大的电流被NMOS晶体管N2驱动进入恒流源446。

相应地，与如果没有调整发生时相比，数据信号DATA在更长的时间期间内被保持在低电压。可以意识到，与差分数据信号相比，这减小了在调整后的差分数据信号DQ’和DQN’之间的DC偏移电压。并且，数据信号的占空比将向50％靠近。

当负的DC偏移存在时(如VDC2＞VDC1)，在测试信号的数个周期内，滤波后的第二差分数据信号(VDC2)会大于滤波后的第一差分数据信号(VDC1)。结果，在第一比较器1422中，当第二差分数据信号DQN的值是高电平时，与如果没有偏移电压(VDC1＝VDC2)存在时相比，第一调整后的差分数据信号DQ’的值被相对地增大。这是由于流过NMOS晶体管1426的电流量大于没有偏移电压存在时的电流量。因此，与如果没有偏移电压存在时相比，当第二差分数据信号DQN是高电平时流过NMOS晶体管1428的电流量被相对地减小，这样就使DQ’的高电压值被进一步增大。这导致更大的电流由驱动侧442驱动进入被驱动侧444。相应地，与如果没有调整发生时相比，数据信号DATA在更长的时间期间内被保持在高电压。

在第二比较器1442中，当第一差分数据信号DQ的值是高电平时，与如果没有偏移电压存在时相比，第二调整后的差分数据信号DQN’的值被相对地减小。这是由于流过NMOS晶体管1446的电流量小于没有偏移电压存在时流过NMOS晶体管1446的电流量。因此，与如果没有偏移电压存在时相比，当DQ是高电平时流过NMOS晶体管1448的电流量被相对地增大，这样就使第二差分数据信号DQN’的高电压值被进一步减小。这导致更小的电流被NMOS晶体管N2驱动进入恒流源446。

相应地，与如果没有调整发生时相比，数据信号DATA在更短的时间期间内被保持在低电压。可以意识到，与差分数据信号相比，这减小了在调整后的差分数据信号DQ’和DQN’之间的DC偏移电压的幅度。数据信号的占空比将向50％靠近。

还可以理解到图18的实施例并不限于图4的接收电路440。取而代之，任何上面描述的实施例中的接收电路440都可以用于图14的实施例。

本发明已经被如此描述了，很明显，同样的内容可以在许多方面变化。例如，尽管上面提供的存储系统的示例是包括多个存储装置的存储模块。代替存储模块，单一存储装置也可以接收差分数据信号。这种变化被认为是没有背离本发明，旨在将所有这样的修改都包含进本发明的范围。

Claims (46)

1.一种输入电路，包括：

接收电路，基于差分数据信号对产生数据信号；

检测电路，检测在该差分数据信号对之间的偏移电压；

调整电路，基于检测到的偏移电压，调整接收电路的操作，以减小该偏移电压的幅度。

2.如权利要求1所述的输入电路，其中该调整电路调整该接收电路的操作，以使该数据信号的占空比向50％的占空比靠近。

3.如权利要求1所述的输入电路，其中该检测电路仅在该输入电路的测试模式中检测该偏移电压。

4.如权利要求1所述的输入电路，其中该检测电路基于产生的数据信号检测该偏移电压。

5.如权利要求4所述的输入电路，其中该检测电路将产生的数据信号与参考电压相比较，来检测该偏移电压。

6.如权利要求5所述的输入电路，其中该检测电路基于该比较来产生代表检测到的偏移电压的第一和第二电压。

7.如权利要求6所述的输入电路，其中该检测电路这样来产生该第一和第二电压：当产生的数据信号超过该参考电压时，该第一电压相对于该参考电压增大，当产生的数据信号超过该参考电压时，该第二电压相对于该参考电压减小。

8.如权利要求6所述的输入电路，其中该调整电路基于该第一和第二电压调整该接收电路的操作。

9.如权利要求8所述的输入电路，其中

该接收电路包括电流反射镜，其具有驱动侧和被驱动侧，该驱动侧具有输入端，其接收该差分数据信号对中的第一个，该被驱动侧具有输入端，其接收该差分数据信号对中的第二个；且

该调整电路基于该第一和第二电压，选择性地从该驱动侧和该被驱动侧之一吸收更多的电流。

10.如权利要求9所述的输入电路，其中

当检测到的偏移为正时，该检测电路产生的该第一电压大于该第二电压；且

当该第一电压大于该第二电压时，该调整电路从该被驱动侧吸收更多的电流。

11.如权利要求9所述的输入电路，其中

当检测到的偏移为负时，该检测电路产生的该第二电压大于该第一电压；

当该第二电压大于该第一电压时，该调整电路从驱动侧吸收更多的电流。

12.如权利要求9所述的输入电路，其中该接收电路包括差分放大器，其具有接到该驱动侧的第一输入，和接到该被驱动侧的第二输入，及具有产生该产生的数据信号的输出端。

13.如权利要求1所述的输入电路，其中

该接收电路包括电流反射镜，其具有驱动侧和被驱动侧，该驱动侧具有输入端，其接收该差分数据信号对中的第一个，而该被驱动侧具有输入端，其接收该差分数据信号对中的第二个；及

基于检测到的偏移电压，该调整电路选择性地从该驱动侧和该被驱动侧之一吸收更多的电流。

14.如权利要求9所述的输入电路，其中该接收电路包括差分放大器，其具有接到该驱动侧的第一输入端和接到该被驱动侧的第二输入端，并且响应于第一和第二输出信号，该差分放大器产生该产生的数据信号。

15.如权利要求9所述的输入电路，其中该调整电路包括接到该被驱动侧并接收该第一电压的第一晶体管，和接到该驱动侧并接收该第二电压的第二晶体管。

16.如权利要求1所述的输入电路，其中

该接收电路包括第一电流反射镜，其具有驱动侧和被驱动侧，该驱动侧具有输入端，其接收该差分数据信号对中的第一个，而该被驱动侧具有输入端，其接收该差分数据信号对中的第二个；及

该调整电路包括控制电路，其具有第二电流反射镜，并基于检测到的偏移电压，选择性地从该驱动侧和该被驱动侧之一吸收更多的电流。

17.如权利要求16所述的输入电路，其中

该接收电路包括差分放大器，其具有接到该驱动侧的第一输入端和接到该被驱动侧的第二输入端，并且响应于第一和第二输出信号，该差分放大器产生该产生的数据信号。

18.如权利要求1所述的输入电路，其中基于从该调整电路的输出，该检测电路检测该偏移电压。

19.如权利要求18所述的输入电路，其中

该调整电路产生第一和第二控制信号以调整该接收电路的操作；及

该检测电路比较该第一和第二控制信号以检测该偏移电压。

20.如权利要求19所述的输入电路，其中该检测电路对该第一和第二控制信号的高频分量进行滤波，并比较滤波后的第一和第二控制信号，以检测该偏移电压。

21.如权利要求20所述的输入电路，其中该检测电路基于该比较而产生代表检测到的偏移电压的第一和第二电压。

22.如权利要求21所述的输入电路，其中

该接收电路包括电流反射镜，其具有驱动侧和被驱动侧，该驱动侧具有输入端，其接收该差分数据信号对中的第一个，该被驱动侧具有输入端，其接收该差分数据信号对中的第二个；及

该调整电路基于该第一和第二电压，选择性地从该驱动侧和该被驱动侧之一吸收更多的电流。

23.如权利要求22所述的输入电路，其中

当检测到的偏移为正时，该检测电路产生的该第一电压大于该第二电压；

当该第一电压大于该第二电压时，该调整电路产生该第一和第二控制信号，来从该被驱动侧吸收更多的电流。

24.如权利要求22所述的输入电路，其中

当检测到的偏移为负时，该检测电路产生的该第二电压大于该第一电压；

当该第二电压大于该第一电压时，该调整电路产生该第一和第二控制信号，来从该驱动侧吸收更多的电流。

25.一种输入电路，包括：

接收电路，基于差分数据信号对产生数据信号；

检测电路，检测在该差分数据信号对之间的偏移电压；及

调整电路，基于检测到的偏移电压，调整该接收电路的操作，以使该数据信号的占空比向50％靠近。

26.一种减小在输入电路中的偏移的影响的方法，包括：

基于差分数据信号对产生数据信号；

检测在该偏移数据信号对之间的偏移电压；及

基于检测到的偏移电压，调整该产生步骤，以减小检测到的偏移电压。

27.如权利要求26所述的方法，其中该检测步骤基于产生的数据信号来检测该偏移电压。

28.如权利要求26所述的方法，其中

该检测步骤产生代表检测到的偏移电压的第一和第二电压；及

该调整步骤基于该第一和第二电压来调整该产生步骤。

29.一种输入电路，包括：

调整电路，接收差分数据信号对，并调整该差分数据信号对，产生调整后的差分数据信号对，以使在该调整后的差分数据信号对中的该差分数据信号对之间的偏移电压的幅度被减小；及

接收电路，基于该调整后的差分数据信号对，产生数据信号。

30.如权利要求29所述的输入电路，其中该调整电路调整该差分数据信号对以产生该调整后的差分数据信号对，以使该数据信号的占空比向50％的占空比靠近。

31.如权利要求29所述的输入电路，其中该调整电路包括检测电路，其基于产生的数据信号来检测该偏移电压。

32.如权利要求31所述的输入电路，其中该检测电路将该产生的数据信号与参考电压相比较来检测该偏移电压。

33.如权利要求32所述的输入电路，其中该检测电路基于该比较来这样产生代表检测到的偏移电压的第一和第二电压：当产生的数据信号超过该参考电压时，该第一电压相对于该参考电压增大，当产生的数据信号超过该参考电压时，该第二电压相对于该参考电压减小。

34.如权利要求31所述的输入电路，其中该检测电路对该调整后的差分数据信号对的高频分量进行滤波，并比较滤波后的该调整后的差分数据信号对，以检测该偏移电压。

35.如权利要求29所述的输入电路，其中该调整电路包括：

检测电路，产生代表检测到的该差分数据信号对之间的偏移电压的第一和第二电压；及

偏移调整电路，基于该第一和第二电压，调整该差分数据信号对，以产生该调整后的差分数据信号对。

36.如权利要求35所述的输入电路，其中该偏移调整电路基于该第二电压与该差分数据信号对中的第一个的比较，来产生该调整后的差分数据信号对中的第一个，及基于该第一电压与该差分数据信号对中的第二个的比较，来产生该调整后的差分数据信号对中的第二个。

37.如权利要求36所述的输入电路，其中该检测电路这样来产生第一和第二电压：使在该第一和第二电压之间的差的幅度随着检测到的偏移的减小而减小。

38.如权利要求29所述的输入电路，其中接收电路包括电流反射镜，其具有驱动侧和被驱动侧，该驱动侧具有输入端，其接收该调整后的差分数据信号对中的第一个，该被驱动侧具有输入端，其接收该调整后的差分数据信号对中的第二个。

39.如权利要求29所述的输入电路，其中该调整电路包括：

第一低通滤波器，对该差分数据信号对中的第一个进行滤波；

第二低通滤波器，对该差分数据信号对中的第二个进行滤波；

第一发生器，基于对滤波后的第二差分数据信号与第二差分数据信号的比较，来产生该调整后的差分数据信号对中的第一个；及

第二发生器，基于对滤波后的第一差分数据信号与第一差分数据信号的比较，来产生该调整后的差分数据信号对中的第二个。

40.如权利要求39所述的输入电路，其中该接收电路包括电流反射镜，其具有驱动侧和被驱动侧，该驱动侧具有输入端，其接收第一调整后的差分数据信号，该被驱动侧具有输入端，其接收第二调整后的差分数据信号。

41.如权利要求29所述的输入电路，其中

该调整电路确定该差分数据信号对中的第一个的第一DC电压，并确定该差分数据信号对中的第二个的第二DC电压，并且该调整电路包括：

第一发生器，基于对该第二DC电压与第二差分数据信号的比较，来产生该调整后的差分数据信号对中的第一个；及

第二发生器，基于对该第一DC电压与第一差分数据信号的比较，来产生该调整后的差分数据信号对中的第二个。

42.一种输入电路，包括：

检测器，检测在差分数据信号对之间的偏移电压；及

数据信号发生器，基于该差分数据信号对和检测到的偏移电压而产生数据信号，以使检测到的偏移电压的幅度被减小。

43.一种存储系统，包括：

存储控制器，至少输出差分数据信号对；及

存储模块，包括至少一个具有输入电路的存储装置，该输入电路包括：

接收电路，基于该差分数据信号对产生数据信号；

检测电路，检测在该差分数据信号对之间的偏移电压；及

调整电路，基于检测到的偏移电压，调整该接收电路的操作，以减小该检测到的偏移电压的幅度。

44.一种存储装置，包括：

输入电路，该输入电路包括：

接收电路，基于差分数据信号对而产生数据信号；

检测电路，检测在该差分数据信号对之间的偏移电压；及

调整电路，基于检测到的偏移电压，调整该接收电路的操作，以减小该检测到的偏移电压的幅度；和

存储区域，存储该数据信号。

45.如权利要求44所述的存储装置，其中该检测电路产生代表该检测到的偏移电压的第一和第二电压。

46.如权利要求44所述的存储装置，其中

该接收电路包括电流反射镜，其具有驱动侧和被驱动侧，该驱动侧具有输入端，其接收该差分数据信号对中的第一个，该被驱动侧具有输入端，其接收该差分数据信号对中的第二个；及

该调整电路基于该检测到的偏移电压，选择性地从该驱动侧和该被驱动侧之一吸收更多的电流。

Images