CN1983124A - 一种usb接口驱动芯片 - Google Patents
一种usb接口驱动芯片 Download PDFInfo
- Publication number
- CN1983124A CN1983124A CN 200510102283 CN200510102283A CN1983124A CN 1983124 A CN1983124 A CN 1983124A CN 200510102283 CN200510102283 CN 200510102283 CN 200510102283 A CN200510102283 A CN 200510102283A CN 1983124 A CN1983124 A CN 1983124A
- Authority
- CN
- China
- Prior art keywords
- signal
- port
- usb
- output
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
- Information Transfer Systems (AREA)
Abstract
一种USB接口驱动芯片，它能将数字系统产生的方波信号转换为USB1.1标准信号，该芯片包括电源端口、输入信号端口、差分信号输出端口，两个相同的功能模块，每个功能模块又包括控制信号发生电路和USB数据发生电路。其特点在于，电路的核心部分由模拟方法实现，因此电路简单、器件使用数量少，输出信号的各项参数完全符合USB1.1标准，驱动能力强，实验表明本发明能驱动长达至少7米的USB数据线。
Description
技术领域
本发明涉及一种USB驱动芯片，更具体的讲，涉及一种将原始数字方波信号转换为标准USB1.1规范信号，并具有驱动USB设备能力的接口驱动芯片。
背景技术
USB是Universal Serial Bus(通用串行接口)的简称，它是电脑系统与周边装置连接或通信的标准接口。
USB数据线中有四条隔离线，如附图(1)所示，分别是电源线(Vbus)，地线(GND)，以及两条相互缠绕的差分数字信号线(D+、D-)。
USB有全速传输方式和低速传输方式两种，全速传输方式的数据传输速率为12Mb/s，低速传输速率为1.5Mb/s。连接到USB主机端的D+、D-数据线均接上1.5k的下拉电阻，对于全速设备，在D+线接上1.5k的上拉电阻，对干低速设备，在D-线接上1.5k的上拉电阻。当HUB检测到D+上为高电平，D-上为低电平时，可以判断此时加上了一个全速设备；当HUB检测到D-上为高电平，D+上为低电平时，可以判断此时加上了一个低速设备。
USB信号采用的是NRZI(反向非归零)编码。用电平变换表示“0”，不变表示“1”。USB1.1协议对这种信号的各种参数，如上升时间、下降时间、共模电压、高电压值、低电压值都做了明确的规定。这些值见表(1)，附图(2)、图(3)示意性表示了表(1)中的参数。现有的USB驱动芯片普遍存在结构复杂、价格昂贵、驱动能力有限等缺点。为了实现USB设备与其他数字系统的互联，期望有一种电路能把原始数据信号转换成USB信号、并有驱动USB设备的能力。
表(1)
| 参数 | 参数描述 | USB1.1协议要求 |
| tR | 上升时间 | 4ns＜tR＜20ns |
| tF | 下降时间 | 4ns＜tF＜20ns |
| tRFM | 上升、下降时间的匹配(tR/tP) | 90％<tR/tF＜111.1％ |
| VCRS | D+和D-信号的交点电压 | 1.3＜VCRS＜2.0 |
| tdelay | 传输时延 | 小于18ns |
发明内容
本发明的主要目的在于设计一种USB接口驱动芯片，它能将原始数字方波信号转换为符合USB1.1标准的标准信号，并能驱动连接其上的USB设备。
一种USB接口驱动芯片，包括：输入信号端口，连接输入数字信号；电源端口，供连接电压源；差分信号输出端口，输出USB数据信号。
该驱动芯片还包括两个相同的功能模块，用于产生USB控制信号(D+、D-信号)。
输入信号端口包括Vin+端口和Vin-端口，差分信号端口输出的数据是符合USB1.1协议标准的D+和D-USB信号。本发明所述芯片内部包括的模块是两个功能相同的模块，分别用于产生D+或D-信号。每个功能模块又包括两个控制信号发生电路和一个USB数据发生电路。控制信号发生电路产生的控制信号用来控制USB数据发生电路生成输出数据。
本发明能驱动的USB数据线长度为0～8米。
本发明的意义在于电路的核心部分由模拟方法实现，因此电路简单、器件使用数量少，输出信号的各项参数完全符合USB1.1标准。
附图说明
图1：USB数据线结构示意图
1：电源线 2：D+、D-数据线 3：地线
图2：：D+信号示意图
图3：输入波形与输出USB信号(D+、D-)波形示意图
图4：芯片功能原理示意图
其中，41为电源端口，42为接地端口，43为输入信号端口，44为差分信号输出端口。
图5：Vn信号实现电路
图6：Vn信号波形示意图
图7：Vp信号实现电路
图8：Vp信号波形示意图
图9：D+信号实现电路
图10：D+信号波形示意图
图11：D+和D-信号的仿真波形
具体实施方式
图(4)是芯片内部的原理框图，它内部包括两个相同的功能模块，分别用于产生D+、D-信号。每个功能模块又包括两个控制信号发生电路和一个USB数据发生电路。控制信号发生电路产生的控制信号Vn和Vp，用来控制USB数据发生电路生成输出数据。
USB1.1规定，D+的上升时间，下降时间必须在4ns到20ns之间，并且上升和下降时间不能有太大差别(在90％至111.1％之间)。由于D+信号的产生完全是由Vn，Vp两个控制信号来控制产生的。D+信号参数的苛刻要求实际造成了Vn、Vp设计的较大难度。具体的实现方式如下所述：Vn信号的产生电路如图(5)所示，输入信号Vi通过三级反相器延迟产生信号E1，E1与Vi与非，产生一个单激脉冲E2，E2再与Vi与非，产生一个高电平时间比原信号高电平时间短一些的信号E3。E3、Vi、E2共同控制由M0-M4组成的电路。当E3为高电平时，Vn下降到低电平；当Vi为低电平，Vn上升到高电平。由此便产生了一个控制信号Vn。以上信号电平波形的示意图如附图(6)所示。
类似的方法可分析Vp的产生电路，产生Vp信号的电路如图(7)所示：输入信号Vi通过三级反相器延迟产生信号F1，F1与Vi与非，产生一个单激脉冲F2，F2再与Vi与非，产生一个高电平时间比原信号高电平时间宽一些的信号F3。F3、Vi、F2共同控制由M5-M9组成的电路。当Vi为高电平时，Vp下降到低电平；当F3为低电平，Vp上升到高电平。由此便产生了另一个控制信号Vp，以上信号电平的示意图如图(8)所示。
控制信号发生电路通过以上过程生成两个控制信号Vp、Vn。USB数据发生电路就是实现由Vp和Vn的控制而产生USB数据(D+、D-)的功能。从D+的波形图中我们可以看出，USB信号有2个稳定的电平值，是高电平和低电平，还有一个有低电平向高电平(或高电平到低电平)过渡的过程。USB1.1规定，这个过渡时间必须在4ns和20ns之间。为了实现这样的目的，我们设计了图(9)的USB数据发生电路，当Vn和Vp都为低电平时，Vout输出为高电平；当Vn和Vp都为高电平时，Vout输出低电平；当Vn为高电平，Enp为低电平时，Vout输出共模电平。由于Vn为高电平、Enp为低电平的时间很短(控制电路中单激脉冲的时间)，在这个时间里电路实际表现为Vout由高电平向共模电平下降、D+和D-相交在共模点的过程。调整这几个MOS管的宽长比就可以使过渡时间、交点电压在USB1.1协议规定的要求范围内。D+信号的示意图如图(10)所示，为了便于分析，我们同时也画出了Vn、Vp的波形。D-信号和D+信号是对差分信号，我们也画出了D-波形。
图(11)是D+、D-在HSPICE下的仿真波形，我们可以看到，D+，D-的高电平为3.3v、低电平接近0V，由低电平上升到高电平的时间大约为10ns，由高电平下降到低电平的时间大约也为10ns，90％＜tR/tF＜111.1％，D+和D-的交点电压为1.655V，各项指标都符合USB1.1标准。
实验表明本发明所述驱动芯片能驱动长达7米的USB数据线。
Claims (8)
1、一种USB接口驱动芯片，包括：输入信号端口，连接输入数字信号；电源端口，供连接电压源；差分信号输出端口，输出USB数据信号。
2、根据权利要求1所述的USB接口驱动芯片，其特征在于，该芯片包括两个相同的功能模块，用于产生USB控制信号(D+或D-信号)。
3、根据权利要求1所述的输入信号端口，其特征在于该信号端口是Vin+和Vin-端口。
4、根据权利要求1所述的差分信号输出端口，其特征在于该端口输出的信号为D+、D-两个差分信号。
5、根据权利要求1或4所述的差分信号输出端口，其特征在于，输出的数据是符合USB1.1协议标准的D+和D-信号。
6、根据权利要求2所述的功能模块，其特征在于，每个功能模块又包括两个控制信号发生电路，一个USB数据发生电路。
7、根据权利要求6所述的控制信号发生电路，其特征在于，该电路通过产生控制信号来控制USB数据发生电路生成输出数据。
8、根据权利要求1所述的USB接口驱动芯片，其特征在于，该芯片能驱动的数据线长度为0～8米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101022831A CN100476696C (zh) | 2005-12-12 | 2005-12-12 | 一种usb接口驱动芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101022831A CN100476696C (zh) | 2005-12-12 | 2005-12-12 | 一种usb接口驱动芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1983124A true CN1983124A (zh) | 2007-06-20 |
| CN100476696C CN100476696C (zh) | 2009-04-08 |
Family
ID=38165701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101022831A Expired - Fee Related CN100476696C (zh) | 2005-12-12 | 2005-12-12 | 一种usb接口驱动芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100476696C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881204A (zh) * | 2012-10-29 | 2013-01-16 | 焦作大学 | 基于usb及虚拟仪器的数字实验系统 |
-
2005
- 2005-12-12 CN CNB2005101022831A patent/CN100476696C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881204A (zh) * | 2012-10-29 | 2013-01-16 | 焦作大学 | 基于usb及虚拟仪器的数字实验系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100476696C (zh) | 2009-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7394281B1 (en) | Bi-directional universal serial bus booster circuit | |
| CN101470682B (zh) | Usb自调节驱动方法及电路 | |
| CN204719749U (zh) | 计算机模块 | |
| CN106535412B (zh) | 一种端口共用的数字模拟调光电路 | |
| CN107544653A (zh) | 一种USB Type‑C接口及移动设备 | |
| CN103475341A (zh) | 时钟信号生成方法及生成电路、栅极驱动电路 | |
| CN107515341A (zh) | 一种测试板 | |
| CN109032018B (zh) | 基于嵌入式gpu的无人机通用信号处理装置 | |
| CN100476696C (zh) | 一种usb接口驱动芯片 | |
| CN102882084A (zh) | 硬盘转接装置 | |
| CN103890743A (zh) | 主机控制的io功率管理 | |
| CN104965469A (zh) | 基于cpci总线标准的多功能采集控制装置 | |
| CN104485942A (zh) | 一种用于usb 的发送器 | |
| CN108804361A (zh) | 一种基于vpx总线架构的pcie交换装置 | |
| CN210924562U (zh) | 一种背板通讯装置 | |
| CN206178791U (zh) | 一种基于fpga的pcie总线桥接口 | |
| CN203759699U (zh) | 一种新型usb转串行通信接口线 | |
| CN213069550U (zh) | 一种基于pcie接口的雷达信号控制器 | |
| CN203025276U (zh) | 电容触摸屏模组测试仪 | |
| CN209728735U (zh) | 一种pcie_x8接口延长设备 | |
| CN201159878Y (zh) | 一种pcie卡槽转接器 | |
| CN217386356U (zh) | 复用usb信号的芯片电路、电子器件和车辆 | |
| CN204790438U (zh) | 一种基于cpci总线标准的多功能采集控制装置 | |
| CN109542822B (zh) | 一种usb otg接口隔离电路 | |
| CN212207431U (zh) | 基于cpld的测试板接口电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090408 Termination date: 20121212 |