CN1979817A - 半导体结构及其工艺方法 - Google Patents

半导体结构及其工艺方法 Download PDF

Info

Publication number
CN1979817A
CN1979817A CNA2005101297073A CN200510129707A CN1979817A CN 1979817 A CN1979817 A CN 1979817A CN A2005101297073 A CNA2005101297073 A CN A2005101297073A CN 200510129707 A CN200510129707 A CN 200510129707A CN 1979817 A CN1979817 A CN 1979817A
Authority
CN
China
Prior art keywords
substrate
semiconductor structure
protective layer
fuse
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101297073A
Other languages
English (en)
Inventor
吴炳昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNA2005101297073A priority Critical patent/CN1979817A/zh
Publication of CN1979817A publication Critical patent/CN1979817A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种半导体结构，此半导体结构包括一衬底、一焊垫、一熔丝结构与一保护层。衬底具有焊垫区与熔丝区。焊垫配置于焊垫区的衬底中。熔丝结构配置于熔丝区的衬底中。保护层配置于衬底上，覆盖焊垫区与熔丝区，以避免焊垫氧化。

Description

半导体结构及其工艺方法
技术领域
本发明涉及一种半导体结构及其工艺方法，尤其涉及可以避免焊垫暴露于外而产生氧化的一种半导体结构及其工艺方法。
背景技术
在一般的晶片制造过程中，当半导体元件完成前段工艺加工(如集成电路设计等)之后，便会将晶片送至封装厂进行封装、检测等后段工程。
图1为现有一种半导体结构进行封装前的剖面示意图。请参照图1，一般来说，晶片在进行封装之前，会先在已形成有焊垫102与熔丝结构104的衬底100上形成一层保护层106，其中衬底100中包括有利用一般半导体工艺所完成的金属氧化物半导体晶体管结构、导线或是其他半导体元件(未绘示)。然后，进行二次光刻工艺与蚀刻工艺，一次是于焊垫区101的保护层106中形成开口108，暴露出焊垫102，而另一次是于熔丝区103的保护层106中形成开口110，并留下部分保护层106于熔丝结构104上，以作为后续进行激光修补之用。之后，再将晶片运送至封装厂进行后续的工艺。
然而，晶片在运送至封装厂的过程中，暴露出来的焊垫102与外界接触后，非常容易产生氧化的现象或遭到损害，因此必须相当谨慎的控制晶片的运送时间，因此一般焊垫102暴露在外界的时间必须控制在七天之内。此外，由于形成开口108与开口110时，需要用到二道光掩模，因而必须消耗较多的时间及生产成本。另外，为了使激光修补能够有最佳的效果，因此在熔丝区103进行蚀刻时必须相当谨慎，以控制位于熔丝结构上的保护层106的厚度。
发明内容
本发明的目的是提供一种半导体结构，可以避免焊垫与外界接触而氧化。
本发明的另一目的是提供一种半导体结构，可以防止焊垫在晶片的运送过程中受到损害。
本发明的又一目的是提供一种半导体结构的工艺方法，可以减少工艺中所使用光掩模的数目。
本发明的再一目的是提供一种半导体结构的工艺方法，可以降低生产成本以及工艺时间。
本发明提出一种半导体结构，此半导体结构包括一衬底、一焊垫、一熔丝结构与一保护层。衬底具有焊垫区与熔丝区。焊垫配置于焊垫区的衬底中。熔丝结构配置于熔丝区的衬底中。保护层配置于衬底上，覆盖焊垫区与熔丝区。
依照本发明实施例所述的半导体结构，上述的保护层的厚度例如介于500～1000之间。
依照本发明实施例所述的半导体结构，上述的保护层的材质例如为绝缘材料。
依照本发明实施例所述的半导体结构，上述的焊垫的材质例如为铜。
依照本发明实施例所述的半导体结构，上述的熔丝结构的材质例如为铜。
本发明还提出一种半导体结构，包括一衬底、一焊垫、一熔丝结构、一第一保护层与一第二保护层。衬底具有焊垫区与熔丝区。焊垫配置于焊垫区的衬底中。熔丝结构配置于熔丝区的衬底中。第一保护层配置于衬底上，且暴露出焊垫与熔丝结构。第二保护层配置于衬底上，覆盖第一保护层、焊垫与熔丝结构。
依照本发明实施例所述的半导体结构，上述的第二保护层的厚度例如介于500～1000之间。
依照本发明实施例所述的半导体结构，上述的第二保护层的材质例如为绝缘材料。
依照本发明实施例所述的半导体结构，上述的第一保护层例如为氧化硅层、氮化硅层或由氧化硅层与氮化硅层所组成的复合层。
依照本发明实施例所述的半导体结构，上述的第一保护层的厚度例如介于4000～5000之间。
依照本发明实施例所述的半导体结构，上述的焊垫的材质例如为铜。
依照本发明实施例所述的半导体结构，上述的熔丝结构的材质例如为铜。
本发明又提出一种半导体结构的工艺方法，首先，提供一衬底，此衬底具有一焊垫区与一熔丝区，且焊垫区的衬底中已形成有焊垫以及熔丝区的衬底中已形成有熔丝结构。接着，进行至少一检测步骤。之后，于衬底上形成第一保护层，覆盖焊垫区与熔丝区。
依照本发明实施例所述的半导体结构的工艺方法，上述的第一保护层的厚度例如介于500～1000之间。
依照本发明实施例所述的半导体结构的工艺方法，上述的第一保护层的材质例如为绝缘材料。
依照本发明实施例所述的半导体结构的工艺方法，上述的至少一检测步骤例如为电性检测步骤或第一良率检测步骤。
依照本发明实施例所述的半导体结构的工艺方法，上述的电性检测步骤例如为晶片接受度测试(wafer acceptance test，WAT)。
依照本发明实施例所述的半导体结构的工艺方法，还可以于第一良率检测步骤之后以及形成第一保护层之前，进行激光修补步骤以及进行第二良率检测步骤。
依照本发明实施例所述的半导体结构的工艺方法，还可以于至少一检测步骤之前，于衬底上形成第二保护层，且暴露出焊垫与熔丝结构。
本发明再提出一种半导体结构的工艺方法，首先，提供一衬底，此衬底具有一焊垫区与一熔丝区，且焊垫区的衬底中已形成有焊垫以及熔丝区的衬底中已形成有熔丝结构。接着，进行第一检测步骤。然后，于衬底上形成第一保护层，覆盖焊垫区与熔丝区。然后，移除焊垫上的第一保护层，以形成焊垫开口。之后，进行第二检测步骤。
依照本发明实施例所述的半导体结构的工艺方法，上述的第一保护层的厚度例如介于500～1000之间。
依照本发明实施例所述的半导体结构的工艺方法，上述的第一保护层的材质例如为绝缘材料。
依照本发明实施例所述的半导体结构的工艺方法，上述的第一检测步骤例如为电性检测步骤。
依照本发明实施例所述的半导体结构的工艺方法，上述的电性检测步骤例如为晶片接受度测试。
依照本发明实施例所述的半导体结构的工艺方法，上述的第二检测步骤例如为第一良率检测步骤。
依照本发明实施例所述的半导体结构的工艺方法，还可以于第一良率检测步骤之后，进行激光修补步骤以及进行第二良率检测步骤。
依照本发明实施例所述的半导体结构的工艺方法，还可以于第一检测步骤之前，于衬底上形成第二保护层，且暴露出焊垫与熔丝结构。
本发明的半导体结构因为于衬底上配置一层保护层，并同时覆盖焊垫及熔丝结构，因此可以避免暴露出焊垫，以防止焊垫因外界的湿气而氧化。此外，对于熔丝结构上的保护层的厚度也更容易控制，而可以达到最佳的激光修补效果。另外，本发明的半导体结构于工艺中，因为不需要分别于焊垫区及熔丝区形成二个不同的开口，所以不用进行二次蚀刻工艺，即不需使用二道光掩模，故可以节省生产成本以及工艺时间。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下。
附图说明
图1为现有一种半导体结构进行封装前的剖面示意图；
图2A为依照本发明实施例所绘示的半导体结构的剖面示意图；
图2B为依照本发明实施例所绘示的半导体结构的剖面示意图；
图3A至图3C为依照本发明一实施例所绘示的半导体结构的工艺方法的流程剖面图；
图4A至图4C为依照本发明另一实施例所绘示的半导体结构的工艺方法的流程剖面图。
主要元件符号说明
20a、20b：半导体结构
100、200：衬底
101、201：焊垫区
102、202：焊垫
103、203：熔丝区
104、204：熔丝结构
106、206、207：保护层
108、110、208、210：开口
209：焊垫开口
具体实施方式
图2A为依照本发明一实施例所绘示的半导体结构的剖面示意图。请参照图2A，半导体结构20a包括衬底200、焊垫202、熔丝结构204与保护层206。衬底200具有焊垫区201与熔丝区203。焊垫202配置于焊垫区201的衬底200中，焊垫202的材质例如为铜。熔丝结构204配置于熔丝区203的衬底200中，熔丝结构204的材质例如为铜。保护层206配置于衬底200上，覆盖焊垫区201与熔丝区203。保护层206的厚度例如介于500～1000之间，其材质例如为氧化硅、氮化硅、氮氧化硅或一般熟知的绝缘材料。值得一提的是，当晶片运送至封装厂的过程中，位于焊垫202上的保护层206可以防止焊垫202暴露于外界而遇到湿气产生氧化现象，且当晶片于封装厂进行后续工艺时，只需将焊垫202上的保护层206移除形成焊垫开口即可。另外，位于熔丝结构204上的保护层206则可以作为后续进行激光修补之用。
图2B为依照本发明另一实施例所绘示的半导体结构的剖面示意图。请参照图2B，在本实施例中的半导体结构20b与半导体结构20a的差异在于，半导体结构20b多了一层保护层207配置于衬底200上，且暴露出焊垫202与熔丝结构204，而保护层206则配置于衬底200上，覆盖保护层207、焊垫202与熔丝结构204。保护层207例如为氧化硅层、氮化硅层或由氧化硅层与氮化硅层所组成的复合层，其厚度例如介于4000～5000之间。在本实施例中，因为于衬底200上配置了保护层207，因此熔丝区203在进行激光修补时，保护层207可以防止激光修补过程中所产生的微粒掉落于焊垫区201而对产品的良率造成影响。
以下将以半导体结构20b为例，对晶片在进行封装之前的工艺做说明。
图3A至图3C为依照本发明一实施例所绘示的半导体结构的工艺方法的流程剖面图。首先，请参照图3A，提供衬底200，衬底200具有焊垫区201与熔丝区203，且焊垫区201的衬底20中已形成有焊垫202以及熔丝区203的衬底200中已形成有熔丝结构204。此外，衬底200中还包括有利用一般半导体工艺所完成的金属氧化物半导体晶体管结构、导线或是其他半导体元件(未绘示)。
接着，请参照图3B，于衬底200上形成保护层207。之后，进行蚀刻工艺，以于焊垫区201形成开口208，以及于熔丝区203形成开口210，并暴露出焊垫202与熔丝结构204。值得注意的是，开口208与开口210是于蚀刻工艺中同时形成，因此只需使用一道光掩模，因而节省了工艺时间与生产成本。接着，于焊垫区201进行电性检测步骤，电性检测步骤例如为晶片接受度测试。然后，接着进行第一良率检测步骤。当晶片被检测出有缺陷时，便于熔丝区203进行激光修补步骤，然后再进行第二良率检测步骤，以检测经激光修补后是否仍有缺陷存在。
之后，请参照图3C，于衬底200上形成保护层206，覆盖保护层207、焊垫202与熔丝结构204。然后，再将晶片运送至封装厂进行后续的工艺。由于衬底200上已形成有保护层206覆盖于焊垫202上，因此在晶片的运送过程中，可以避免焊垫202与外界接触而氧化。此外，当保护层206形成后，也可以增加晶片的闲置时间(queue time)，而不必限定于7天内对晶片进行后续的封装工艺。
此外，在另一实施例中，也可以省略形成保护层207的步骤，而于形成焊垫202与熔丝结构204之后，直接进行良率检测，然后再于衬底200上形成保护层206。
图4A至图4C为依照本发明另一实施例所绘示的半导体结构的工艺方法的流程剖面图。首先，请参照图4A，提供衬底200，衬底200具有焊垫区201与熔丝区203，且焊垫区201的衬底200中已形成有焊垫202，而熔丝区203的衬底200中已形成有熔丝结构204。然后，于衬底200上形成保护层207。
接着，请参照图4B，进行蚀刻工艺，以于焊垫区201形成开口208，以及于熔丝区203形成开口210，并暴露出焊垫202与熔丝结构204。然后，于焊垫区201进行电性检测步骤，电性检测步骤例如为晶片接受度测试。然后，于衬底200上形成保护层206，覆盖焊垫区201与熔丝区203。
之后，请参照图4C，将晶片运送至封装厂进行后续的工艺。首先，移除焊垫202上的保护层206，以形成焊垫开口209。然后，于焊垫区201进行第一良率检测步骤。当晶片被检测出有缺陷时，便于熔丝区203进行激光修补步骤，然后再进行第二良率检测步骤，以检测经激光修补后是否仍有缺陷存在。而后，再对晶片进行后续的封装工艺。
同样地，在另一实施例中，也可以省略形成保护层207的步骤，而于形成焊垫202与熔丝结构204之后，直接进行电性检测步骤。
综上所述，本发明的半导体结构因为于衬底上配置一层保护层来覆盖焊垫及熔丝结构，因此可以避免工艺中焊垫暴露于外界而产生氧化，并且可以更容易地控制熔丝结构上的保护层的厚度，以达到最佳的激光修补效果。此外，本发明的半导体结构于工艺中，仅进行一次蚀刻工艺而同时于焊垫区以及熔丝区的保护层中形成开口，因此只需使用一道光掩模，因而节省了生产成本与工艺时间。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的前提下，可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求所界定者为准。

Claims (27)

1.一种半导体结构，包括：
一衬底，该衬底具有一焊垫区与一熔丝区；
一焊垫，配置于该焊垫区的该衬底中；
一熔丝结构，配置于该熔丝区的该衬底中；以及
一保护层，配置于该衬底上，覆盖该焊垫区与该熔丝区。
2.如权利要求1所述的半导体结构，其中该保护层的厚度介于500～1000之间。
3.如权利要求1所述的半导体结构，其中该保护层的材质包括绝缘材料。
4.如权利要求1所述的半导体结构，其中该焊垫的材质包括铜。
5.如权利要求1所述的半导体结构，其中该熔丝结构的材质包括铜。
6.一种半导体结构，包括：
一衬底，该衬底具有一焊垫区与一熔丝区；
一焊垫，配置于该焊垫区的该衬底中；
一熔丝结构，配置于该熔丝区的该衬底中；
一第一保护层，配置于该衬底上，且暴露出该焊垫与该熔丝结构；以及
一第二保护层，配置于该衬底上，覆盖该第一保护层、该焊垫与该熔丝结构。
7.如权利要求6所述的半导体结构，其中该第二保护层的厚度介于500～1000之间。
8.如权利要求6所述的半导体结构，其中该第二保护层的材质包括绝缘材料。
9.如权利要求6所述的半导体结构，其中该第一保护层包括氧化硅层、氮化硅层或由氧化硅层与氮化硅层所组成的复合层。
10.如权利要求6所述的半导体结构，其中该第一保护层的厚度介于4000～5000之间。
11.如权利要求6所述的半导体结构，其中该焊垫的材质包括铜。
12.如权利要求6所述的半导体结构，其中该熔丝结构的材质包括铜。
13.一种半导体结构的工艺方法，包括：
提供一衬底，该衬底具有一焊垫区与一熔丝区，且该焊垫区的该衬底中已形成有一焊垫以及该熔丝区的该衬底中已形成有一熔丝结构；
进行至少一检测步骤；以及
于该衬底上形成一第一保护层，覆盖该焊垫区与该熔丝区。
14.如权利要求13所述的半导体结构的工艺方法，其中该第一保护层的厚度介于500～1000之间。
15.如权利要求13所述的半导体结构的工艺方法，其中该第一保护层的材质包括绝缘材料。
16.如权利要求13所述的半导体结构的工艺方法，其中该至少一检测步骤包括一电性检测步骤或一第一良率检测步骤。
17.如权利要求16所述的半导体结构的工艺方法，其中该电性检测步骤包括晶片接受度测试。
18.如权利要求16所述的半导体结构的工艺方法，还包括于该第一良率检测步骤之后以及形成该第一保护层之前，进行一激光修补步骤以及进行一第二良率检测步骤。
19.如权利要求13所述的半导体结构的工艺方法，还包括于该至少一检测步骤之前，于该衬底上形成一第二保护层，且暴露出该焊垫与该熔丝结构。
20.一种半导体结构的工艺方法，包括：
提供一衬底，该衬底具有一焊垫区与一熔丝区，且该焊垫区的该衬底中已形成有一焊垫以及该熔丝区的该衬底中已形成有一熔丝结构；
进行一第一检测步骤；
于该衬底上形成一第一保护层，覆盖该焊垫区与该熔丝区；
移除该焊垫上的该第一保护层，以形成一焊垫开口；以及
进行一第二检测步骤。
21.如权利要求20所述的半导体结构的工艺方法，其中该第一保护层的厚度介于500～1000之间。
22.如权利要求20所述的半导体结构的工艺方法，其中该第一保护层的材质包括绝缘材料。
23.如权利要求20所述的半导体结构的工艺方法，其中该第一检测步骤包括一电性检测步骤。
24.如权利要求23所述的半导体结构的工艺方法，其中该电性检测步骤包括晶片接受度测试。
25.如权利要求20所述的半导体结构的工艺方法，其中该第二检测步骤包括一第一良率检测步骤。
26.如权利要求25所述的半导体结构的工艺方法，还包括于该第一良率检测步骤之后，进行一激光修补步骤以及进行一第二良率检测步骤。
27.如权利要求20所述的半导体结构的工艺方法，还包括于该第一检测步骤之前，于该衬底上形成一第二保护层，且暴露出该焊垫与该熔丝结构。
CNA2005101297073A 2005-12-01 2005-12-01 半导体结构及其工艺方法 Pending CN1979817A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2005101297073A CN1979817A (zh) 2005-12-01 2005-12-01 半导体结构及其工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2005101297073A CN1979817A (zh) 2005-12-01 2005-12-01 半导体结构及其工艺方法

Publications (1)

Publication Number Publication Date
CN1979817A true CN1979817A (zh) 2007-06-13

Family

ID=38130918

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101297073A Pending CN1979817A (zh) 2005-12-01 2005-12-01 半导体结构及其工艺方法

Country Status (1)

Country Link
CN (1) CN1979817A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263011A (zh) * 2010-05-26 2011-11-30 无锡华润上华半导体有限公司 半导体结构的制造方法
CN103094188A (zh) * 2011-10-31 2013-05-08 北大方正集团有限公司 一种制作芯片上熔丝窗口的方法及熔丝窗口
CN104576603A (zh) * 2013-10-28 2015-04-29 北大方正集团有限公司 一种包含激光熔丝的集成电路及其制造方法
CN104810319A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 晶圆键合的方法
CN108417558A (zh) * 2018-05-10 2018-08-17 上海华虹宏力半导体制造有限公司 熔丝结构及其形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263011A (zh) * 2010-05-26 2011-11-30 无锡华润上华半导体有限公司 半导体结构的制造方法
CN102263011B (zh) * 2010-05-26 2013-04-17 无锡华润上华半导体有限公司 半导体结构的制造方法
CN103094188A (zh) * 2011-10-31 2013-05-08 北大方正集团有限公司 一种制作芯片上熔丝窗口的方法及熔丝窗口
CN103094188B (zh) * 2011-10-31 2015-09-02 北大方正集团有限公司 一种制作芯片上熔丝窗口的方法及熔丝窗口
CN104576603A (zh) * 2013-10-28 2015-04-29 北大方正集团有限公司 一种包含激光熔丝的集成电路及其制造方法
CN104810319A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 晶圆键合的方法
CN108417558A (zh) * 2018-05-10 2018-08-17 上海华虹宏力半导体制造有限公司 熔丝结构及其形成方法

Similar Documents

Publication Publication Date Title
JP5917639B2 (ja) スタックｉｃの静電放電（ｅｓｄ）保護
US20080224277A1 (en) Chip package and method of fabricating the same
CN1979817A (zh) 半导体结构及其工艺方法
CN101866866A (zh) 半导体集成电路器件及其制造方法
JP5578704B2 (ja) 半導体素子搭載用基板及びその製造方法
CN102832180B (zh) 晶片封装体及其形成方法
CN101414613A (zh) 晶片级封装物及制作晶片级封装物的掩模
US6492666B2 (en) Semiconductor wafer with scribe lines having inspection pads formed thereon
CN103855126A (zh) 半导体器件及其制造方法
CN109216178A (zh) 一种硅片级封装划片槽的设计方法
US20130193571A1 (en) Semiconductor package and method and system for fabricating the same
US7727812B2 (en) Singulation method of semiconductor device
CN104167387A (zh) 晶圆级芯片的封装工艺
US20130087891A1 (en) Semiconductor chip and fabricating method thereof
CN106935558A (zh) 晶片封装体及其制造方法
US7410886B2 (en) Method for fabricating protective caps for protecting elements on a wafer surface
CN100444361C (zh) 芯片封装结构
CN109103152B (zh) 一种功率器件及其封装方法
US20060024944A1 (en) Metal pad of semiconductor device and method for bonding the metal pad
CN101106097A (zh) 具保护复合层的半导体元件及其制造方法
CN111312664B (zh) 承载半导体组件的基板结构、半导体晶圆与晶圆制造方法
KR100709454B1 (ko) 반도체 소자의 형성 방법
TWI556333B (zh) 半導體封裝與其製造方法
JPH03132048A (ja) 半導体装置
KR19990043664A (ko) 반도체 소자의 본딩 패드 구조

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication