CN1973174B - 装配半导体元件的方法及其装置 - Google Patents
装配半导体元件的方法及其装置 Download PDFInfo
- Publication number
- CN1973174B CN1973174B CN200580020481.1A CN200580020481A CN1973174B CN 1973174 B CN1973174 B CN 1973174B CN 200580020481 A CN200580020481 A CN 200580020481A CN 1973174 B CN1973174 B CN 1973174B
- Authority
- CN
- China
- Prior art keywords
- pedestal
- semiconductor element
- plate
- alignment features
- flange
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 33
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000000853 adhesive Substances 0.000 claims abstract description 11
- 230000001070 adhesive effect Effects 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000012360 testing method Methods 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims 1
- 238000003825 pressing Methods 0.000 abstract 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 17
- 239000011135 tin Substances 0.000 description 17
- 238000009434 installation Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 10
- 238000003723 Smelting Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000012805 post-processing Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明公开一种装配半导体元件的方法，包括：提供基座(61)；将第一块(52)放置在基座上，其中第一块包括半导体管芯(54)；将第二块(56，58)放置在第一块上；以及在第一块和第二块之间提供粘合剂(60)。该方法还包括：使用第一板对第一块和第二块施加压力以与第二块一起夹紧第一块；以及使用第二板施加热量以重熔粘合剂，其中施加热量与施加压力同时执行。
Description
技术领域
本发明一般地涉及形成半导体元件，尤其涉及将半导体元件的各个部分装配在一起。
背景技术
为了封装半导体管芯(die)，半导体管芯连接到头部。头部通过装配至少下面所述来形成：1)具有引线的窗框，以及2)凸缘以支撑半导体管芯。焊锡将窗框连接到凸缘。为了形成头部，操作员手工地将器件对准在一起然后将它们放在平坦的传送带上通过熔炉，这通常花费大约五十分钟。熔炉加热焊锡以将窗框连接到凸缘。另外，可以施加压力以形成连接。
通过使用熔炉处理，作为结果的头部不符合要求地平坦，导致不良的热耗散。有时，窗框因来自熔炉处理期间施加的压力在封装上的机械应力而破裂。破裂可能在随后形成的封装上形成缺陷密封。另外，该处理是耗时的。因此，存在对形成头部的处理的需求，该处理减少周期时间，产生具有改进热耗散的头部，并且减少窗框破裂。
发明内容
根据本发明的一个方面，提供一种装配半导体元件的方法，该方法包括以下步骤：提供基座；将第一块放置在基座上，其中第一块包括半导体管芯；将第二块放置在第一块上；在第一块和第二块之间提供粘合剂；使用第一板对第一块和第二块施加压力以与第二块一起夹紧第一块；以及使用第二板施加热量以重熔粘合剂，其中施加热量与施加压力同时执行。
根据本发明的另一个方面，提供一种装配半导体元件的方法，该方法包括以下步骤：提供第一弯曲基座；将第一块放置在第一弯曲基座上，其中第一块包括第一半导体管芯；将第二块放置在第一块上；在第一块和第二块之间提供粘合剂；使用第一板对第一块和第二块施加压力以与第二块一起夹紧第一块；以及使用第二板施加热量以重熔粘合剂并且形成试验半导体元件，其中施加热量与施加压力同时执行；测量试验半导体元件的外形；将试验半导体元件的外形与预先确定的外形相比较；选择第二弯曲基座，其中第二弯曲基座具有与第一弯曲基座不同的曲率；以及提供第二弯曲基座。
附图说明
本发明通过实例来说明并且不受附加附图所限制，其中类似的参考表示类似的单元。
图1说明根据本发明实施方案用来装配多块半导体元件的工具；
图2说明根据本发明实施方案半导体元件的自顶向下视图；
图3说明根据本发明实施方案装配之前图2的半导体元件的对准部分以及部分为装配而放置于其上的基座；
图4说明根据本发明实施方案另一种半导体元件的自顶向下视图；
图5说明根据本发明实施方案可以与图1的工具一起使用的对准系统的底视图；以及
图6说明根据本发明实施方案选择基座的流程图。
本领域的技术人员应当理解，图中的单元为了简单清楚而说明，不一定按比例绘制。例如，图中一些单元的尺寸可以相对于其他单元而放大以帮助促进本发明实施方案的理解。
具体实施方式
工具10可以用来装配多块半导体器件或元件。在一种实施方案中，该块包括绝缘材料，其在一种实施方案中是窗框，以及凸缘。窗框可能包括引线或者可以使用具有引线的另外块。如图2-4中所示，凸缘52支撑半导体管芯54，以及在一种实施方案中，具有引线58的窗框56经由焊锡(solder)60连接到凸缘。(任意数目的半导体管芯，例如零个、一个、两个、三个等可以存在于凸缘52上。两个半导体管芯54在图中为了说明而显示)。引线58在随后处理期间，在一种实施方案中，通过丝焊电连接到半导体管芯54。每个半导体管芯54连接到引线58的两个(彼此位于窗框56相对侧的一组引线)。凸缘52、窗框56以及引线58的组合形成头部，其在随后处理期间用作基板或安装板以封装半导体管芯54。凸缘52，如图2和3中所示，可以包括功能部件(feature)例如凹口53，其在随后处理期间可以期望保持将凸缘和随后形成的头部连接到面板或配对连接器。另外，凸缘52在随后处理期间散热。类似地，窗框56也可以用来在随后处理期间将头部连接到面板或配对连接器。工具10以及可以结合工具10使用的半导体元件的理解将在参考附图之后更好地理解。
图1中的工具10可以用来通过装配窗框56、焊锡60、凸缘52和引线58来形成头部，如果它们是与窗框56分离的块的部分。工具10通过施加压力将多块夹在一起并且通过施加热量熔化焊锡60。因此，工具10同时夹紧并重熔焊锡以形成具有半导体管芯54的头部。在一种实施方案中，压力施加到窗框56位于顶部的堆的顶部并且热量施加到凸缘52位于底部的堆的底部。
支撑整个工具10并且将框18连接到对准系统31和工具10的其他部分的是基座12，其可以由任何适当材料，例如金属或塑料制成。在一种实施方案中，基座位于地板上。
虽然如图1中所示的工具建立以装配两个半导体元件，可以修改工具10以装配仅一个或多于两个半导体元件。半导体器件位于基座上并且通过使用工具10装配各个块而变成头部。在图1中，单元26包括具有半导体管芯的第一器件和第一基座(第一器件和基座)，并且单元28包括具有半导体管芯的第二器件和第二基座(第二器件和基座)。器件和基座26和28位于在加热板20中形成的腔24和26中。第一器件和基座26位于第一腔24中，并且第二器件和基座28位于腔26中。在一种实施方案中，器件和基座的顶部与腔和加热板20的顶部共面。加热板20可以是任何导电材料，例如金属(例如铝)，或者可以是陶瓷加热元件。加热板20位于框18内以提供支撑。加热板20下面(并且在图1中不可见)是在装配过程中使用的加热器。
气体流入框18中以在装配过程中提供气体到工具10。进气管14和出气管15连接到气体源16并且经由框18连接到工具10。但是，技术人员应当认识到，气体可以其他方法提供到工具10和从工具10去除。在一种实施方案中，提供的气体是惰性气体或合成气体，例如N2H2或Ar。气体用来在器件周围形成惰性气氛并且消除可能引起焊锡氧化的任何存在或氧气。
对准系统31包括具有对准功能部件34，36，38和40的对准头部或板32。对准功能部件34和36接触图2中凸缘52和位置70。对准功能部件38如图4中在位置72接触凸缘52，如果凸缘不具有安装功能部件。如果凸缘具有安装功能部件51，那么对准功能部件40将接触安装功能部件51之间的凹口53，如图2中所示。如果半导体器件具有安装功能部件51，那么对准功能部件38的存在将不会影响装配，因此对准功能部件38不需要去除。但是，如果器件不具有安装功能部件51，那么对准功能部件40应当去除，使得它们不会不期望地横断器件。对准功能部件40可以手工地或者通过机器去除。例如，它们可以用手从板32中旋出螺丝而拆卸。
对准功能部件34和36显示比对准功能部件38大，对准功能部件38绘制得比对准功能部件40大；但是，这不是必需的。任何大小可以与少许限制一起使用。首先，对准功能部件40应当具有比凹口53的尺寸小的尺寸以使得它们能够装配到凹口53内而不损坏安装功能部件51。第二，对准功能部件34和36不应当具有将损坏引线58的尺寸。第三，所有对准功能部件的大小必须是这样的，使得它们可以与其他对准功能部件一起在板32上它们的期望位置中形成。换句话说，尺寸不能这样以占据存在的其他对准功能部件的空间。
对准板32不仅用来对准功能部件而且施加压力以形成头部。如上所述，对准功能部件都接触头部的周边的一部分。因为器件位于腔内，对准板32可以向下移动直到它与器件接触并且对准特征部件可以伸出到腔内。力经由连接到夹板46的夹紧机构44施加到对准板32。夹板46将经由基座12内的电机(没有显示)和夹紧机构44向下移动到对准板32上，其中夹紧机构44可能是金属杆，导线或弹簧位于杆外部。来自夹板46的力经由对准板32分布到器件。压力测量器50，例如度盘式指示器、应变计、压力传感器或计算机确定施加的力的量，优选地，将其显示给工具10的使用者。
图2中说明的是可以使用图1中的工具10装配的器件28的一种实施方案。器件28包括具有安装功能部件51的凸缘52、具有在凸缘52上形成的引线58的窗框56以及位于凸缘52上的半导体管芯54。在该实施方案中，图2中所示，两个半导体管芯54在凸缘52的主体部分(也就是除安装功能部件51之外的凸缘的任何部分)上形成。半导体管芯54已经作为圆片的一部分在除尘室环境中经历前端处理以形成晶体管、其他器件、互连等。半导体管芯已经从圆片独立以形成管芯。用来形成半导体管芯54的处理是不重要的，因为可以使用任何处理。半导体管芯54例如使用焊锡、环氧树脂或胶带粘结到凸缘52。
凸缘52可以是任何适当的材料，例如铜或铜合金。如图2中所示，凸缘52具有位于凸缘52短边上的安装功能部件51。安装功能部件51由凹口53彼此分离，凹口53可以是任何形状，例如如图2中所示圆形的一部分。窗框56是任何绝缘材料，例如聚四氟乙烯(PTFE)或Al2O3，并且可能包括或可能不包括引线58。引线58可以由导电材料例如铜或铜合金制成。如果窗框56不包括引线58，那么包括引线的另一块将存在。购买窗框56和具有引线的单独块可能是期望的，因为这可能比购买制造好的具有引线58的窗框56更节省成本。当装配时，引线58扩展经过凸缘51的长边。窗框56的短边不重叠凹口53，代替地，全部窗框，除了大部分引线58，直接位于凸缘51上。此外，窗框56在其中心具有孔以暴露半导体管芯54和凸缘52的部分。另外，凸缘52的安装功能部件51被暴露，当窗框56存在时。
图3中说明的是如果位于彼此上面它们将如何对准的器件28的单独块的视图以帮助读者理解。换句话说，这些块为了讲授的目的而彼此分离。已经附加有半导体管芯54的凸缘52位于基座61上。在一种实施方案中，基座61是弯曲的。基座61的期望曲率将取决于形成的器件28。在一种实施方案中，使用具有大约10mil凹面至大约10mil凸面的曲率范围的基座。如图3中所示，期望弯曲部分是凹面并且与凸缘52接触的弯曲基座。通过具有凹面弯曲基座，可以控制形成的器件的曲率。在一种实施方案中，头部具有大约10mil凹面至大约10mil凸面的曲率范围。通过具有弯曲而不完全平坦，头部将能够耗散更多热量，减小封装上的机械应力，以及消除可能在封装上形成的密封中产生缺陷的窗框破裂。
基座61的期望曲率将取决于形成的半导体元件。图6说明用于确定适当基座的一种实施方案使用的流程图80。首先，流程80开始81，并且选择82具有曲率的基座。曲率可能是零使得基座根本不弯曲。接下来，头部使用基座形成84。头部的外形被测量86并且与预先确定的外形比较88。预先确定的外形可能根据热耗散估计和有限模拟或客户规格确定。如果外形匹配(在预先确定容差内)，那么流程完成89。但是如果头部的外形与预先确定的外形不够接近，那么选择新的基座，形成新的头部，以及新头部的外形被测量并且与预先确定的外形比较。换句话说，如果头部的外形没有如期望的，那么处理82，84，86和88重复。
位于凸缘52上的是焊锡60。在一种实施方案中，焊锡60是在低温，例如大约280至大约350摄氏度下使用的预成型焊料。在另一种实施方案中，焊锡60是在高达大约850摄氏度的较高温度下使用的铜焊。焊锡60可以是任何适当材料，例如锡铅组成物或无铅材料(例如锡银组成物)。位于焊锡60上的是绝缘材料56。在一种实施方案中，绝缘材料56是金属喷镀位于顶面和底面上的陶瓷或有机材料。金属喷镀可以是任何可焊材料，例如Ni。在一种实施方案中，绝缘材料56称作窗框。图3中所示的窗框具有引线58。在随后的丝焊处理期间，引线58经由丝焊电连接到半导体管芯54。如果窗框不包括引线58，那么另外的块可能包括引线58。在该实施方案中，具有引线的块将位于窗框上，焊锡位于其间。具有引线的块在一种实施方案中使用图1中的工具10与窗框到凸缘52的连接同时地连接到窗框。
图4说明备选半导体元件26。半导体元件26不像图2中的半导体元件28一样包括安装特征部件51。因为缺少安装功能部件51，使用图5中与对准功能部件40相对的对准功能部件38。如图5中所示，在一种实施方案中，对准功能部件38比对准功能部件40彼此相隔更远，因为半导体元件26的长度长于图5中半导体元件28的凹口53之间的距离。但是，半导体元件26的长度可以是任何尺寸，甚至比图5中半导体元件28的凹口53之间的距离短的长度。如图4中所示，对准凹口38沿着半导体元件26的周边接触位置72。在图4中，对准凹口38接触凸缘51的短边。可以使用除了图2和4中所示之外半导体元件的任何其他配置。
图5说明对准板32上对准功能部件34，36，38和40的一种配置；其他配置可以使用。如先前讨论的，某些对准功能部件与器件的某个部分对准。图5中左边的配置100最适合于图4中所示的器件26，因为仅对准功能部件34和38存在。图5中右边的配置110最适合于图2的器件28，因为配置具有可以与器件28的凹口53对准的对准功能部件40。因此，如果对准板32上右边的配置110与图2的器件28一起使用，对准功能部件38将不使用，仅对准功能部件40和36将被使用。对准功能部件的设计允许器件上选择性点上的对准和压力施加以在需要的地方实现压力。
此刻应当理解，已经提供一种经由焊锡的加热机械连接和化学连接多块以形成头部，从而允许半导体管芯的随后封装处理的工具。这产生比通过使用常规熔炉形成的那些更可靠的器件。另外，周期时间改进。已经显示，当使用工具10代替具有石墨夹具的常规熔炉处理时，周期时间可以从大约50分钟减少至大约2分钟。此外，工具10的使用减少进行处理所必需的操作员的数目(工具10仅需要一人，然而运转熔炉可能使用四人)；减小形成头部的装置所需的平方英尺(如果装备以如图1中所示形成两个块，与可能大约100平方英尺大小的工具10相比较，熔炉可能大约400平方英尺大小)；减少气体需求量(与熔炉使用的大约620SCFH气体相比较，大约10SCFH气体)；以及减少所需的电量(工具10大约0.5KW而熔炉大约15KW)。这些减少导致降低的制造成本。
改进的周期时间可以至少部分地归因于当使用熔炉时达到焊锡的峰值和重熔温度花费的时间比使用工具10花费的时间更长的事实。在一种实施方案中，熔炉可能花费大约30分钟达到重熔区，当峰值温度为大约330摄氏度，重熔温度为大约280摄氏度，并且夹持压力为大约8磅时。
在前述说明书中，本发明已经参考具体实施方案而描述。但是，本领域技术人员应当理解，可以进行各种修改和改变而不背离下面权利要求中陈述的本发明的范围。讨论的方法和装置可以用来形成任何类型的封装。例如，该方法和装置可以用来形成气腔封装，其中管芯连接到散热片，然后执行高温铜焊以将陶瓷环和引线连接到散热片。因此，说明书和图认为在说明而不是限制的意义上，并且所有这种修改打算包括在本发明的范围内。配置工具10使得工具10可以自动地运行消除材料处理可能是期望的。
而且，说明书中和权利要求中的术语“前”，“后”，“顶”，“底”，“上”，“下”等，如果存在的话，用于描述的目的而不一定用于描述永久相对位置。应当理解，如此使用的术语在适当情况下可互换，使得这里描述的本发明的实施方案例如能够在除了这里说明或另外描述的那些之外的其他方向上操作。
已经针对具体实施方案在上面描述了本发明的好处、其他优点和问题解决方案。但是，可能使得任何好处、优点或解决方案出现或变得更明显的好处、优点、问题解决方案和任何要素不解释为任何或全部权利要求的关键、必需或重要特征或要素。如这里使用的，术语“包括”、“包含”或其任何其他变体打算覆盖非独占包含，使得包括一系列要素的处理、方法、物品或装置不仅包括那些要素，而且可能包括没有明显列出或这种处理、方法、物品或装置固有的其他要素。如这里使用的，术语“一个”或“一个”定义为一个或多于一个。如这里使用的，术语“多个”定义为两个或多于两个。如这里使用的，术语另一个定义为至少第二个或更多。如这里使用的，术语“连接”定义为连接，虽然不一定直接连接，以及不一定机械地连接。
Claims (9)
1.一种装配半导体元件的方法，该方法包括以下步骤：
提供基座；
将第一块放置在基座上，其中第一块包括半导体管芯；
将第二块放置在第一块上；
在第一块和第二块之间提供粘合剂；
使用第一板对第一块和第二块施加压力以夹紧第一块与第二块；以及
使用第二板施加热量以使粘合剂重熔，其中施加热量与施加压力同时执行。
2.根据权利要求1的方法，还包括：
使用对准功能部件将第一块与第二块对准，其中对准功能部件是第一板的一部分。
3.根据权利要求1的方法，还包括：
使用对准功能部件将第一块与第二块对准，其中对准功能部件是第一块的一部分。
4.根据权利要求1的方法，其中提供基座的步骤包括提供弯曲基座。
5.根据权利要求1的方法，其中第二块还包括引线。
6.根据权利要求1的方法，其中
使用第一板施加压力的步骤还包括从第二块的顶部施加压力；以及
使用第二板施加热量的步骤还包括从第一块的底部施加热量。
7.根据权利要求1的方法，还包括将第三块放置在第一块上的步骤，其中第三块包括引线。
8.一种装配半导体元件的方法，该方法包括以下步骤：
提供第一弯曲基座；
将第一块放置在第一弯曲基座上，其中第一块包括第一半导体管芯；
将第二块放置在第一块上；
在第一块和第二块之间提供粘合剂；
使用第一板对第一块和第二块施加压力以夹紧第一块与第二块；以及
使用第二板施加热量以使粘合剂重熔并且形成试验半导体元件，其中施加热量与施加压力同时执行；
测量试验半导体元件的外形；
将试验半导体元件的外形与预先确定的外形相比较；
选择第二弯曲基座，其中第二弯曲基座具有与第一弯曲基座不同的曲率；以及
提供第二弯曲基座。
9.根据权利要求8的方法，其中
其中第一块还包括凸缘；
第二块包括绝缘体；以及
所述粘合剂还包括预成型焊料。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/891,648 | 2004-07-15 | ||
| US10/891,648 US7101736B2 (en) | 2004-07-15 | 2004-07-15 | Method of assembling a semiconductor component and apparatus therefor |
| PCT/US2005/018863 WO2006019460A2 (en) | 2004-07-15 | 2005-05-27 | Method of assembling a semiconductor component and apparatus therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1973174A CN1973174A (zh) | 2007-05-30 |
| CN1973174B true CN1973174B (zh) | 2011-04-20 |
Family
ID=35599987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200580020481.1A Expired - Fee Related CN1973174B (zh) | 2004-07-15 | 2005-05-27 | 装配半导体元件的方法及其装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7101736B2 (zh) |
| JP (1) | JP4833972B2 (zh) |
| CN (1) | CN1973174B (zh) |
| WO (1) | WO2006019460A2 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090309199A1 (en) * | 2008-06-12 | 2009-12-17 | Keith Richard Barkley | Chip package for semiconductor devices |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5509464A (en) * | 1993-07-30 | 1996-04-23 | Applied Materials, Inc. | Method and apparatus for cooling rectangular substrates |
| CN1230773A (zh) * | 1998-04-02 | 1999-10-06 | 三星电子株式会社 | 管芯接合装置 |
| US6204090B1 (en) * | 1997-12-05 | 2001-03-20 | The Charles Stark Draper Laboratory, Inc. | Method for attaching a die to a carrier utilizing an electrically nonconductive layer |
| US6534859B1 (en) * | 2002-04-05 | 2003-03-18 | St. Assembly Test Services Ltd. | Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854085A (en) * | 1992-06-04 | 1998-12-29 | Lsi Logic Corporation | Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same |
| JPH07249705A (ja) * | 1994-03-09 | 1995-09-26 | Fujitsu Ltd | 電子デバイスのキャップ封止装置 |
| US5535515A (en) * | 1995-03-13 | 1996-07-16 | Jacoby; John | Method of manufacturing a stress-free heatsink assembly |
| US5877555A (en) * | 1996-12-20 | 1999-03-02 | Ericsson, Inc. | Direct contact die attach |
| US6028365A (en) * | 1998-03-30 | 2000-02-22 | Micron Technology, Inc. | Integrated circuit package and method of fabrication |
| US6261868B1 (en) * | 1999-04-02 | 2001-07-17 | Motorola, Inc. | Semiconductor component and method for manufacturing the semiconductor component |
| US6462413B1 (en) | 1999-07-22 | 2002-10-08 | Polese Company, Inc. | LDMOS transistor heatsink package assembly and manufacturing method |
| US6534839B1 (en) * | 1999-12-23 | 2003-03-18 | Texas Instruments Incorporated | Nanomechanical switches and circuits |
| US6351032B1 (en) * | 2000-01-20 | 2002-02-26 | National Semiconductor Corporation | Method and structure for heatspreader attachment in high thermal performance IC packages |
| JP2001351999A (ja) * | 2000-06-09 | 2001-12-21 | Seiko Epson Corp | パッケージ形成方法及び装置 |
| US6576494B1 (en) * | 2000-06-28 | 2003-06-10 | Micron Technology, Inc. | Recessed encapsulated microelectronic devices and methods for formation |
| US6741470B2 (en) * | 2001-06-01 | 2004-05-25 | Intel Corporation | Reusable thermal solution attachment mechanism and methods of using same |
| JP3984107B2 (ja) * | 2002-06-07 | 2007-10-03 | 株式会社住友金属エレクトロデバイス | 高周波用半導体素子収納用パッケージの製造方法 |
-
2004
- 2004-07-15 US US10/891,648 patent/US7101736B2/en not_active Expired - Lifetime
-
2005
- 2005-05-27 JP JP2007521469A patent/JP4833972B2/ja not_active Expired - Fee Related
- 2005-05-27 WO PCT/US2005/018863 patent/WO2006019460A2/en active Application Filing
- 2005-05-27 CN CN200580020481.1A patent/CN1973174B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5509464A (en) * | 1993-07-30 | 1996-04-23 | Applied Materials, Inc. | Method and apparatus for cooling rectangular substrates |
| US6204090B1 (en) * | 1997-12-05 | 2001-03-20 | The Charles Stark Draper Laboratory, Inc. | Method for attaching a die to a carrier utilizing an electrically nonconductive layer |
| CN1230773A (zh) * | 1998-04-02 | 1999-10-06 | 三星电子株式会社 | 管芯接合装置 |
| US6534859B1 (en) * | 2002-04-05 | 2003-03-18 | St. Assembly Test Services Ltd. | Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060014325A1 (en) | 2006-01-19 |
| WO2006019460A3 (en) | 2006-09-14 |
| US7101736B2 (en) | 2006-09-05 |
| JP4833972B2 (ja) | 2011-12-07 |
| JP2008507132A (ja) | 2008-03-06 |
| CN1973174A (zh) | 2007-05-30 |
| WO2006019460A2 (en) | 2006-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11374373B2 (en) | Press-fit pin for semiconductor packages and related methods | |
| US10297535B2 (en) | Die package component with jumper structure and manufacturing method thereof | |
| JPH03154364A (ja) | カプセル封止方法および装置 | |
| TW202232674A (zh) | 功率模塊及其製造方法 | |
| CN1973174B (zh) | 装配半导体元件的方法及其装置 | |
| CN101978491B (zh) | 用于阻遏引线脚变形的半导体芯片封装组装方法及设备 | |
| JPH0645409A (ja) | ワイヤーボンディング方法及びその装置 | |
| JP2009260379A (ja) | ボンディング装置およびそれを用いたボンディング方法 | |
| CN212917962U (zh) | 嵌套辐射单元用定位工装 | |
| US20070094867A1 (en) | Bond Surface Conditioning System for Improved Bondability | |
| JP4385895B2 (ja) | ボンディング装置 | |
| JP2006287001A (ja) | 太陽電池装置、及び太陽電池装置の製造方法 | |
| JPS63283054A (ja) | ピン保持部付リードフレームの製造方法 | |
| JP4463218B2 (ja) | 電子部品の加圧接続装置及び加圧接続方法 | |
| JP4323419B2 (ja) | 熱圧着ツール及び熱圧着装置 | |
| CN111496337A (zh) | 嵌套辐射单元用定位夹具及嵌套辐射单元的焊接方法 | |
| JP3361583B2 (ja) | 半導体素子接続方法 | |
| JPH07312377A (ja) | 半導体チップの実装方法と実装装置 | |
| JP4579658B2 (ja) | 被実装部材の実装装置及び実装方法 | |
| JP2006236896A (ja) | 接続端子およびこれを備えた電気ヒーター | |
| JP5108427B2 (ja) | 電子部品の実装装置及び実装方法 | |
| JPH0580099A (ja) | 端子接続型電源装置の検査治具 | |
| JPH1092869A (ja) | 電子部品実装方法及びその装置 | |
| JP2008251252A (ja) | ケーブル接続装置 | |
| JP2008135704A (ja) | 電子デバイスの製造方法及びその製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Texas in the United States Patentee after: NXP America Co Ltd Address before: Texas in the United States Patentee before: Fisical Semiconductor Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110420 Termination date: 20190527 |