CN1949126A - 一种查表电路 - Google Patents

一种查表电路 Download PDF

Info

Publication number
CN1949126A
CN1949126A CNA2006101400331A CN200610140033A CN1949126A CN 1949126 A CN1949126 A CN 1949126A CN A2006101400331 A CNA2006101400331 A CN A2006101400331A CN 200610140033 A CN200610140033 A CN 200610140033A CN 1949126 A CN1949126 A CN 1949126A
Authority
CN
China
Prior art keywords
circuit
value
order
selection signal
internal memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101400331A
Other languages
English (en)
Other versions
CN100414475C (zh
Inventor
李政鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aten International Co Ltd
Original Assignee
Aten International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aten International Co Ltd filed Critical Aten International Co Ltd
Publication of CN1949126A publication Critical patent/CN1949126A/zh
Application granted granted Critical
Publication of CN100414475C publication Critical patent/CN100414475C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Image Analysis (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明提供一查表电路，可同时接收多个输入值的查询以输出多个对应的输出值，本发明的查表电路架构包含多个比较器、多个选择电路与储存于一内存中的至少一个结果值表，此结果值表记录有某一函数的应变量值。本发明的查表电路可同时接收多个输入值，每一个选择电路会根据所接收的输入值产生一对应的选择信号。这些选择信号被送至比较器，藉以输出对应的输出值。

Description

一种查表电路
技术领域
本发明涉及一种查表电路，特别是有关于一种可同时查询多个输出值的查表电路。
背景技术
查表电路被使用在各种领域中，用以取代需进行重复运算的部分。例如，使用在许多计算机的相关领域中，用以进行影像处理、模拟或数字信号处理的计算，借以将所输入的一函数转换成另一函数输出。
一般，在进行一查表法时，会先内建一储存有特定函数运算结果值的表，而于其后进行此特定函数的运算时，即可利用一查表电路，从此内建表中取出对应的运算结果值。如此，可将原本多个重复电路的架构以一个查表电路搭配一结果值表来加以实现，因此可大幅缩减电路面积。
然而，使用传统的查表电路进行查表一次仅能取得表中的一单一结果值。换言之，若对同一函数进行重复计算，亟需对同一张表进行重复查询其对应的结果值，而后再将所有查询的结果进行后续计算。如此查表电路的设计，在重复查表上会耗费大量时间。
因此，急需有一种能解决上述问题且能进行高速查表的查表电路。
发明内容
鉴于传统的查表电路无法提供多个自变量同时进行查询，造成处理效果不好。为解决上述问题，本发明的主要目的就是在提供一种能让多个输入值一起同时进行查询，来同时获得多个计算结果值的查表电路。
本发明的另一目的是在提供一种可同时进行多个变量值的查表电路。
根据上述的目的，本发明提出了一种查表电路，用以同时接收超过一个的输入值并产生多个输出值，其中，所述查表电路包括：
一内存，储存有至少一数值表，所述数值表用以记录所述多个输出值；
多个选择电路，其中所述选择电路接收所述输入值，并根据每一所述输入值分别产生对应的选择信号；以及
多个比较器，其中每一所述比较器耦接所述内存以及一对应的选择电路，并根据所述对应选择电路所传送出的选择信号，输出一对应的输出值。
上述的电路，其中，每一所述选择电路至少包含一译码电路。
为实现上述目的，本发明还提出了一种查表电路，其中，包括：
至少一内存，储存有至少一数值表，所述数值表记录有一函数的多个应变量值，用以提供多个自变量值同时进行查询并输出多个对应的应变量值；
多个译码电路，用以接收所述多个自变量值，其中每一所述译码电路可根据所接收的所述自变量值来产生对应的选择信号；以及
多个比较器，其中每一所述比较器耦接所述内存以及一对应的所述译码电路，并根据所述对应译码电路所传送出的选择信号，输出一对应的所述应变量值。
上述的电路，其中，每一所述比较器包含有多个多任务器，而每一多任务器用以接收一对应的应变量。
上述的电路，其中，所述多任务器由所述选择信号进行切换。
为实现上述目的，本发明还提出了一种查表电路，用以搜寻一数值表，其特征在于，所述数值表储存于一内存中，且记录有一函数的多个应变量值，包括：
多个选择电路，用以接收所述函数的多个自变量值，并根据所接收的自变量值来分别产生对应的选择信号；以及
多个比较器，耦接所述内存以及所述选择电路，并根据所述选择电路所传送出的选择信号输出对应的所述应变量值。
上述的电路，其中，每一所述选择电路至少包含一译码电路。
上述的电路，其中，每一所述比较器包含有多个多任务器，而每一多任务器用以接收一对应的应变量。
上述的电路，其中，所述多任务器由所述选择信号进行切换。
为实现上述目的，本发明还提出了一种查表电路，其中，包括：
至少一内存，用以储存两数值表，其中所述两数值表分别记录有两不同函数的多个应变量值；
多个选择电路，用以接收所述两函数的多个自变量值，并根据所接收的自变量值来分别产生对应的选择信号；以及
多个比较器，分别耦接所述内存以及所述选择电路，并根据所述选择电路所传送出的选择信号分别输出所述两函数对应的应变量值。
上述的电路，其中，每一所述选择电路至少包含一译码电路。
上述的电路，其中，每一所述比较器包含有多个多任务器，而每一多任务器用以接收分属所述两函数的应变量。
上述的电路，其中，所述多任务器由所述选择信号进行切换。
综上所言，本发明的查表电路架构包含多个比较器、多个选择电路与至少一个储存于一内存中的结果值表。此结果值表用来记录一特定函数的应变量值。根据本发明的架构，多个自变量(Xn)可同时输入至本发明的查表电路中。选择电路根据所接收的自变量值来产生选择信号，而所产生的选择信号会被送至比较器，藉以使得比较器输出对应的应变量值。本发明的查表电路可同时处理多个自变量的搜寻要求，因此，可大幅缩减所要求的处理时间，增加处理速度。
附图说明
图1为根据本发明一实施例的查表电路架构示意图；
图2为本发明所使用比较器的一概略示意图；
图3为根据本发明另一实施例的查表电路架构示意图。
其中，附图标记：
100      查表电路              101    第一比较器
102      第二比较器            104    函数计算结果值表
105      内存                  106    第一选择电路
107      第二选择电路          108    第一选择信号
109      第二选择信号          201    或门
202、203 输入端点              300    查表电路
301、302 结果值表              303    内存
304      第一比较器            305    第二比较器
308      第一选择信号          309    第二选择信号
M1、M2...Mn  多任务器
具体实施方式
如图1所示为本发明的查表电路架构。根据此实施例，此查表电路可提供两自变量值同时查询其对应的应变量值。然而，在其它的实施例中，本发表电路亦可提供超过两个以上的自变量值同时查询其对应的应变量值。
根据此实施例，此查表电路100，包括第一与第二比较器101以及102、一第一选择电路，例如一第一译码电路106、一第二选择电路，例如一第二译码电路107以及一内存105。其中内存105中储存有一记录某一函数应变的数值表104。
以查询下述的特定函数为例：
Y(Xn)＝C×Xn
Y(Xn)为输出的应变数值，亦即欲以本发明查表电路查询的计算结果值，C为常数，而Xn为自变数。对应各个自变量Xn的Y(Xn)值被建立成一结果值表104并预先储存于内存105中。应变量值Y(Xn)储存于内存105中，且循序从地址0储存至地址n-1。
根据此实施例，两自变数(X1和X2)被分别送至第一选择电路106以及第二选择电路107。然后，内存105会根据此自变量值数出对应的应变量值。第一选择电路106会辨识自变量X1的值并送出一第一选择信号108给第一比较器101。第二选择电路107会辨识自变量X2的值并送出一第二选择信号109给第二比较器102。此第一选择信号108可控制第一比较器101，用以从多个应变量值中选择输出对应的应变量值，Y(X1)。第二选择信号109则可控制第二比较器102，用以从多个应变量值中选择输出对应的应变量值，Y(X2)。
根据本发明，多个输入值，亦即自变量(Xn)可被送至此查表电路用以同时且一次搜寻对应的应变量值。因此，处理时间可大幅降低。
如图2所示为使用于本发明中，用以根据控制信号选择输出对应应变量值的比较器概略示意图。根据本发明，每一个比较器包括有多个多任务器M1，M2...Mn以及一个或门201。此或门201可收来自此多个多任务器的输出信号，藉以产生一结果值输出。其中多任务器的数目会等同于应变量值的数目。
每一个多任务器，例如多任务器M1，包括有两个输入端点202和203。一0值被送至多任务器M1的输入端点202。而输入端点203耦接至内存105的一定地址处，藉以使得多任务器M1可接收储存于此地址处的应变量值。例如，第一多任务器用以接收储存于地址0处的应变量值，第二多任务器用以接收储存于地址1处的应变量值，第N多任务器用以接收储存于地址n-1处的应变量值等，依此类推。显示于图1中，根据所接收自变量值所产生的选择信号，则用来切换对应的多任务器选择输出0值或对应的应变量值。
在一实施例中，请同时参阅图1与图2，在两自变量值(X1和X2)被同时输入本发明的查表电路100后，此两自变数值(X1和X2)值会被分别送至第一和第二选择电路106与107以及内存105。然后此第一和第二选择电路106与107会产生两选择信号108和109，并分别送给第一以及第二比较器101以及102，其中选择信号108与自变量值X1有关，而选择信号109与自变量X2有关。因此，在比较器101接收选择信号108后，选择信号108会切换与自变量值X1有关多任务器M1藉以输出应变数值Y(X1)。而其余的多任务器会被选择输出0值。因此，或门201输出应变量值Y(X1)。
类似地，在比较器102接收选择信号109之后，选择信号109会使与自变量值X2有关的多任务器M2切换藉以输出应变量值Y(X2)。而其余的多任务器会被选择输出0值。因此，或门201输出应变量值Y(X2)。依此，多个自变量(Xn)可被送至内存用以同时搜寻应变量值表104，以输出其对应的应变量(Yn)值，因此其查询速度可提升，明显增进查表电路效率，进而提升整个芯片的效能。
值得注意的是，以上所述仅为本发明的一实施例，在其它实施例中，本发明的查表电路亦可搭配多个应变量结果值表，例如Y(Xn)与Z(Xn)，藉以同时进行多个函数值的查寻。图3所示为根据本发明另一实施例的查表电路300架构，以同时查询下述的两特定函数为例：
Y(Xn)＝C×Xn
Z(Xn)＝C×Xn
Y(Xn)和Z(Xn)分别为输出的应变数值，亦即欲以本发明查表电路查询的值，C1以及C2为常数，而Xn为自变数。对应各个自变量Xn的Y(Xn)值被建立成一结果值表301并预先储存于内存303中。对应各个自变量Xn的Z(Xn)值被建立成一结果值表302并预先储存于内存303中。值得注意的是，此两结果值表亦可储存于不同的内存中。
例如，两自变量值(X1和X2)被同时输入本发明的查表电路300，用以分别搜寻结果值表301和302。依此，此两自变量值(X1和X2)值会被送至内存303以及第一和第二选择电路106与107。然后此第一选择电路106会根据自变量值X1产生第一选择信号308。第二选择电路107会根据自变量值X2产生第二选择信号309。其中第一选择信号308用以切换第一比较器304中的一对应多任务器，藉以输出对应的应变量值，Y(X1)和Z(X1)。第二选择信号309用以切换第二比较器305中的一对应多任务器，藉以输出对应的应变量值，Y(X2)和Z(X2)。换句话说，在此实施例中，一自变量值可同时查询两应变量值。因此，可增进搜寻速度以及芯片效能。
在此第二实施例中，比较器304与305的电路结构类似于第一实施例中比较器101与102的电路结构。主要的不同点在于，第2图中多任务器M1的输入端点203被偶接至内存303中的两特定地址，藉以接收分别储存于表301以及302中的两应变量值。因此，当选则信号选择到多任务器M1时，两应变量值，例如Y(X1)和Z(X1)可同时被输出。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的普通技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (13)

1.一种查表电路，用以同时接收超过一个的输入值并产生多个输出值，其特征在于，所述查表电路包括：
一内存，储存有至少一数值表，所述数值表用以记录所述多个输出值；
多个选择电路，其中所述选择电路接收所述输入值，并根据每一所述输入值分别产生对应的选择信号；以及
多个比较器，其中每一所述比较器耦接所述内存以及一对应的选择电路，并根据所述对应选择电路所传送出的选择信号，输出一对应的输出值。
2.根据权利要求1所述的电路，其特征在于，每一所述选择电路至少包含一译码电路。
3.一种查表电路，其特征在于，包括：
至少一内存，储存有至少一数值表，所述数值表记录有一函数的多个应变量值，用以提供多个自变量值同时进行查询并输出多个对应的应变量值；
多个译码电路，用以接收所述多个自变量值，其中每一所述译码电路可根据所接收的所述自变量值来产生对应的选择信号；以及
多个比较器，其中每一所述比较器耦接所述内存以及一对应的所述译码电路，并根据所述对应译码电路所传送出的选择信号，输出一对应的所述应变量值。
4.根据权利要求3所述的电路，其特征在于，每一所述比较器包含有多个多任务器，而每一多任务器用以接收一对应的应变量。
5.根据权利要求4所述的电路，其特征在于，所述多任务器由所述选择信号进行切换。
6.一种查表电路，用以搜寻一数值表，其特征在于，所述数值表储存于一内存中，且记录有一函数的多个应变量值，包括：
多个选择电路，用以接收所述函数的多个自变量值，并根据所接收的自变量值来分别产生对应的选择信号；以及
多个比较器，耦接所述内存以及所述选择电路，并根据所述选择电路所传送出的选择信号输出对应的所述应变量值。
7.根据权利要求6所述的电路，其特征在于，每一所述选择电路至少包含一译码电路。
8.根据权利要求6所述的电路，其特征在于，每一所述比较器包含有多个多任务器，而每一多任务器用以接收一对应的应变量。
9.根据权利要求8所述的电路，其特征在于，所述多任务器由所述选择信号进行切换。
10.一种查表电路，其特征在于，包括：
至少一内存，用以储存两数值表，其中所述两数值表分别记录有两不同函数的多个应变量值；
多个选择电路，用以接收所述两函数的多个自变量值，并根据所接收的自变量值来分别产生对应的选择信号；以及
多个比较器，分别耦接所述内存以及所述选择电路，并根据所述选择电路所传送出的选择信号分别输出所述两函数对应的应变量值。
11.根据权利要求10所述的电路，其特征在于，每一所述选择电路至少包含一译码电路。
12.根据权利要求10所述的电路，其特征在于，每一所述比较器包含有多个多任务器，而每一多任务器用以接收分属所述两函数的应变量。
13.根据权利要求12所述的电路，其特征在于，所述多任务器由所述选择信号进行切换。
CNB2006101400331A 2005-10-11 2006-10-11 一种查表电路 Expired - Fee Related CN100414475C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/246,280 2005-10-11
US11/246,280 US7317329B2 (en) 2005-10-11 2005-10-11 Lookup table circuit

Publications (2)

Publication Number Publication Date
CN1949126A true CN1949126A (zh) 2007-04-18
CN100414475C CN100414475C (zh) 2008-08-27

Family

ID=37947564

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101400331A Expired - Fee Related CN100414475C (zh) 2005-10-11 2006-10-11 一种查表电路

Country Status (3)

Country Link
US (1) US7317329B2 (zh)
CN (1) CN100414475C (zh)
TW (1) TWI318337B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108898216A (zh) * 2018-05-04 2018-11-27 中国科学院计算技术研究所 应用于神经网络的激活处理装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11327923B2 (en) 2019-09-04 2022-05-10 SambaNova Systems, Inc. Sigmoid function in hardware and a reconfigurable data processor including same
US11327717B2 (en) 2019-11-19 2022-05-10 SambaNova Systems, Inc. Look-up table with input offsetting
US11328038B2 (en) 2019-11-25 2022-05-10 SambaNova Systems, Inc. Computational units for batch normalization
US11836629B2 (en) 2020-01-15 2023-12-05 SambaNova Systems, Inc. Computationally efficient softmax loss gradient backpropagation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9702176L (sv) * 1997-06-06 1998-12-07 Ericsson Telefon Ab L M En maskinvarukonstruktion för majoritetsval, samt test och underhåll av majoritetsval
US6477203B1 (en) * 1998-10-30 2002-11-05 Agilent Technologies, Inc. Signal processing distributed arithmetic architecture
US6396302B2 (en) * 1999-02-25 2002-05-28 Xilinx, Inc. Configurable logic element with expander structures
CN2625962Y (zh) * 2003-03-07 2004-07-14 和创科技股份有限公司 以多数导电体检知物体的装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108898216A (zh) * 2018-05-04 2018-11-27 中国科学院计算技术研究所 应用于神经网络的激活处理装置

Also Published As

Publication number Publication date
CN100414475C (zh) 2008-08-27
US20070085513A1 (en) 2007-04-19
TWI318337B (en) 2009-12-11
US7317329B2 (en) 2008-01-08
TW200715093A (en) 2007-04-16

Similar Documents

Publication Publication Date Title
CN1949126A (zh) 一种查表电路
CN1867901A (zh) 用于快速表查找的存储器和功率有效机构
CN101038666A (zh) 一种静止图像缩放装置及其方法
CN1710946A (zh) 一种在数字图像上叠加字符的方法
CN1140148C (zh) 在移动通信系统中执行特博解码的方法
CN1924883A (zh) 一种射频识别系统中多标签冲突的解决方法
CN1334525A (zh) 用于校准的单指令多数据的通用寄存器文件结构
CN1313911C (zh) 用于触控式面板的坐标检测方法及系统
CN1066591C (zh) 半导体电路和半导体器件
CN1578401A (zh) 信号处理装置及其控制方法、以及程序和记录介质
CN1897466A (zh) 平均模拟/数字转换器
CN1124026C (zh) 用于小屏幕的范围产生电路和方法
CN1314202C (zh) 共享运算放大器及应用其的增益电路与模拟/数字转换电路
CN1166067C (zh) 数/模转换方法和数/模转换器
CN1669288A (zh) 通过存储器查找来确定数据关键字与规则的一致性的方法和系统
CN1269140C (zh) 带补救电路的半导体存储装置
CN1913621A (zh) 一种在会议电视系统中实现图像处理的资源调度方法
CN1581695A (zh) 一种端口轮询选择方法
CN102595134B (zh) 一种四通道的之型扫描方法
CN1703090A (zh) 高速多变长码并行解码器
CN110570802A (zh) 数字伽马校正系统及包括该校正系统的显示驱动芯片
CN1377142A (zh) 一种高速解交织的实现方法和装置
CN1173549C (zh) 扫描器的电动机速度控制装置及方法
CN1647030A (zh) 数据处理系统
CN1380753A (zh) 特博码阵列解码器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080827

Termination date: 20211011

CF01 Termination of patent right due to non-payment of annual fee