CN1578401A - 信号处理装置及其控制方法、以及程序和记录介质 - Google Patents
信号处理装置及其控制方法、以及程序和记录介质 Download PDFInfo
- Publication number
- CN1578401A CN1578401A CNA200410071291XA CN200410071291A CN1578401A CN 1578401 A CN1578401 A CN 1578401A CN A200410071291X A CNA200410071291X A CN A200410071291XA CN 200410071291 A CN200410071291 A CN 200410071291A CN 1578401 A CN1578401 A CN 1578401A
- Authority
- CN
- China
- Prior art keywords
- signal processing
- mentioned
- processing circuit
- signal
- multiplication factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Discrete Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Editing Of Facsimile Originals (AREA)
- Image Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
本发明公开了一种信号处理装置,它具有:多个信号处理电路;存储有使上述多个信号处理电路分担包含图像数据的像素数变换处理的多个信号处理并执行的程序的存储电路,所述程序能根据上述像素数变换处理的放大倍数选择通过上述多个信号处理电路中的哪一个执行上述多个信号处理中的一部分的信号处理。
Description
技术领域
本发明涉及信号处理装置及其控制方法、以及程序和记录介质,特别是涉及使信号的译码处理等信号处理至少在2个处理器中分担执行的技术。
背景技术
在组合系统中,大多设计成:使用多个具备适合特定功能的硬件结构和命令的服务器,流水线式地进行一连串的处理。另外,在使其进行多个不同的处理时,各个处理器作为多任务或多线程机构,考虑到成本的因素,多使其具有以任务或线程为单位在多个处理器之间进行横向的调度的功能。
已往,在这样的多任务而且使用多个处理器流水线式地进行处理的系统中,在进行动画编码数据的译码处理时如下进行。在此,作为现有例,对适用于MPEG2动画压缩方法的译码处理进行说明。
图8表示现有的译码处理装置的一个构成例。首先,在适合可变长译码处理的处理器510中,按宏块对通过霍夫曼译码装置500输入的编码数据进行霍夫曼译码,通过预测译码装置501实施DC成分或动态向量的预测译码处理,通过数据交接装置502按宏块从处理器510接收数据并传送给适于一般的图像处理的处理器511。
在适于一般的图像处理的处理器511中,对数据执行逆量子化处理503、逆直交(逆正交)变换处理504及动态补偿处理505,输出最终数据。
但是,一般情况下,与译码处理同时进行扩大缩小处理的方法为人所知。在该扩大缩小处理中,如果是在处理中执行逆直交变换的译码处理,通过在频域内间隔剔除或附加系数、以希望的大小进行逆直交变换变换成空间区域,可以得到良好的画质,与在译码后进行析像度变换时相比,可以节约处理量。
但是,如果在图8所示的译码处理装置中适用上述的译码时的扩大缩小处理,则如图9所示的,处于译码处理的译码处理前阶段的霍夫曼译码处理基本一定,与扩大率没有关系,处于译码处理的后阶段的逆直交变换处理或动态补偿处理根据放大倍数变化。即,在缩小处理时,执行译码处理的前阶段的处理器510的处理变多,在扩大处理时,执行译码处理的后阶段的处理器511的处理变多,处理负荷的平衡变坏,总的处理效率降低。
发明内容
本发明的目的在于:提供一种信号处理装置及其处理方法和其程序及记录介质,该信号处理装置及方法能使多个处理器中的处理负担平衡及/或者降低多个处理器的各自所需要的最大处理能力。
本申请所涉及的第1发明是信号处理装置,该信号处理装置具有:多个信号处理电路;存储有使上述多个信号处理电路分担包含图像数据的像素数变换处理的多个信号处理并执行的程序的存储电路,所述程序能根据上述像素数变换处理的放大倍数选择通过上述多个信号处理电路中的哪一个执行上述多个信号处理中的一部分的信号处理。
在此,存储上述程序的存储电路可以由被称为第1存储电路、第2存储电路的多个存储电路(这些多个存储电路分别被称为副存储电路)构成。此时,上述程序由存储在各个副存储电路的程序构成。另外,存储电路或副存储电路可以与信号处理电路集成在同一半导体基板上。存储电路或上述副存储电路可以与信号处理电路设在同一个封装插件中。另外,在以多个副存储电路构成上述存储电路时,也可以将一部分副存储电路与上述信号电路一起构成集成电路,其他副存储电路不与上述多个信号处理电路集成而作为副存储电路配置。
另外,在此,像素数变换处理的放大倍数可以规定为例如像素数变换前的像素数和像素数变换后的像素数的比率。该比率也可以是不足1的值。此时,像素数变换后的像素数比变换前的像素数还少。另外,所谓能根据放大倍数选择不限定于能根据作为上述比率提供的值选择的构成。例如,采用如下构成:在像素数变换处理时,不是指定比率值本身,而是指定通过间隔剔除处理减少的像素的数目或通过插入处理等增加的像素的数目(在频域内进行这些处理时成为间隔剔除或插入的对象的频率成分的数目)。这样,作为基于某种条件的信号处理结果图像的像素数变化的情况下的能根据其条件选择的构成,也包含在此所说的能根据放大倍数选择的表现。
另外,可以适当地采用上述一部分的信号处理是为了图像数据的扩展处理而进行的信号处理的构成。另外,所谓多个信号处理中的一部分的信号处理,可以是多个信号处理中的一个的信号处理,也可以是多个信号处理中的多个的信号处理。即,成为选择通过哪个信号处理电路执行的对象的信号处理可以是一个也可以是多个。
另外,可以适当地采用上述多个信号处理是通过依次执行该多个信号处理来进行图像数据的扩展处理的多个信号处理的构成。在此,所谓依次执行的多个信号处理包括:某个信号处理、在进行该信号处理后(在此,所谓“进行该信号处理后”并不限定于在该信号处理刚结束后,也包含进一步进行没有包含在在此所说的多个信号处理中的其他信号处理后的情况),对该信号处理的结果得到的信号(包含进一步进行上述其他信号处理的结果得到的信号)应该执行的信号处理。
另外,在上述信号处理装置中,可以适当采用如下构成:上述多个信号处理电路包括:第1信号处理电路、对在该第1信号处理电路中执行信号处理的结果得到的信号,执行上述多个信号处理中的其他信号处理的第2信号处理电路;上述程序具有如下功能:在上述放大倍数大于规定值时,使上述一部分的信号处理由上述第1信号处理电路执行,在上述放大倍数小于规定值时,使上述一部分的信号处理由上述第2信号处理电路执行。
在此,所谓在该第1信号处理电路中执行信号处理的结果得到的信号,不仅指直接从第1信号处理电路输出的信号。也包含对在该第1信号处理电路中执行信号处理的结果得到的信号执行某种其他处理的结果得到的信号。
另外,可以适当地采用如下构成:上述多个信号处理电路包括:第1信号处理电路、对在该第1信号处理电路中执行信号处理的结果得到的信号,执行上述多个信号处理中的其他信号处理的第2信号处理电路;上述程序具有如下功能:在上述放大倍数大于规定值而且不是该规定值时,使上述第1信号处理和第2信号处理由上述第1信号处理电路执行;在上述放大倍数小于规定值而且不是该规定值时,使上述第1信号处理和第2信号处理由上述第2信号处理电路执行;在上述放大倍数等于上述规定值时,使上述第1信号处理由上述第1信号处理电路执行,使上述第2信号处理由上述第2信号处理电路执行。
另外,可以适当地采用如下构成:上述多个信号处理电路包括:第1信号处理电路、对在该第1信号处理电路中执行信号处理的结果得到的信号,执行上述多个信号处理中的其他信号处理的第2信号处理电路;上述程序具有如下功能:在上述放大倍数大于规定值时,使上述第1信号处理和第2信号处理由上述第1信号处理电路执行;在上述放大倍数小于规定值也小于其他规定值时,使上述第1信号处理和第2信号处理由上述第2信号处理电路执行;在上述放大倍数是在上述规定值和上述其他规定值之间的值时,使上述第1信号处理由上述第1信号处理电路执行,使上述第2信号处理由上述第2信号处理电路执行。
另外,可以适当地采用如下构成:上述多个信号处理电路包括:第1信号处理电路、对在该第1信号处理电路中执行信号处理的结果得到的信号,执行上述多个信号处理中的其他信号处理的第2信号处理电路;上述程序能根据上述像素数变换处理的放大倍数来选择是否执行设定用于限定成为上述第2信号处理电路中的信号处理对象的信号的信息的处理。
另外,本申请也包含信号处理装置的发明,该信号处理装置具有:第1信号处理电路、对在该第1信号处理电路中执行信号处理的结果得到的信号,执行上述多个信号处理中的其他信号处理的第2信号处理电路、存储有使上述第1及第2信号处理电路分担并执行包含图像数据的像素数变换处理的多个信号处理的程序的存储电路;上述程序能根据上述像素数变换处理的放大倍数来选择是否执行设定用于限定成为上述第2信号处理电路中的信号处理对象的信号的信息的处理。
另外,本申请也包含图像数据的信号处理方法,该信号处理方法包括:根据上述像素数变换处理的放大倍数设定用多个信号处理电路中的哪一个来执行包含图像数据的像素数变换处理的多个信号处理中的一部分的信号处理的步骤、通过上述多个信号处理电路分担并执行上述多个信号处理的步骤;在此,上述一部分的信号处理通过在上述设定的步骤中设定的上述信号处理电路执行。
另外,本申请也包含进行图像数据的像素数变换的信号处理方法,该方法包括:通过第1信号处理电路进行规定信号处理的步骤、通过第2信号处理电路对在第1信号处理电路中执行信号处理的结果得到的信号进行信号处理的步骤;在此,根据上述像素数变换处理的放大倍数来选择是否包含设定用于限定成为上述第2信号处理电路中的信号处理的对象的信号的信息的设定处理。
另外,本申请也包含用于对图像数据进行信号处理的程序,该程序如下构成:使多个信号处理电路分担并执行包含图像数据的像素数变换处理的多个信号处理;而且选择通过上述多个信号处理电路中的哪一个执行上述多个信号处理中的一部分信号处理。
另外,本申请也包含用于进行图像数据的像素数变换处理的程序,该程序,该程序如下构成:使第1信号处理电路进行规定的信号处理、使第2信号处理电路对在该第1信号处理电路中执行信号处理的结果得到的信号进行信号处理;而且,根据上述像素数变换处理的放大倍数选择上述规定的信号处理是否包含设定用于限定成为上述第2信号处理电路中的信号处理的对象的信号的信息的设定处理。
附图说明
图1是表示本发明的第1实施例所涉及的译码处理装置的构成的方框图。
图2是表示本发明的第1实施例所涉及的通过切换装置进行的切换处理动作的条件的图。
图3是表示本发明的第1实施例所涉及的译码处理装置内的处理负荷的平衡的表。
图4是表示本发明的第2实施例所涉及的译码处理装置的构成的方框图。
图5是表示本发明的第2实施例所涉及的通过切换装置进行的切换处理动作的条件的图。
图6是表示作为比较例的译码处理装置的构成的图。
图7A是表示比较例中的处理量和放大倍数的关系的表。
图7B是表示比较例中的处理负荷的平衡的表。
图8是表示现有的译码处理装置的一构成例的框图。
图9是表示现有例的处理量和放大倍数的关系的表。
具体实施方式
参照附图对本发明的具体实施方式进行说明。
(第1实施例)
首先,对本发明的第1实施例进行说明。图1表示本发明的第1实施例的译码处理装置中的处理的结构。
在该实施例中,作为为了进行图像数据的扩展处理而依次执行的多个信号处理,进行霍夫曼译码处理、间隔剔除处理、预测译码处理、逆量子化处理、逆直交变换处理、动态补偿处理。输入的图像数据是变换成频域信号的信号。在此,特别采用输入依据MPEG2压缩的图像数据的构成。
在该第1实施例中,作为构成多个信号处理电路的2个信号处理电路,使用第1处理器130和第2处理器131。这些处理器分别被个别封装。另外,如下构成:作为在第1处理器130中实施信号处理的结果得到的信号在第2处理器131中被进一步实施其他信号处理。即,从第1处理器130输出的信号通过由为信号经过路径的数据总线构成的数据交接装置102输入给第2处理器131而构成。另外,在该第1实施例中,采用在数据交接装置中进一步设存储器的构成,从第1处理器130输出的信号暂时存储在存储器中后,在必要的时刻读出并提供给第2处理器131而构成。
在此,第1处理器130使用比第2处理器适于霍夫曼译码处理的处理器为宜。进一步,第2处理器131使用比第1处理器适于逆直交变换处理及/或动态补偿处理的处理器为宜。
图1表示该第1实施例中的第1处理器130和第2处理器131和数据交接装置102的构成概念。另外,该图1成为表示通过各处理器执行信号处理的流程的图。
存储该第1实施例中的程序的存储电路是为副存储电路的存储器1301和为副存储电路的存储器1311。副存储电路1301设在第1处理器130内,同时,副存储电路1311设在第2处理器131内。
在这些存储器1301、1311中,存储有用于执行以下的信号处理的程序。用于指定放大倍数的信号提供给各处理器,使各处理器根据该信号进行沿程序的动作,通过该方式实现以下说明的信号处理流程。另外,存储器没有必要设在各处理器的封装内,也可以设在封装的外部。另外,没有必要与各处理器对应配设分别存储程序的存储器,也可以使用于控制各处理器的程序存储在一个存储器中。另外,在此所说的程序是指规定为信号处理电路的处理器进行什么的程序。
如图1所示,在适于可变长译码处理的可变长译码用处理器130中,对输入的编码数据按宏块实施霍夫曼译码处理100,在来自外部的放大倍数的控制信号为缩小时,执行间隔剔除处理101,变换到希望的大小。
然后,在切换步骤105中,通过来自外部的放大倍数的控制信号切换以下的3种处理。具体的讲,该切换处理是按照程序的处理结果,但是,在图1中,为了容易理解各处理的流程,在各处理器的方框图内以假想的开关表示,通过根据切换步骤105切换这些假想的开关来示意地表示。
在本实施例中,以在放大图像时、在缩小图像时、在即不放大也不缩小图像时这3种情况区分各处理器执行的信号处理的分担。在此,将像素数变换处理前后的像素的比率作为放大倍数S来定义各情况。将在各处理器中执行的处理的根据该放大倍数S的选择状态表示在图2中。另外,在此划分为放大倍数大于规定值1的情况、小于1的情况及等于1的情况,设定通过哪一个处理器执行为第1信号处理的预测译码处理和为第2信号处理的逆量子化处理的2个信号处理,但是,也可以作为规定值采用例如1.1,另外,作为其他的规定值采用0.9,划分为放大倍数大于1.1的情况、放大倍数为1.1和0.9之间的值的情况、放大倍数小于0.9的情况,选择分别通过哪一个处理器执行2个信号处理中的某一个。
此时,可以适当设定放大倍数S等于上述规定值或上述其他规定值时包含在其上下值区间的哪一方。即,在本申请中,“放大倍数大于某一值的情况”、“放大倍数小于某一值的情况,,这样的说法,仅此不能特定放大倍数为某一值属于上侧的值区间的情况还是属于下侧的值区间的情况。
在本实施例中,如图2所示,根据来自外部的放大倍数的控制信号,对实施霍夫曼译码处理的数据(以下称为输入数据)实施缩小变换处理时,直接把输入数据提供给数据交接装置102。
另外,对输入数据执行等倍变换处理时,作为第1信号处理对输入数据实施DC成分或动态向量的预测译码处理110后,提供给数据交接装置102。
另外,在对输入数据执行放大变换处理时,对输入数据实施作为第1信号处理的DC成分或动态向量的预测译码处理111。接着,通过来自外部的放大倍数的控制信号实施作为第2信号处理的与放大倍数相应的希望的逆量子化处理后,提供给数据交接装置102。另外,此时,在预测译码处理111中,同时执行放大变换处理所需要的插入处理。该插入处理也能在逆量子化处理112中执行。
在执行以上的某种处理后,通过数据交接装置102,以宏块为单位从作为第1信息处理装置的可变长译码用处理器130向作为适于一般的图像处理的第2信息处理装置的图像处理用处理器131执行数据的交接。在适于图像处理的图像处理用处理器131中,通过来自外部的放大倍数控制信号在切换处理105中切换以下的处理。
首先,对输入数据实施缩小处理时,对输入数据实施作为第1信号处理的DC成分或动态向量的预测译码处理120。接着,通过来自外部的放大倍数的控制信号对输入数据实施作为第2信号处理的与放大倍数相应的希望的逆量子化处理121,转移到逆直交变换处理103。
另外,对输入数据实施等倍变换处理时,对输入数据实施作为第2信号处理的逆量子化处理122后,转移到逆直交变换处理103。
另外,对输入数据实施放大变换处理时,对输入数据不进行处理,直接转移到逆直交变换处理103。
然后,在执行以上的缩小变换处理、等倍变换处理、放大变换处理的某一处理后,通过来自外部的放大倍数的控制信号对输入数据实施与放大倍数相应的逆直交变换处理103。
然后,在动态补偿处理104中,通过来自外部的放大倍数的控制信号进行与放大倍数相应的动态补偿处理,成为最终的输出。
如以上所说明的,在该第1实施例中,通过根据放大倍数改变各个处理器承担的处理的分担量,如图3所示的,来分配各处理器执行的信号处理,可以使可变长译码用处理器130(图3中A)和图像处理用处理器131(图3中B)的处理中所承受的负荷与放大倍数无关,互相大致相同。因此,可以降低多个处理器分别要求的最大处理能力。另外,可以提高使用多个处理器的图像处理中的总处理效率。
(第2实施例)
接着,对本发明的第2实施例进行说明。图4表示该第2实施例的信号处理装置的处理结构。在该实施例中,与第1实施例同样,作为2个信号处理电路,使用2个处理器330和331。各处理器沿存储在存储器3301、3311的程序进行信号处理。
在第1实施例中,根据放大倍数将通过2个处理器进行的信号处理的分担划分为3种情况,但是,在本实施例中,划分为4种情况。具体来讲,作为增加像素数时的处理流程,可以选择是否通过前段的处理器进行设定用于限定成为通过后段处理器进行的信号处理对象的信号的信息的处理。在通过前段的处理器进行该设定处理时,后段的处理器可以根据该设定的信息只实施特定信号所需要的处理。
以下对本实施例的构成进行详细说明。
如图4所示,在该第2实施例中,在作为第1信号处理装置的适于可变长译码处理的可变长译码用处理器330中,以宏块为单位对输入的符号数据实施霍夫曼译码处理300。然后,在来自外部的放大倍数的控制信号为缩小时,在间隔剔除处理301,以某一系数对输入数据实施间隔剔除处理,变换成希望的大小。
接着,通过切换处理305,通过来自外部的放大倍数的控制信号切换以下的4种处理。根据该放大倍数S,通过与各个条件对应的切换处理进行切换的、在各处理器330、331中执行的处理的选择状态表示在图5中。
如图5所示,根据来自外部的放大倍数的控制信号,对实施过霍夫曼译码处理的数据(输入数据)实施缩小变换处理时,不对输入数据进行信号处理,提供给数据交接装置302。数据交接装置302的构成与在第1实施例中使用的数据交接装置102相同。
另外,对输入数据实施等倍变换处理时,实施作为第1信号处理的DC成分或动态向量的预测译码处理310。然后,将输入数据提供给数据交接装置302。
另外,对输入数据执行超过1倍规定倍数以下例如1.5倍以下的放大倍数S(1<S≤1.5)的放大变换处理时,对输入数据实施作为第1信号处理的DC成分或动态向量的预测译码处理311。接着,通过来自外部的放大倍数的控制信号对输入数据实施作为第3信号处理的附加有效系数标志处理312,对输入数据中的有效系数竖立标志。另外,在附加有效系数标志处理312中,进行在实施过霍夫曼译码处理300和预测译码处理311的数据中的有效系数上竖立标志的处理。然后,将输入数据提供给数据交接装置302。另外,在预测译码处理311中,一起执行放大变换处理所需要的插入处理。
另外,对输入数据执行放大倍数S超过1.5倍(1.5<S)的放大变换处理时,对输入数据实施作为第1信号处理的DC成分或动态向量的预测译码处理313。接着,通过来自外部的放大倍数的控制信号对输入数据实施作为第2信号处理的与放大倍数相应的希望的逆量子化处理314后,提供给数据交接装置302。
另外,对数据实施放大变换处理时,在预测译码处理313中,一起执行放大变换处理所需要的插入处理。该插入处理也可以在逆量子化处理314中执行。
然后,以宏块为单位将数据提供给作为第2信息处理装置的图像处理用处理器331。在适于一般图像处理的图像处理用处理器331中,如图5所示,通过切换处理305,根据自外部的放大倍数的控制信号,切换以下4种处理。
即,对输入数据实施缩小变换处理时,对输入数据实施作为第1信号处理的DC成分或动态向量的预测译码处理320。然后,通过自外部的放大倍数的控制信号实施与放大倍数相应的希望的逆量子化处理321,转移到逆直交变换处理303。
另外,对输入数据实施等倍变换处理时,直接对输入数据实施逆量子化处理322,转移到逆直交变换处理303。
另外,以超过1倍且规定倍率以下例如1.5倍以下的放大倍数S(1<S≤1.5)对输入数据执行放大变换处理时,对输入数据,根据由来自外部的放大倍数的控制信号决定的放大倍数,只对通过上述的附加有效标志处理312附加了标志的有效系数执行作为第4信号处理的对有效系数的第2信号处理即有效系数逆量子化处理323,然后,转移到逆直交变换处理303。在进行增加像素数的处理时,伴随像素数的增加,后段的处理器的处理负荷增加,但是,在此,通过利用为前段处理器的第1处理器330进行附加为设定用于限定通过为后段的处理器的第2处理器331进行的信号处理对象的信息的处理的有效系数标志的处理,加上在第1处理器330中执行用于扩大像素数的插入处理,所以尽管进行像素数的增加处理,也可以抑制后段的处理器331的负荷的增加。具体来讲,通过在第2处理器331中参照通过前段处理器330设定的为用于限定信号处理对象的信息的有效系数标志(在本实施例中,处理频域的信号(以各频率成分的系数构成的信号群),该标志成为表示有效的频率成分是哪一个的信息),可以减少第2处理器331中的对无效信号的处理。另外,作为用于限定信号处理对象的信息,可以是表示特定信号是有效的信息,也可以是表示特定信号是无效的信息。
另外,对输入数据实施规定倍率例如超过1.5倍的放大倍数(1.5≤S)的放大变换时,不对输入数据实施处理,将输入数据提供给逆直交变换处理303。
对输入数据实施以上4种处理中的某种处理后,转移到逆直交变换处理303。然后,对输入数据,在通过来自外部的放大倍数的控制信号实施与放大倍数相应的逆直交变换处理303后,通过来自外部的放大倍数的控制信号实施与放大倍数相应的动态补偿处理304,成为最终的输出。
如以上说明的,在该第2实施例中,通过根据放大倍数改变各个处理器所承担的处理,分散各个处理器执行的信号处理,可以使可变长译码用处理器330和图像处理用处理器331在处理中所承担的负荷相互大致相同而且与放大倍数无关。因此,可以降低多个处理器分别要求的最大处理能力。可以提高使用多个处理器的图像处理中的总处理效率。
另外,在进行增加像素数的信号处理时,通过利用前段的处理器进行设定用于限定通过后段处理器进行的信号处理对象的信息的信号处理,可以执行适应度高的处理的同时,提高各个处理器的处理负荷的平衡。
(比较例)
接着,对与上述第2实施例的译码处理装置的比较例进行说明。图6表示该比较例的构成。
首先,如图6所示,在适于可变长译码处理的处理器610中,以宏块为单位对输入的符号数据实施霍夫曼译码处理600。接着,在来自外部的放大倍数的控制信号为缩小时,以一定系数执行间隔剔除处理601,变换到希望的大小。
接着,实施DC成分或动态向量的预测译码处理602,通过数据交接装置603以宏块为单位从处理器610将数据提供给适于一般图像处理的处理器611。
在适于一般图像处理的处理器611中,通过来自外部的放大倍数的控制信号对输入数据实施与放大倍数相应的逆量子化处理604。接着,根据来自外部的放大倍数的控制信号对该输入数据实施与放大倍数相应的逆直交变换处理605。然后,根据基于来自外部的放大倍数的控制信号的放大倍数,对输入数据执行动态补偿处理605,成为最终的输出。
如以上所述,构成比较例的译码处理装置的处理器时,在译码同时具有进行放大缩小处理的功能,因此,通过各个处理器执行的处理是固定的。
因此,如图7A所示,在缩小时执行译码处理的前段的处理器610(图7A中A)的处理比处理器611的处理多,在放大变换处理时执行译码处理的后段的处理器611(图7A中)的处理变多。然后,如图7B所示,处理负荷的平衡变坏,总的处理效率降低。特别是在缩小时,综合起来与等倍时的处理量相同。
与此相对,在上述的第1及第2实施例的译码处理装置中,使各个处理器执行的功能块根据放大倍数变化而构成,因此,与放大倍数无关,可以很好地维持各处理器的处理负荷平衡,可以明显提高总的处理效率,因此,能实现高速的译码处理,因此,可以降低各处理器所要求的最大处理能力。
另外,存储在存储器1301、1311、3301、3311的程序,将利用私人计算机等在外部生成的程序写入各存储器1301、1311、3301、3311即可。也可以将在外部生成的程序保存在存储介质中,通过该存储介质提供给各存储器1301、1311、3301、3311。
作为用于提供程序的存储介质,例如可以使用软盘、硬盘、光盘、光磁性盘、CD-ROM、CD-R、DVD、DVD+R、DVD-RAM、磁带、非易失性存储卡、ROM等。
Claims (19)
1、一种信号处理装置,其特征在于,具有:
多个信号处理电路;和
存储电路,该存储电路存储有使上述多个信号处理电路分担包含图像数据的像素数变换处理的多个信号处理来执行的程序,即能根据上述像素数变换处理的放大倍数来选择用上述多个信号处理电路中的哪一个执行上述多个信号处理中的一部分的信号处理的程序。
2、如权利要求1所述的信号处理装置,其特征在于,
上述一部分的信号处理是为了图像数据的扩展处理而进行信号处理。
3、如权利要求1所述的信号处理装置,其特征在于,
上述多个信号处理是通过依次执行来进行图像数据的扩展处理的多个信号处理。
4、如权利要求1所述的信号处理装置,其特征在于,
上述多个信号处理电路包括:
第1信号处理电路;和
对在该第1信号处理电路中执行信号处理的结果得到的信号,执行上述多个信号处理中的其他信号处理的第2信号处理电路;
上述程序具有如下功能:在上述放大倍数大于规定值时,使上述一部分的信号处理由上述第1信号处理电路执行,在上述放大倍数小于上述规定值时,使上述一部分的信号处理由上述第2信号处理电路执行。
5、如权利要求1所述的信号处理装置,其特征在于,
上述多个信号处理电路包括:
第1信号处理电路;和
对在该第1信号处理电路中执行信号处理的结果得到的信号,执行上述多个信号处理中的其他信号处理的第2信号处理电路;
上述程序具有如下功能:
在上述放大倍数大于规定值而且不是该规定值时,使上述第1信号处理和第2信号处理由上述第1信号处理电路执行;
在上述放大倍数小于上述规定值而且不是该规定值时,使上述第1信号处理和第2信号处理由上述第2信号处理电路执行;
在上述放大倍数等于上述规定值时,使上述第1信号处理由上述第1信号处理电路执行,使上述第2信号处理由上述第2信号处理电路执行。
6、如权利要求1所述的信号处理装置,其特征在于,
上述多个信号处理电路包括:
第1信号处理电路;和
对在该第1信号处理电路中执行信号处理的结果得到的信号,执行上述多个信号处理中的其他信号处理的第2信号处理电路;
上述程序具有如下功能:
在上述放大倍数大于规定值时,使上述第1信号处理和第2信号处理由上述第1信号处理电路执行;
在上述放大倍数小于上述规定值也小于其他规定值时,使上述第1信号处理和第2信号处理由上述第2信号处理电路执行;
在上述放大倍数是在上述规定值和上述其他规定值之间的值时,使上述第1信号处理由上述第1信号处理电路执行,使上述第2信号处理由上述第2信号处理电路执行。
7、如权利要求4所述的信号处理装置,其特征在于,
上述一部分的信号处理是预测译码处理。
8、如权利要求4所述的信号处理装置,其特征在于,
上述一部分的信号处理是逆量子化处理。
9、如权利要求5所述的信号处理装置,其特征在于,
上述第1信号处理是预测译码处理,上述第2信号处理是逆量子化处理。
10、如权利要求6所述的信号处理装置,其特征在于,
上述第1信号处理是预测译码处理,上述第2信号处理是逆量子化处理。
11、如权利要求1所述的信号处理装置,其特征在于,
上述多个信号处理电路包括:
第1信号处理电路;和
对在该第1信号处理电路中执行信号处理的结果得到的信号,执行上述多个信号处理中的其他信号处理的第2信号处理电路;
上述程序能根据上述像素数变换处理的放大倍数来选择是否执行设定用于限定成为上述第2信号处理电路中的信号处理对象的信号的信息的处理。
12、如权利要求1所述的信号处理装置,其特征在于,
上述多个信号处理是对被变换为频域信号的图像数据执行的信号处理。
13、一种信号处理装置,其特征在于,具有:
第1信号处理电路;
对在该第1信号处理电路中执行信号处理的结果得到的信号执行其他信号处理的第2信号处理电路;和
存储有使上述第1及第2信号处理电路分担并执行包含图像数据的像素数变换处理的多个信号处理的程序的存储电路;
上述程序能根据上述像素数变换处理的放大倍数来选择是否执行设定用于限定成为上述第2信号处理电路中的信号处理对象的信号的信息的处理。
14、一种图像数据的信号处理方法,其特征在于,包括:
根据上述像素数变换处理的放大倍数来设定用多个信号处理电路中的哪一个来执行包含图像数据的像素数变换处理的多个信号处理中的一部分的信号处理的步骤;和
用上述多个信号处理电路分担并执行上述多个信号处理的步骤;
在此,上述一部分的信号处理通过在上述设定的步骤中设定的上述信号处理电路来执行。
15、一种进行图像数据的像素数变换处理的信号处理方法,其特征在于,包括:
通过第1信号处理电路进行规定信号处理的步骤;和
通过第2信号处理电路对在该第1信号处理电路中执行信号处理的结果得到的信号进行信号处理的步骤;
在此,根据上述像素数变换处理的放大倍数来选择上述规定的信号处理是否包含设定用于限定成为上述第2信号处理电路中的信号处理的对象的信号的信息的设定处理。
16、一种用于对图像数据进行信号处理的程序,其特征在于,其构成为:
使多个信号处理电路分担并执行包含图像数据的像素数变换处理的多个信号处理;
而且,选择通过上述多个信号处理电路中的哪一个来执行上述多个信号处理中的一部分的信号处理。
17、一种用于进行图像数据的像素数变换处理的程序,其特征在于,其构成为:
使第1信号处理电路进行规定的信号处理,用第2信号处理电路对在该第1信号处理电路中执行信号处理的结果得到的信号进行信号处理;
而且,根据上述像素数变换处理的放大倍数来选择上述规定的信号处理是否包含设定用于限定成为上述第2信号处理电路中的信号处理对象的信号的信息的设定处理。
18、一种存储有权利要求16所记载的程序的存储介质。
19、一种存储有权利要求17所记载的程序的存储介质。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003277075 | 2003-07-18 | ||
JP2003277075 | 2003-07-18 | ||
JP2004202347A JP2005057738A (ja) | 2003-07-18 | 2004-07-08 | 信号処理装置、信号処理方法及びプログラム |
JP2004202347 | 2004-07-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1578401A true CN1578401A (zh) | 2005-02-09 |
CN1309243C CN1309243C (zh) | 2007-04-04 |
Family
ID=33479034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200410071291XA Expired - Fee Related CN1309243C (zh) | 2003-07-18 | 2004-07-16 | 信号处理装置以及信号处理方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20050013495A1 (zh) |
EP (1) | EP1499132A3 (zh) |
JP (1) | JP2005057738A (zh) |
KR (1) | KR100653760B1 (zh) |
CN (1) | CN1309243C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100420265C (zh) * | 2006-11-09 | 2008-09-17 | 北京中星微电子有限公司 | 图像后处理装置及方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7260149B2 (en) * | 2003-07-18 | 2007-08-21 | Canon Kabushiki Kaisha | Digital data transmission apparatus, digital data reception apparatus, digital broadcast reception apparatus, digital data transmission method, digital data reception method, digital broadcast reception method, and computer program |
JP2006085233A (ja) * | 2004-09-14 | 2006-03-30 | Noritsu Koki Co Ltd | 画像処理装置及び画像処理方法 |
JP4384607B2 (ja) * | 2005-01-25 | 2009-12-16 | 株式会社日立国際電気 | 画像処理装置 |
JP2008533885A (ja) * | 2005-03-15 | 2008-08-21 | ネロ アーゲー | 画像データストリームを生成するための装置および方法ならびに画像データストリームを処理するための装置および方法 |
JP4769477B2 (ja) * | 2005-04-21 | 2011-09-07 | キヤノン株式会社 | 符号化データ変換方法および符号化データ変換装置 |
US8705617B2 (en) | 2005-09-27 | 2014-04-22 | Qualcomm Incorporated | Multiple layer video encoding |
WO2010150465A1 (ja) * | 2009-06-25 | 2010-12-29 | パナソニック株式会社 | AV(Audio Visual)データ再生回路、AVデータ再生装置、集積回路およびAVデータ再生方法 |
US9183049B1 (en) * | 2013-01-25 | 2015-11-10 | Amazon Technologies, Inc. | Processing content using pipelines |
US9223621B1 (en) | 2013-01-25 | 2015-12-29 | Amazon Technologies, Inc. | Organizing content using pipelines |
US8813245B1 (en) | 2013-01-25 | 2014-08-19 | Amazon Technologies, Inc. | Securing content using pipelines |
WO2021124848A1 (ja) * | 2019-12-17 | 2021-06-24 | ソニーグループ株式会社 | 信号処理装置と信号処理方法およびプログラム |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4866637A (en) * | 1987-10-30 | 1989-09-12 | International Business Machines Corporation | Pipelined lighting model processing system for a graphics workstation's shading function |
CA2067576C (en) * | 1991-07-10 | 1998-04-14 | Jimmie D. Edrington | Dynamic load balancing for a multiprocessor pipeline |
US5608459A (en) * | 1993-08-13 | 1997-03-04 | Texas Instruments Incorporated | Video data decoder having motion compensation and image memory circuitry on single substrate |
US5673413A (en) * | 1995-12-15 | 1997-09-30 | International Business Machines Corporation | Method and apparatus for coherency reporting in a multiprocessing system |
KR100280285B1 (ko) * | 1996-08-19 | 2001-02-01 | 윤종용 | 멀티미디어 신호에 적합한 멀티미디어 프로세서 |
JP4034380B2 (ja) * | 1996-10-31 | 2008-01-16 | 株式会社東芝 | 画像符号化/復号化方法及び装置 |
US6549577B2 (en) * | 1997-09-26 | 2003-04-15 | Sarnoff Corporation | Computational resource allocation in an information stream decoder |
JPH11308574A (ja) * | 1998-04-22 | 1999-11-05 | Sony Corp | 走査線数変換装置及び方法 |
JP2000013609A (ja) | 1998-06-23 | 2000-01-14 | Fujitsu Ltd | 符号化装置 |
JP2000032467A (ja) | 1998-07-09 | 2000-01-28 | Sony Corp | 画像処理装置および方法、並びに提供媒体 |
US6725341B1 (en) * | 2000-06-28 | 2004-04-20 | Intel Corporation | Cache line pre-load and pre-own based on cache coherence speculation |
US6704362B2 (en) * | 2001-07-06 | 2004-03-09 | Koninklijke Philips Electronics N.V. | Resource scalable decoding |
US6983017B2 (en) * | 2001-08-20 | 2006-01-03 | Broadcom Corporation | Method and apparatus for implementing reduced memory mode for high-definition television |
JP2003209807A (ja) * | 2002-01-10 | 2003-07-25 | Canon Inc | 動画再生方法及び装置 |
JP2003271572A (ja) * | 2002-03-14 | 2003-09-26 | Fuji Photo Film Co Ltd | 処理分散制御装置、分散処理システム、処理分散制御プログラム、処理分散制御方法 |
US7260149B2 (en) * | 2003-07-18 | 2007-08-21 | Canon Kabushiki Kaisha | Digital data transmission apparatus, digital data reception apparatus, digital broadcast reception apparatus, digital data transmission method, digital data reception method, digital broadcast reception method, and computer program |
-
2004
- 2004-07-08 JP JP2004202347A patent/JP2005057738A/ja active Pending
- 2004-07-16 KR KR20040055752A patent/KR100653760B1/ko active IP Right Grant
- 2004-07-16 US US10/893,081 patent/US20050013495A1/en not_active Abandoned
- 2004-07-16 CN CNB200410071291XA patent/CN1309243C/zh not_active Expired - Fee Related
- 2004-07-16 EP EP20040016851 patent/EP1499132A3/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100420265C (zh) * | 2006-11-09 | 2008-09-17 | 北京中星微电子有限公司 | 图像后处理装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100653760B1 (ko) | 2006-12-05 |
US20050013495A1 (en) | 2005-01-20 |
CN1309243C (zh) | 2007-04-04 |
KR20050009956A (ko) | 2005-01-26 |
JP2005057738A (ja) | 2005-03-03 |
EP1499132A2 (en) | 2005-01-19 |
EP1499132A3 (en) | 2006-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1309243C (zh) | 信号处理装置以及信号处理方法 | |
CN1168049A (zh) | 利用平均值分离直方图均衡的图像增强方法及其电路 | |
TW200811752A (en) | Method and apparatus for operating and processing video stream | |
CN1957371A (zh) | 用于查看与增强图像的方法和系统 | |
CN1805517A (zh) | 解码双视频信号的系统和方法 | |
CN1815606A (zh) | 使用多个数据处理设备进行数据处理的设备和方法 | |
CN1652155A (zh) | 一种改变数字图像尺寸的方法及装置 | |
CN1112057C (zh) | Atm交换器及其自选路由方法 | |
CN1627825A (zh) | 用于运动图像编码的运动估计方法 | |
CN1021004C (zh) | 在剩余数系统中用于编码和译码数据的方法和装置 | |
CN1702659A (zh) | 基于知识产权的大型集成电路设计系统及设计方法 | |
CN1308840C (zh) | 一种获取硬盘中数据的方法 | |
US6313767B1 (en) | Decoding apparatus and method | |
CN1223940C (zh) | 图像处理装置 | |
CN1223968C (zh) | 图像噪声降低方法和装置 | |
Chen | A cost-effective three-step hierarchical search block-matching chip for motion estimation | |
CN1081361C (zh) | 高速缓冲存储器系统中的地址映射变换技术与装置 | |
CN110737869B (zh) | Dct/idct乘法器电路优化方法及应用 | |
US20110069883A1 (en) | Image processing apparatus, display device, and image processing method | |
CN1787382A (zh) | 一种减小在线图像压缩数据缓冲区大小的缓冲区读写方法 | |
US20060115150A1 (en) | Calculation method of a cumulative histogram | |
CN2838165Y (zh) | 截断直方图均衡装置 | |
TWM621325U (zh) | 應用於ai模型之平衡式訓練的系統 | |
CN1301005C (zh) | 信息处理装置及使用它的电子设备 | |
CN1166248C (zh) | 多信道数据的群交换装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070404 Termination date: 20200716 |