CN1947332B - 自适应均衡的方法与电路 - Google Patents

Abstract

在优选实施例中，一种自适应均衡电路包括至少两个均衡滤波器(每一个用于对通过多信道串行链路发送的信号进行均衡)，亦即用于生成供所有滤波器使用的均衡控制信号的控制电路。控制电路响应于由其中一个滤波器产生的已均衡信号生成控制信号，并向所有滤波器断言控制信号。优选的是，一个滤波器响应于固定模式信号(例如，时钟信号)生成已均衡固定模式信号，其它每个滤波器均衡数据信号，而控制电路响应于已均衡固定模式信号生成控制信号。在其它实施例中，本发明是一种包括均衡滤波器和用于响应于指示预定的固定模式的信号生成对滤波器的控制信号的电路的自适应均衡电路，是一种包括自适应均衡电路的接收器，是一种包括这一接收器的系统，亦即是一种对通过多信道串行链路接受的信号进行自适应均衡的方法。

Description

自适应均衡的方法与电路

技术领域

本发明涉及在多信道串行链路上发送的信号(例如，在多信道串行链路的不同信道上的数据和时钟信号)的自适应均衡的方法与电路。

背景技术

本文中广义地使用术语“发送器”来表示能够在串行链路上发送数据、并可选地还能够执行可包括对所要发送的数据进行编码和/或加密等其它功能的任何装置。本文中广义地使用术语“接收器”来表示能够接收在串行链路上被发送的数据、并可选地还能执行可包括对所接收的数据进行解码和/或解密、以及与对所接收的数据解码、接收或解密有关的其它操作等其它功能的任何装置。例如，术语接收器可表示执行发送器功能以及接收器功能的收发器。

本文中使用措辞“串行链路”来表示串行链路(具有任意数量的信道)或串行链路的信道，其中术语串行链路的“信道”表示被用来以串行方式发送数据的链路的一部分(例如，发送器与接收器之间的导体或导体对，可在其上差分地或以单端方式串行地发送数据)。

如本文中所使用的术语数据“流”表示所有数据是同一类型，并以相同的时钟频率发送。在一些情形中，使用串行链路的一个信道来发送一个数据流。在其它情形中，使用串行链路的一个信道来发送一个以上的数据流。

有各种公知的串行链路用于发送视频数据和其它数据。一种常规的串行链路称为跃变最小化差分信令接口(“TMDS”链路)。这种链路主要用于从机顶盒向电视机高速发送视频数据，也用于从主处理器(例如，个人计算机)向监视器高速发送视频数据。TMDS链路的特性包括如下：

1.视频数据被编码，然后作为已编码的字(数字视频数据每个8比特字在发送之前被转换为已编码的10比特字)来发送；

2.已编码的视频数据和视频时钟信号作为差分信号来发送(视频时钟和已编码的视频数据作为差分信号在无地线的导体对上被发送)；以及

3.使用三个导体对来发送已编码的视频，并使用第四导体对来发送视频时钟信号。

另一种串行链路是由Silicon Image公司、松下电子、皇家飞利浦电子、索尼公司、Thomson Multimedia、东芝公司和日立公司开发的“高清晰度多媒体接口”(“HDMI”链路)。

另一种串行链路是Digital Display Working Group(数字显示工作组)所采用的“数字视频接口”(“DVI”链路)。已有人提议使用称为“高带宽数字内容保护”(“HDCP”)协议来对要在DVI链路上发送的数字视频数据进行加密，并在DVI接收器处对加密的视频数据进行解密。可将DVI链路实现为包括两条TMDS链路(共用一公共导体对来发送视频时钟信号)或一条TMDS链路、以及发送器与接收器之间的其它控制线。我们将参考图1来描述DVI链路(包括一条TDMS链路)。图1的DVI链路包括发送器1、接收器3、以及发送器与接收器之间的以下导体：四个导体对(信道0、信道1和信道2用于视频数据，而信道C用于视频时钟信号)；符合常规显示数据信道标准(视频电子标准协会的“显示数据信道标准”1996年4月9日的2.0版)的显示数据信道(“DDC”)线，用于发送器与和接收器相关联的监视器之间的双向通信；热插接检测(HPD)线(监视器在其上发送使与发送器相关联的处理器能够标识该监视器的存在的信号)；模拟线(用于向接收器发送模拟视频)；以及电源线(用于向接收器和与接收器相关联的监视器提供直流电)。显示数据信道标准规定了发送器与和接收器相关联的监视器之间的双向通信(包括监视器发送说明该监视器的各种特性的扩展显示标识(“EDID”)数据，以及发送器发送对监视器的控制信号等)的协议。发送器1包括三个相同的编码器/串行器单元(单元2、4和5)以及其它电路(未示出)。接收器3包括三个相同的恢复/解码器单元(单元8、10和12)和如图所示地连接的信道间对齐电路14以及其它电路(未示出)。

如图1中所示，电路2将要在信道0上发送的数据编码，并将已编码的比特串行化。类似地，电路4将要在信道1上发送的数据编码(并将已编码的比特串行化)，而电路6将要在信道2上发送的数据编码(并将已编码的比特串行化)。电路2、4和6每一个响应于控制信号(称为“数据启用”或“DE”信号的有效高位二进制控制信号)都是通过选择性地将数字视频字(响应于具有高位值的DE)或是控制或同步信号对(响应于具有低位值的DE)编码来进行的。编码器2、4和6每一个接收一对不同的控制或同步信号：编码器2接收水平和垂直同步信号(HSYNC和VSYNC)；编码器4接收控制比特CTL0和CTL1；而编码器6接收控制比特CTL2和CTL3。由此，编码器2、4和6每一个都生成指示视频数据的频带内字(响应于具有高位值的DE)，编码器2生成指示HSYNC和VSYNC的值的频带外字(响应于具有低位值的DE)，编码器4生成指示CTL0和CTL1的值的频带外字(响应于具有低位值的DE)，而编码器6生成指示CTL2和CTL3的值的频带外字(响应于具有低位值的DE)。响应于具有低位值的DE，编码器4和6每一个都生成控制比特CTL0和CTL1(或CTL2和CTL3)的分别指示00、01、10或11值的四种特定频带外字中的一种。

在图1的系统的操作中，包括连接器20和21及导体22的电缆被连接在发送器1与接收器3之间。导体22包括用于从编码器2通过信道0向解码器8发送串行化数据的导体对、用于从编码器4通过信道1向解码器10发送串行化数据的导体对、用于从编码器6通过信道2向解码器12发送串行化数据的导体对、以及用于从发送器1通过信道C向接收器3发送视频时钟的导体对。导体22还包括DCC信道线(可用于发送器1与接收器3之间的双向I2C通信)、热插接检测(HPD)线、用于从发送器1到接收器3的模拟视频传输的“模拟”线、以及用于从发送器1到接收器3的电源提供的“电源”线。

在图1的系统中，在信道C上发送的视频时钟信号的频率通常是数据传输在每个数据信道(信道0、1和2)上发生的比特率的十分之一，亦即在每个视频时钟周期里，在每个数据信道上发送10个数据比特。这可通过在发送器中使用9个延迟单元来产生视频时钟的9个多相延迟版本，并配合视频时钟本身一起来使用视频时钟的这9个延迟版本(每一个都具有不同的相位)来以每个视频时钟周期10比特的速率通过信道0、1和2的每一个来发送数据。

其它串行链路包括称为低压差分信令(“LVDS”)链路(例如，“LDI”，LVDS显示接口)的每一个都满足TIA/EIA-644标准或IEEE-1596.3标准的串行链路、以太网链路、光纤信道链路、盘驱动器所使用的串行ATA链路等串行链路的集合。

在链路(电缆和/或连接器和/或PCB迹线)上高速串行数据传输期间，链路本身引入了损耗和耗散，这降低了接收器端处的信号质量。随着发送信号的频率和/或传输距离增大，由频率相关延迟造成的畸变和衰减就会增大，这增加了接收信号假检测的机率，并且在一些情形中，使接收器处的眼图几乎不可使用。

通过串行链路向接收器发送指示数据(例如，视频或音频数据)的信号会因例如向数据引入时间延迟误差(有时称为抖动)等而使数据退化。实际上，在通过链路传播时，链路对信号应用了滤波器。该滤波器(本文中称为“电缆滤波器”，尽管链路可由PCB迹线构成或包括PCB迹线)可能会引起码元间干扰(ISI)。

均衡是对在通过链路传播后接收到的信号应用电缆滤波器的逆向版本。均衡滤波器(有时称为“均衡器”)的作用是补偿并较佳地抵消电缆滤波器。

人们已使用自适应均衡，通过补偿在高速串行数据传输时产生的频率相关衰减来恢复信号完整性。但是，用于执行自适应均衡所需的衰减估算的电路一直是很复杂并且难以实现的。这在用于估算在多信道串行链路的两个或多个信道中的每一个上发送的数据的衰减、以执行对在每个信道上发送的数据的自适应均衡的电路的情形中尤其为真。

已经开发出各种方法用于自适应均衡。但是，接收器中的均衡电路不能容易地确定要对接收信号应用的最优均衡滤波器，除非接收器知道发送信号是什么样子。由于没有稳定的算法，根据数据模式本身，自适应滤波器可能会收敛到局部最小值或可能会振荡。

发明内容

在一类实施例中，本发明是一种自适应均衡电路，它包括：至少两个均衡滤波器(每个都被耦合并被配置成以至少部分地由均衡控制信号来确定的方式来均衡不同的信号)；以及控制电路，用于生成供所有均衡滤波器使用的均衡控制信号。通常，每个均衡滤波器被耦合以接收通过多信道串行链路的一个不同信道传播的信号。控制电路被耦合并被配置成响应于在其中一个滤波器的输出处断言的已均衡信号而生成均衡控制信号，并向所有滤波器断言均衡控制信号。通常，均衡控制信号指示至少一个均衡控制值，并被用来设置每个均衡滤波器的至少一个均衡参数(例如，控制每个滤波器所应用的均衡量)。根据本发明优选实施例的自适应均衡要比常规的自适应均衡简单得多并且更加稳健。

在优选实施例中，其中一个均衡滤波器均衡“固定模式”信号(具有固定模式的信号，例如，时钟信号或指示可以是重复模式的二进制数据的固定模式的信号)，由此来产生已均衡的固定模式信号，其它每一个均衡滤波器均衡另一个信号(例如，数据信号)，而控制电路响应于已均衡固定模式信号而生成均衡控制信号。在典型的优选实施例中，固定模式信号是时钟信号(通过多信道串行链路的时钟信道接收)，而已均衡固定模式信号是已均衡时钟信号。

控制电路可被配置成假定其所接收的输入信号是具有预定的固定模式的已均衡固定模式信号(例如，具有事先已知周期性波形的已均衡时钟信号)。在此情形中，根据本发明，控制电路能容易地被配置成响应于其所接收的输入信号来产生均衡控制信号。

在另一类实施例中，控制电路被配置成监控其所接收的输入信号以标识输入信号何时指示预定的固定模式(例如，标识输入信号中指示具有预定模式的脉冲串比特的片段，并将这样的片段视为已均衡的固定模式信号)。在此类实施例中，控制电路通常被配置成对其所接收的输入信号进行(周期)采样，但仅使用其中一些样本来生成均衡控制信号(仅使用控制电路接着确定是在输入信号指示预定的固定模式时得到的那些样本，即，仅使用来自输入信号中指示预定的固定模式的每个片段的样本)。此类中的实施例的示例是控制电路所接收的输入信号是指示特殊字符(例如，通过DVI链路发送的类型的特殊字符、或通过诸如光纤信道链路等IBM编码串行链路发送的类型的逗点字符)和数据字序列的已均衡数据信号、并且其中至少一个特殊字符指示预定固定模式的那些例子。

本发明的其它方面是包括本发明的自适应均衡电路的任一实施例的接收器、以及包括发送器、多信道串行链路及本发明的接收器的任一实施例的系统。在使用中，本发明的接收器的典型实施例由多信道串行链路耦合到发送器，并且发送器通过具有相同或近似相同的传递函数(所发送的振幅是频率的函数)链路的信道发送时钟信号和数据信号。通常，发送器使用时钟信号来发送数据信号(例如，发送器使用时钟信号的每一个都具有不同相位的延迟版本以及时钟信号本身来发送数据信号)，并且还发送时钟信号，并且数据信号具有高于时钟信号频率(例如，是其倍数)的比特率。在接收器中，自适应均衡电路的控制电路对时钟信号的已均衡版本、而不是其中一个数据信号的已均衡版本进行采样，以生成供所有均衡滤波器使用的均衡控制信号。

在优选实施例中，本发明的自适应均衡电路的控制电路包括锁相环电路(“PLL”)，它被配置成生成已均衡固定模式信号(“稳定化”信号)的稳定化版本，以及稳定化信号的多个延迟版本(每个都具有不同的相位)。控制电路还包括控制信号生成电路，它被耦合以接收稳定化信号的全部或部分延迟版本(例如，稳定化信号的两个延迟版本)以及已均衡固定模式信号本身。控制信号生成电路被配置成使用从PLL接收的稳定化信号的至少两个延迟版本中的每一个来对已均衡固定模式信号进行采样，并从已均衡固定模式信号的样本生成均衡控制信号。

在其它实施例中，使用延迟锁相环(“DLL”)而不是PLL来生成已均衡固定模式信号的稳定化版本(“稳定化”信号)，以及稳定化信号的多个延迟版本。

在一些优选实施例中，稳定化信号是已均衡时钟信号的稳定化版本，并且控制信号生成电路每个时钟周期(即，已均衡时钟信号的每个周期)在已均衡时钟信号相同的半个周期里的不同时间获取已均衡时钟信号的两个样本。控制信号生成电路通过比较这两个样本或是从一个样本减去另一个(并可选地对该比较或减法的结果进行滤波)来生成均衡控制信号。均衡控制信号指示已均衡时钟信号的均衡状况，并被用来控制自适应均衡电路的每个均衡滤波器。在均衡控制信号指示等于一个时钟周期中所产生的每对样本之差(或与该差值成比例)的值的实现中，自适应均衡电路实现用于将样本对之差最小化的控制环，由此来实现时钟信号的最优均衡。当自适应均衡电路被耦合以接收并均衡通过多信道串行链路的不同信道(这些信道全部具有相同或相似的传递函数)发送的数据信号和时钟信号时，使用均衡控制信号来均衡数据信号以及时钟信号就能实现每个数据信号以及时钟信号的最优(或近似最优)均衡。

在上一节所描述的实现的变型方案中，控制信号生成电路在不同的时钟周期里获取已均衡时钟信号的两个样本(例如，一个是在已均衡时钟信号最近的正向过零之后的第一时间的一个周期里，而另一个是在已均衡时钟信号最近的正向过零之后的第二时间的另一个周期里)，并通过比较这两个样本或是从一个样本减去另一个(并优选地对该比较或减法的结果进行滤波)来生成均衡控制信号。在上一节所描述的实现的其它变型方案中，控制信号生成电路每时钟周期(或在每组M个连续时钟周期里，其中M≥2)获取已均衡时钟信号的N个样本(其中N≥2)，并通过处理这N个样本来生成均衡控制信号。

在上两节中所描述的一些实现中，控制信号生成电路在相对于已均衡时钟信号的起始的固定时间(例如，在已均衡时钟信号最近的正向过零之后的固定时间)获取已均衡时钟信号的每个样本。在上两节中所描述的其它一些实现中，控制信号生成电路在已均衡时钟信号的周期内的可变时间(例如，在一个周期里是最近正向过零之后的第一时间，然后在另一周期里是最近正向过零之后的第二时间)获取已均衡时钟信号的样本。

根据本发明的优选实施例，在耦合到具有至少两个串行信道的串行链路的接收器中执行自适应均衡。通常，这些信道是高速串行信道，但在每个数据信道上发送数据的比特率大于在时钟信道上发送的时钟的频率。例如，在典型的情形中，发送器使用多个延迟单元来产生通过时钟信道发送的时钟的多相延迟版本。时钟的这些延迟版本(每一个都具有不同相位)与时钟本身被一起使用以在每一个数据信道上发送数据，从而每个时钟周期在每个数据信道上将发送两个或多个(例如，10个)数据比特。接收器中的自适应均衡电路均衡在时钟信道上接收的时钟信号，并对在每个数据信道上接收的信号应用相同的均衡。

在另一类实施例中，本发明是一种自适应均衡方法，该方法包括以下步骤：通过串行链路向包括一组自适应均衡滤波器的接收器发送信号，其中这组自适应均衡滤波器包括第一均衡滤波器；在包括第一均衡滤波器的控制环中生成均衡控制信号，而第一均衡滤波器用于均衡其中一个通过链路向接收器发送的信号；通过以至少部分地由均衡控制信号确定的方式在第一均衡滤波器中均衡所述的其中一个信号来生成第一已均衡信号；以至少部分地由均衡控制信号确定的方式，在所述的一组自适应均衡滤波器中除第一均衡滤波器以外的另一不同的自适应均衡滤波器中均衡通过链路向接收器发送的其它每一个信号。

在优选实施例中，本发明的自适应均衡电路被配置成对在DVI或HDMI链路的三个数据信道中的每一个上接收的数据信号、以及在链路的像素时钟信道上接收的像素时钟信号进行均衡。自适应均衡电路对这四个信号中的每一个应用相同的均衡滤波器。这些数据信号指示视频数据，并且可选地还指示其它数据(诸如音频数据)。时钟信号的频率是在每个数据信道上接收的数据信号的比特率的十分之一，但时钟信号和每个数据信号是通过从源到接收器的几乎相同的路径传播的。因此，对每个信道应用相同(或基本相同)的均衡滤波器是合适的。根据本发明，应用自适应均衡方案来均衡时钟信号(在时钟信道上接收)，并对每个数据信道应用相同的均衡。

附图说明

图1是用于在DVI链路(包括一个TMDS链路)上发送数据的常规系统的简化框图。该系统包括发送器、接收器、以及发送器与接收器之间的电缆。

图2是体现本发明的系统的简化框图。

图3是可由图2的发送器101的优选实现发送的数据和时钟信号的波形(图3的上两个波形)、以及由图2的接收器103的优选实现接收(均衡前)的这些数据和时钟信号的波形(图3的下两个波形)。所发送的数据信号(“数据”)的比特率是所发送的时钟信号(“CLK”)的频率的十倍。

图4是图2的电路110的优选实现的框图，该电路包括本发明的自适应均衡电路的一个实施例。

图5A是图2的典型实现的每一个数据和时钟信道的传递函数。在图5A、5B和5C中，“fspeed”是在图2的该实现的每个数据信道上发送的数据的比特率。

图5B是由图4的电路(在图2的实现中，其信道具有图5A的传递函数)的每个均衡块40、41、42和43应用于其输入处接收到的数据或时钟信号的均衡滤波器的传递函数。增益在频率到达截止频率(大于fspeed/2)之前随频率提高而增大。

图5C是图5A和图5B的传递函数之积的曲线图。图5C中所示的总增益(作为频率的函数)最高到大于fspeed/2的值的频率处是均一的。

图6是从图4的电路的块43输出的典型的已均衡时钟信号的一组三个波形。最上面的波形是来自于由块43对时钟信号的欠均衡，中间的波形是来自于块43对时钟信号的过均衡，而最下面的波形是来自于块43对时钟信号的最优均衡。图6中的采样时间t＝1和t＝3是均衡控制信号生成电路54的优选实施例在每个时钟周期里对每个已均衡时钟信号进行采样的时间。

图7是图4的均衡控制电路54的优选实施例的框图。

图8是包括本发明的自适应均衡电路的另一实施例的均衡与数据提取电路的框图。

图9是包括本发明的自适应均衡电路的另一实施例的均衡与数据提取电路的框图。

具体实施方式

在优选实施例中，本发明是一种对在多信道串行链路的不同信道上发送的时钟和数据信号执行自适应均衡的方法和装置，其中该链路包括一个时钟信道(时钟信号在该信道上传播)和至少一个数据信道。数据信号在每个数据信道上被串行地发送。在替换实施例中，本发明是一种对在多信道串行链路上发送的固定模式信号和至少一个其它信号执行自适应均衡的方法和装置。以下对优选实施例的描述也适用于替换实施例，所需的细微修改对于本领域普通技术人员将是显而易见的(例如，将对所发送的时钟信号的引用替换为对所发送的固定模式信号的引用)。

图2是体现本发明的系统的简化框图。图2的系统包括发送器101、接收器103、以及连接在发送器101与接收器103之间的电缆102(包括连接器105和106)。发送器101在电缆102上串行地发送数据(通常是视频数据和音频数据)的三个信道：第一数据信道(标为“R”信道，也称为“红”信道)；第二数据信道(标为“G”信道，也称为“绿”信道)；以及第三数据信道(标为“B”信道，也称为“蓝”信道)。发送器101还在时钟信道(标为“CLK”信道)上发送时钟信号(通常是在R、G和B信道上发送的视频数据所用的像素时钟)。

接收器103包括均衡与数据提取电路110。电路110被配置成对R、G、B和CLK信道中的每一个上所接收的信号执行自适应均衡，并使用已均衡的时钟信号来从每个已均衡的数据信号恢复比特流。在图2中，从在红信道上接收的已均衡数据信号恢复的比特流被标为“R数据”，从在绿信道上接收的已均衡数据信号恢复的比特流被标为“G数据”，而从在蓝信道上接收的已均衡数据信号恢复的比特流被标为“B数据”。

发送器101与接收器103之间的串行链路可以是DVI或HDMI链路，在此情形中在R、G、B和CLK信道中的每一个上所发送的信号是在导体对上发送的差分信号。在发送器101与接收器103之间的串行链路是DVI或HDMI链路的情形中，在CLK信道及R、G和B信道中的任何一个上发送的数据和时钟信号的波形可类似于图3的上面两个波形。所发送的数据信号(图3中标为“数据”)的比特率是所发送的时钟信号(图3中标为“CLK”)的频率的十倍。但是，接收器103所接收的实际信号因发送器101中的PCB迹线和连接器，并因电缆102而衰减。所接收的衰减的数据和时钟信号在于均衡与数据提取电路110中经受均衡之前，其波形可类似于图3的下面两个波形。

图4是图2的电路110的优选实现的框图。如所示地连接的图4的元件40、41、42、43、53和54是本发明的自适应均衡电路的一个实施例。

在图4中，均衡块40响应于均衡控制信号生成电路54所生成的控制信号CTL来对在图2的数据信道R上接收的信号进行均衡。均衡块41响应于均衡控制信号生成电路54所生成的控制信号CTL来对在图2的数据信道G上接收的信号进行均衡，均衡块42响应于均衡控制信号生成电路54所生成的控制信号CTL来对在图2的数据信道B上接收的信号进行均衡，而均衡块43响应于均衡控制信号生成电路54所生成的控制信号CTL来对在图2的时钟信道上接收的像素时钟信号进行均衡。优选的是，块40、41、42和43是相同的，从而它们响应于相同的输入信号生成相同的输出(如果对每个块断言相同的控制信号CTL)。块40、41、42和43每一个都对输入信号应用均衡滤波器，因此在本文中每个块有时被称为“均衡滤波器”。

控制信号CTL由电路54将在以下描述的方式生成，包括通过使用由锁相环电路(PLL)53生成的采样边沿对从块43输出的已均衡时钟信号CLK进行采样。块40、41、42和43每一个都使用相同的控制信号CTL以相同方式来对在时钟信道上接收的CLK信号和在R、G和B信道上接收的数据信号进行均衡。

向PLL 53断言由块43生成的已均衡时钟信号。从PLL 53向数据采样块50、51和52中的每一个断言此时钟信号的稳定化版本及其延迟版本。

块50使用来自PLL 53的稳定化时钟信号(及其延迟版本)对来自块40的已均衡数据信号进行采样，并对数据跟踪与提取块60断言所得的样本序列。响应于此，块60输出恢复的数据比特序列(在图2和4中标为“R数据”的比特流)。块51使用来自PLL 53的稳定化时钟信号(及其延迟版本)对来自块41的已均衡数据信号进行采样，并对数据跟踪与提取块61断言所得的样本序列。响应于此，块61输出恢复的数据比特序列(在图2和4中标为“G数据”的比特流)。块52使用来自PLL 53的稳定化时钟信号(及其延迟版本)对来自块42的已均衡数据信号进行采样，并对数据跟踪与提取块62断言所得的样本序列。响应于此，块62输出恢复的数据比特序列(在图2和4中标为“B数据”的比特流)。

图5A是图2的系统的典型实现的每一个数据和时钟信道的传递函数。在图5A、5B和5C中，“fspeed”是在图2的这一实现的每个数据信道上发送的数据的比特率。如5A中可显见的，在每个数据和时钟信道上发送的信号随其频率增大衰减也更严重(在通过信道传输期间)。

图5B是图4的电路的每个均衡块40、41、42和43对在其输入处接收的数据或时钟信号应用的均衡滤波器的传递函数(在图2的实现中具有图5A的传递函数)。增益随着频率增大而增大，直至频率到达截止频率(大于fspeed/2)。图5C是图5A和图5B的传递函数之积的曲线图。如从图5C可显见的，对从每个块40、41、42和43输出的已均衡信号应用的总增益(作为从发送器101向接收器103发送、并由接收器103中的均衡电路均衡的结果)在频率到达大于fspeed/2的一些频率处是均一的。

图6是从图4的电路的块43输出的典型的已均衡时钟信号的一组三个波形。最上面的波形来自于块43对时钟信号的欠均衡，中间的波形来自于块43对时钟信号的过均衡，而最下面的波形来自于块43对时钟信号的最优均衡。

在一类优选实施例中，均衡控制信号生成电路54在每个时钟周期的前半周期(或后半周期)里对从块43输出的每个已均衡时钟信号采样两次，并生成指示已均衡时钟信号的这两个采样值之差的控制信号CTL。例如，电路54的这一实施例在一个时钟周期里对图6的欠均衡时钟信号值采样两次，以在时间t＝1产生样本“a1”，并在时间t＝3产生样本“b1”，并生成指示正值的控制信号CTL(例如，CTL指示采样时钟值“b1”减去采样时钟值“a1”)。响应于CTL的这一正值，块40、41、42和43全部对在其输入处接收的信号应用更多的均衡。

类似地，电路54的同一实施例在一个时钟周期里对图6的过均衡时钟信号采样两次，以在时间t＝1产生样本“a2”，并在时间t＝3产生样本“b2”，并产生指示负值的控制信号CTL(例如，CTL指示采样时钟值“b2”减去采样时钟值“a2”)。响应于CTL的这一负值，块40、41、42和43全部对在其输入处接收的信号应用较少的均衡。

电路54的同一实施例在一个时钟周期里对图6的最优均衡时钟采样两次，以在时间t＝1产生样本“a3”，并在时间t＝3产生样本“b3”，并生成等于0的控制信号CTL(例如，CTL指示采样值“b3”减去相等的采样值“a3”)。响应于CTL＝0，块40、41、42和43对在其输入处接收的信号应用量不变的均衡。

图7是属于上述一类的均衡控制信号生成电路54的一个实施例的框图。电路54的图7的实施例响应于其定时由从块43输出的已均衡时钟信号的延迟的稳定化版本确定的控制信号而进行操作。

在优选实现中，PLL 53被配置成生成来自块43的已均衡时钟信号的稳定化版本(“稳定化”时钟)、以及稳定化时钟的L个延迟版本(其中L≥1)，其中稳定化时钟的每个延迟版本具有不同的相位。使稳定化时钟的边沿与从块43输出的已均衡时钟的渡越边沿对齐，并且稳定化时钟的第L个延迟版本相对于稳定化时钟延迟L×(36)度。例如，PLL 53的一个优选实现生成在t＝0(图6中所示的时标)有下降沿的稳定化时钟，该下降沿是已均衡时钟的正向过零(如图6中所示)，并且还生成在t＝1、t＝2、t＝3、t＝4、t＝0’、t＝1’、t＝2’、t＝3’和t＝4’(图6中所示的时标)有下降沿的稳定化时钟的九个延迟版本。

PLL 53向每个数据采样块50、51和52断言稳定化时钟及其九个延迟版本，以用于对从块40、41和42输出的已均衡数据信号进行采样。

由PLL 53的这一实现向均衡控制信号生成电路54断言稳定化时钟的第一、第三和第五延迟版本(在图6中的t＝1、t＝3和t＝0’有下降沿)。具体而言，向图7的采样/保持单元70的一个输入断言稳定化时钟的第一延迟版本(图7中标识为信号f1)，向图7的采样/保持单元73的一个输入断言稳定化时钟的第三延迟版本(图7中标识为信号f2)，并向图7的采样/保持单元73的一个输入断言稳定化时钟的第五延迟版本(图7中标识为信号f3)。

由此，单元70在信号f1的每个下降沿(即，在已均衡时钟信号的每个上升沿之后有36度的相位延迟)对已均衡时钟信号(来自块43)进行采样以产生样本“a”，而单元71在信号f2的每个下降沿(即，在已均衡时钟信号的每个上升沿之后有108度的相位延迟)对已均衡时钟信号(来自块43)进行采样以产生样本“b”。由单元71和72向减法电路72断言指示这两个样本“a”和“b”的信号。响应于此，电路72向采样/保持单元73的输入断言指示“b”减去“a”的值的输出。单元73在信号f3(即，在来自块43的已均衡时钟信号的每个上升沿之后有180度的相位延迟)的每个下降沿对后一个值进行采样。单元73的输出在低通滤波器74中被低通滤波，并向每个块40、41、42和43(如图4中所示)断言滤波器74的输出(控制信号CTL)。

在图4的一些实现中，均衡控制信号生成电路54跟踪不同值的序列(每个不同的值指示稳定化时钟的连续样本之差)，并响应于差值序列生成控制信号CTL。通过在知悉系数(差值)变化的历史的情况下生成控制信号CTL，而不是响应于一个瞬间所产生的单个差值生成控制信号CTL，就可使均衡量沿最优方向更可靠地改变。例如，如果是响应于单个差值而产生控制信号CTL(例如，等于该单个差值)，则所应用的均衡量可能会不如所愿地收敛到局部最优而不是全局最优，或可能振荡而不是收敛到单个值。如果是响应于差值序列而生成控制信号CTL，则能可靠地找到均衡控制的最优方向，并且通常可控制所应用的均衡量以使其收敛到较佳的局部最优量(在信号CTL是响应于单个差值而生成的情况下可获得)或收敛到全局最优量。

在图4的一些实现中，均衡控制信号生成电路54生成指示稳定化时钟的连续样本之和(以及之差)的控制信号CTL。例如，电路54可生成指示由稳定化时钟的样本序列之和(例如，稳定化时钟最近的两个样本、或是最近的N个样本之和，其中N大于2)归一化的稳定化时钟最近的两个样本之差的信号CTL。通过用近期样本之和来对样本之间的每个差值进行归一化，本发明的系统就可处理具有较大的动态范围的信号。

在图4的一些实现中，块53是延迟锁相环(“DLL”)而不是PLL。当被实现为DLL时，块53将生成已均衡时钟信号(来自块43)的稳定化版本，以及此稳定化的已均衡时钟信号的多个延迟版本(每一个都具有不同的相位)。DLL通常可用比PLL低的成本来实现(在两个电路都是用于响应于同一输入时钟而操作的场合)，并且通常在输入时钟有很多抖动时能提供较少的相位滞后(与PLL相比)。

使用除PLL或DLL电路以外的其它电路来产生所需的已均衡时钟信号(或已均衡时钟信号的稳定化版本)的多个延迟版本也在本发明的范围之内。

在图4的实施例的变型方案中，减法电路72由(向采样/保持单元73的输入)断言指示样本“b”是大于、小于还是等于样本“a”的输出的比较电路所取代。在这一情形中，控制信号CTL在任何时候将有三个离散值中的一个。

因为对于给定的配置，控制信号CTL不会迅速改变，所以图4的控制环(即，包括元件43、53和54的环)的低带宽通常是合适的。

因为在块43的输出处断言的已均衡时钟信号(或是在参考图4和7所描述的实施例的变型方案中向本发明的均衡控制信号生成电路断言的其它已均衡固定模式信号)通常在周期与周期之间不会显著改变，所以在减法电路72中所减去的值无需在已均衡时钟信号的同一周期里采样。这减少了对采样/保持单元70和71(以及图4的电路54的其它实现的相应电路)的要求，并减低了图7的减法电路72的所需速度(以及图4的电路54的替换实现的相应电路)。

在图7的实施例中，以固定相位来对已均衡时钟进行采样。但是，对于本发明的替换实施例未必为真。例如，在一些实施例中，是以数个不同相位中的任何一个(即，周期与周期间以不同的相位)，或以有效地在每个时钟周期对其进行采样的任何预定义模式来对已均衡时钟进行采样。可预定义这一模式来帮助实现根据本发明的均衡的全局最优化。

更一般地，在本发明的自适应均衡电路的优选实施例中，均衡滤波器之一均衡一个信号(通常是固定模式信号)，由此生成第一已均衡信号(通常是已均衡固定模式信号)，其它每个均衡滤波器均衡另一信号(例如，数据信号)，并且控制电路响应于第一已均衡信号生成均衡控制信号。第一已均衡信号可以是已均衡固定模式信号，该信号可以但不一定要是已均衡时钟信号。在一些优选实施例的操作中，本发明的自适应均衡电路均衡在DVI或HDMI链路的像素时钟信道上接收的像素时钟信号(由此生成已均衡的时钟信号)以及在链路的三个数据信道中的每一个上接收的数据信号，而其控制电路响应于已均衡时钟信号生成均衡控制信号(在均衡所有数据信号和像素时钟信号时使用)。

在使用中，接收器的典型实施例(包括本发明的自适应均衡电路的一个实施例)由DVI或HDMI链路耦合到发送器(或其它多信道串行链路)，而发送器在具有相同或几乎相同的传递函数(所发送的振幅是频率的函数)的链路信道上发送时钟信号(或其它固定模式信号)和数据信号。通常，发送器使用时钟信号来发送数据信号(例如，发送器使用时钟信号的每一个都具有不同相位的延迟版本以及时钟信号本身来发送数据信号)，并且数据信号具有高于时钟信号的频率(例如，是其倍数)的比特率。在接收器中，自适应均衡电路的控制电路对时钟信号的已均衡版本进行采样以生成供自适应均衡电路的所有均衡滤波器使用的均衡控制信号。

优选的是，本发明的自适应均衡电路的控制电路包括被配置成生成“稳定化”信号(即已均衡固定模式信号的稳定化版本)以及稳定化信号的多个延迟版本(每个都具有不同相位)的PLL。控制电路还包括控制信号生成电路，它被耦合以接收稳定化信号的所有或一些延迟版本(例如，稳定化信号的两个延迟版本)和已均衡固定模式信号本身。控制信号生成电路被配置成使用从PLL接收的稳定化信号的至少两个延迟版本中的每一个来对已均衡固定模式信号进行采样，并从已均衡固定模式信号的样本生成均衡控制信号。

在一些优选实施例中，稳定化信号是已均衡时钟信号的稳定化版本，并且控制信号生成电路每时钟周期(即，已均衡时钟信号的每个周期)在相对于已均衡时钟信号的最近过零时间的不同时间(在同一半周期中)获取已均衡时钟信号的两个样本。控制信号生成电路通过比较这两个样本或从一个样本减去另一个样本(并可选地对此比较或减法的结果进行滤波)来生成均衡控制信号。均衡控制信号指示已均衡时钟信号的均衡状况，并被用来控制自适应均衡电路的每个均衡滤波器。在均衡控制信号指示等于一个时钟周期中所产生的每对样本之差(或与其成比例)的值的实现中，自适应均衡电路实现用于将样本对之差最小化并由此来实现时钟信号最优均衡的控制环。当自适应均衡电路被耦合以接收并均衡在多信道串行链路的不同信道(这些信道全部具有相同或相似的传递函数)上发送的数据信号和时钟信号时，使用均衡控制信号来均衡数据信号以及时钟信号可实现每个数据信号以及时钟信号的最优(或近似最优)均衡。

在上一节所描述的实现的变型方案中，控制信号生成电路在不同时钟周期获取已均衡时钟信号的两个样本(例如，一个是在已均衡时钟信号的最近正向过零之后的第一时间的第一个周期里，而另一个是在已均衡时钟信号最近正向过零之后的第二时间的另一个周期里)，并通过比较这两个样本或从一个样本减去另一个(并可选地对该比较或减法的结果进行滤波)来生成均衡控制信号。在上一节所描述的实现的其它变型方案中，控制信号生成电路每个时钟周期(或在每组M个连续时钟周期里，其中M≥2)获取已均衡时钟信号的N个样本(其中N≥2)，并通过处理这N个样本来生成均衡控制信号。

在上两节中所描述的一些实现中，控制信号生成电路在相对于已均衡时钟信号周期起始的固定时间(例如，在已均衡时钟信号最近的正向过零之后的固定时间)获取已均衡时钟信号的每个样本。在上两节中所描述的其它几个实现中，控制信号生成电路在已均衡时钟信号的周期里的可变时间(例如，在一个周期里最近正向过零之后的第一时间，然后在另一个周期里最近正向过零之后的第二时间)获取已均衡时钟信号的样本。后一类实现的示例是均衡控制电路54的图7的实现的变型方案使用采样/保持单元70在第一已均衡时钟周期里在(已均衡时钟)正向过零之后的第一时间对已均衡时钟(从块43输出)进行采样，并使用采样/保持单元71在接下来的已均衡时钟周期里在正向过零之后的第二时间对已均衡时钟进行采样。

本发明图4的实施例被配置成假定电路54所接收的输入信号是已均衡的时钟信号(一种已均衡固定模式信号)。由此，电路54可具有简单的配置(例如，参考图7所描述的配置)，用于响应于输入信号生成均衡控制信号CTL。

接下来参考图8，我们描述另一类实施例，其中本发明的自适应均衡电路包括：至少两个均衡滤波器，每一个被耦合并配置成以至少部分地由均衡控制信号决定的方式来均衡不同的信号；以及控制电路(例如，图8的电路85)，用于产生供所有均衡滤波器使用的均衡控制信号。在图8中，均衡块80响应于均衡控制信号生成电路85所生成的控制信号CTL对在串行链路的一个信道上接收的信号(“输入2“)进行均衡，而均衡块81响应于控制信号CTL对在串行链路的另一个信道上接收的信号(“输入1“)进行均衡。优选的是，块80和81是相同的，从而它们响应于相同的输入信号产生相同的输出(如果对每一个块断言了相同的控制信号CTL)。块80和81每一个对输入信号应用均衡滤波器，由此在本文中每个块有时被称为“均衡滤波器”。

时钟生成电路84向每个数据采样块82和83、并对均衡控制信号生成电路85断言时钟信号及其延迟版本。

控制信号CTL由电路85以如以下将描述的方式生成，包括通过使用由电路84生成的时钟确定的采样边沿来对从块81输出的已均衡信号进行采样。

块82使用来自电路84的时钟信号(及其延迟版本)对来自块80的已均衡信号进行采样，并对数据跟踪与提取块86断言所得的样本序列。响应于此，块86输出恢复数据比特序列(该比特流在图8中标为“数据2”)。块83使用来自电路84的时钟信号(及其延迟版本)对来自块81的已均衡信号进行采样，并向数据跟踪与提取块87断言所得的样本序列。响应于此，块87输出恢复的数据比特序列(该比特流在图8中标为“数据1”)。

电路85被配置成监控其从块81接收的输入信号以标识输入信号中预定的固定模式的每一次出现。例如，块85的一些实现被配置成标识输入信号中指示具有预定模式的比特序列的每个片段(每个“固定模式片段”)，并将每个固定模式片段视为已均衡固定模式信号。

电路85还被配置成使用从电路84接收的时钟信号来对输入信号进行采样，仅使用其中一些样本来生成均衡控制信号CTL，并丢弃其它样本。通常，电路85周期性地生成输入信号样本组(每组样本包括输入信号的至少一个样本)，仅使用是输入信号中固定模式片段的样本的那些样本来生成信号CTL，并丢弃其它样本。通常，电路85包括用于标识输入信号中预定的固定模式的每一次出现的逻辑，并且电路85被配置成临时存储输入信号的每个样本，仅使用该逻辑确定是从输入信号的固定模式片段生成的那些临时存储的样本来生成信号CTL，并丢弃所有其它临时存储的样本。在一些实现中，在块81的输出处断言(并由电路85接收)的已均衡信号是指示特殊字符和数据字的序列的已均衡数据信号，并且其中一个特殊字符(或者两个或多个特殊字符的序列)指示预定的固定模式。例如，特殊字符可以是通过DVI链路发送的类型的特殊字符，或是通过诸如光纤信道链路等IBM编码串行链路发送的类型的逗点字符等。

我们接下来讨论另一类实施例，其中本发明的自适应均衡电路包括：至少一个均衡滤波器，它们被耦合并配置成以至少部分地由均衡控制信号决定的方式来均衡信号；以及控制电路，用于生成均衡控制信号。图9的电路是这一实施例的一个示例，并且因其不包括图8的元件80、82和86而与图8有所区别。图9的电路所有与图8的对应元件以相同附图标记表示的元件与图8的这些元件相同，并且其描述将不再重复。例如，图9的均衡控制信号生成电路85与图8的电路85(以相同方式)生成相同的均衡控制信号CTL。通常，图9的电路85包括用于标识其从块81接收的输入信号中预定的固定模式的每一次出现的逻辑，并且图9的电路85被配置成临时存储输入信号的每个样本，仅使用该逻辑确定是从输入信号的固定模式片段生成的那些临时存储的样本来生成信号CTL，并丢弃所有其它临时存储的样本。图9的电路85仅向均衡滤波器81断言信号CTL，因为图9不包括其它的均衡滤波器。图9的电路在接收器中有助于对在串行链路的单个信道上接收的信号进行均衡(并从其提取数据)，而图8的电路在接收器中有助于对在多信道串行链路的两个信道上接收的信号进行均衡(并从其提取数据)。

在一类实施例中，本发明是一种自适应均衡方法，包括以下步骤：

(a)通过串行链路向包括一组自适应均衡滤波器的接收器发送信号，其中该组自适应均衡滤波器包括第一均衡滤波器(例如，图4的滤波器43)；

(b)在第一均衡滤波器操作以均衡通过链路向接收器发送的信号中的一个时，在包括第一均衡滤波器的控制环(例如，包括图4的元件43、53和54的控制环)中生成均衡信号，；

(c)通过以至少部分地由均衡控制信号来确定的方式在第一均衡滤波器中均衡所述的一个信号来生成第一已均衡信号；以及

(d)以至少部分地由均衡控制信号来确定的方式，在所述组中除第一均衡滤波器以外的不同的自适应均衡滤波器中均衡通过链路向接收器发送的其它每一个信号。

在该方法的一些实施例中，链路是多信道串行链路，并且步骤(a)包括通过链路的不同信道来发送每一个信号的步骤。在该方法的一些实施例中，链路是包括具有至少基本相同的传递函数的一组信道的多信道串行链路，步骤(a)包括在所述一组信道的不同信道上发送每一个信号的步骤，并且所述一组自适应均衡滤波器的每个自适应均衡滤波器与所述的一组自适应均衡滤波器中的其它每一个自适应均衡滤波器至少基本相同。

在该方法的一些实施例中，链路是包括时钟信道和至少一个数据信道的多信道串行链路，步骤(a)包括通过时钟信道向接收器发送时钟信号，以及通过数据信道向接收器发送数据信号的步骤，而步骤(b)包括在第一均衡滤波器操作以均衡时钟信号时在控制环中生成均衡控制信号的步骤。优选的是，步骤(c)中所生成的第一已均衡信号是已均衡时钟信号，已均衡时钟信号是时钟信号的已均衡版本，并且步骤(b)包括通过在所述已均衡时钟信号的每个周期在每个所述周期里的不同时间对已均衡时钟信号采样至少两次；以及响应于样本生成均衡控制信号的步骤。

在该方法的一些实施例中，链路是包括至少第一信道和第二信道的多信道串行链路，步骤(a)包括通过第一信道向接收器发送固定模式信号，以及通过第二信道向接收器发送另一信号的步骤，并且步骤(b)包括在第一均衡滤波器操作以均衡固定模式信号时在控制环中生成均衡控制信号的步骤。优选的是，步骤(c)中所生成的第一已均衡信号是已均衡固定模式信号，已均衡固定模式信号是固定模式信号的已均衡版本，并且步骤(b)包括通过在所述已均衡固定模式信号的每个周期在所述每个周期的不同时间对已均衡固定模式信号采样至少两次来生成已均衡固定模式信号；以及响应于样本生成均衡控制信号的步骤。

在另一类实施例中，本发明是一种自适应均衡方法，包括以下步骤：(a)通过串行链路向包括自适应均衡滤波器的接收器发送信号；(b)在均衡滤波器操作以均衡通过链路向接收器发送的信号时，在包括均衡滤波器的控制环中生成均衡控制信号；以及(c)通过以至少部分地由均衡控制信号确定的方式在均衡滤波器中均衡所述信号来生成已均衡信号，其中步骤(b)包括以下步骤：生成已均衡信号的样本；标识已均衡信号的至少一个固定模式片段，其中每个所述固定模式片段是已均衡信号中指示预定的固定模式的片段；以及仅使用样本的一个子集而不使用不是所述固定模式片段的样本的任何样本来生成均衡控制信号。在此类的一些实施例中，步骤(b)包括以下步骤：临时存储每个样本；标识临时存储的样本中是所述至少一个固定模式片段的样本的那些样本；以及不使用临时存储的样本中不是所述固定模式片段的样本的任何样本来生成均衡控制信号。

应当理解，尽管本文中示出并描述了本发明的一些实施例，但是本发明是由所附权利要求书定义的，而不是被限定于所描述和示出的特定实施例。

Claims (9)

1.一种用于均衡至少两个信号的自适应均衡电路，包括：

至少两个均衡滤波器，每一个被耦合并配置成以至少部分地由均衡控制信号来确定的方式来均衡所述信号中不同的一个，其中所述滤波器中的一个被耦合并配置成以至少部分地由所述均衡控制信号来确定的方式响应于所述的其中一个信号来生成第一已均衡信号；以及

控制电路，被耦合并配置成响应于所述第一已均衡信号而不响应由所述的一个滤波器以外的其它滤波器产生的已均衡信号生成所述均衡控制信号，并对所有所述滤波器提供所述均衡控制信号，其中所述一个信号是表示预定的固定模式的固定模式信号，所述的其中一个滤波器被配置成生成已均衡固定模式信号以响应所述固定模式信号，而所述控制电路被配置成生成所述均衡控制信号以响应于所述已均衡固定模式信号。

2.如权利要求1所述的用于均衡至少两个信号的自适应均衡电路，其特征在于，每个所述滤波器被配置成被耦合到多信道串行链路的不同的信道以接收通过所述链路传播的信号中不同的一个。

3.如权利要求1所述的用于均衡至少两个信号的自适应均衡电路，其特征在于，所述控制电路包括：

被配置成生成所述已均衡固定模式信号的样本并响应于所述样本生成所述均衡控制信号的电路，其中通过在所述已均衡固定模式信号的每个周期内不同的时间采样至少两次来生成所述已均衡固定模式信号的样本。

4.如权利要求1所述的用于均衡至少两个信号的自适应均衡电路，其特征在于，所述控制电路包括：

被配置成通过在所述已均衡固定模式信号的周期内的可变时间对所述已均衡固定模式信号进行采样来生成所述已均衡固定模式信号的样本，并响应于所述样本生成所述均衡控制信号的电路。

5.如权利要求1所述的用于均衡至少两个信号的自适应均衡电路，其特征在于，所述控制电路包括：

被配置成通过对已均衡固定模式信号进行采样来生成所述已均衡固定模式信号的样本对，以使得每个所述样本对中的样本是在所述已均衡固定模式信号的不同周期里获取，且所述每个样本对中的每个样本是在相对于获取所述样本的周期的起始的不同时间获取，并被配置成响应于所述样本对生成所述均衡控制信号的电路。

6.一种自适应均衡系统，包括：

发送器；

接收器；以及

耦合在所述发送器与接收器之间的多信道串行链路，其中所述发送器被配置成通过所述链路向所述接收器发送信号，所述接收器被配置成接收并均衡所述信号，并且所述接收器包括：

至少两个自适应均衡滤波器，每一个被耦合并配置成以至少部分地由均衡控制信号确定的方式来对通过所述链路发送的所述信号中的不同一个进行均衡，所述的其中一个滤波器被配置成以至少部分地由所述均衡控制信号确定的方式，响应于所述信号中的一个生成第一已均衡信号；以及

控制电路，它被耦合到所述滤波器，并被配置成响应于所述第一已均衡信号而不响应由所述的一个滤波器以外的其它滤波器产生的已均衡信号生成所述均衡控制信号，并向所有所述滤波器提供所述均衡控制信号，其中所述一个信号是表示预定的固定模式的固定模式信号，所述的其中一个滤波器被配置成生成已均衡固定模式信号以响应所述固定模式信号，而所述控制电路被配置成生成所述均衡控制信号以响应于所述已均衡固定模式信号。

7.一种自适应均衡电路，包括：

至少一个均衡滤波器，被耦合并配置成通过以至少部分地由均衡控制信号确定的方式均衡信号来生成已均衡信号；以及

控制电路，被耦合并配置成响应于所述已均衡信号生成所述均衡控制信号，并向所述均衡滤波器提供所述均衡控制信号，

其中所述控制电路被配置成生成所述已均衡信号的样本，以标识所述已均衡信号的至少一个固定模式片段，每个所述固定模式片段是所述已均衡信号中指示预定的固定模式的片段，并被配置成仅使用所述样本的一个子集而不使用不是所述固定模式片段的样本的任何样本来生成所述均衡控制信号。

8.一种接收器，它被配置成耦合到串行链路以接收发送器通过所述链路发送的信号，所述接收器包括：

输入部分，它被配置成被耦合到所述链路以接收所述信号；

至少一个自适应均衡滤波器，它被耦合到所述输入部分，并被配置成通过以至少部分地由均衡控制信号确定的方式来均衡在所述输入部分接收的所述信号来生成已均衡信号；以及

控制电路，它被耦合并配置成响应于所述已均衡信号来生成所述均衡控制信号，并向所述自适应均衡滤波器提供所述均衡控制信号，

其中所述控制电路被配置成生成所述已均衡信号的样本，以标识所述已均衡信号的至少一个固定模式片段，每个所述固定模式片段是所述已均衡信号中指示预定的固定模式的片段，并被配置成仅使用所述样本的一个子集，而不使用不是所述固定模式片段的样本的任何样本来生成所述均衡控制信号。

9.一种自适应均衡方法，包括以下步骤：

(a)通过串行链路向包括自适应均衡滤波器的接收器发送信号；

(b)在所述均衡滤波器操作以均衡通过所述链路向所述接收器发送的信号时，在包括所述均衡滤波器的控制环中生成均衡控制信号，以及

(c)通过以至少部分地由所述均衡控制信号确定的方式在所述均衡滤波器中均衡所述信号来生成已均衡信号，

其中步骤(b)包括以下步骤：

生成所述已均衡信号的样本；

标识所述已均衡信号的至少一个固定模式片段，每个所述固定模式片段是所述已均衡信号中指示预定的固定模式的片段；以及

仅使用所述样本的一个子集而不使用不是所述固定模式片段的样本的任何样本来生成所述均衡控制信号。

Images