CN1945801B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1945801B
CN1945801B CN2006101396872A CN200610139687A CN1945801B CN 1945801 B CN1945801 B CN 1945801B CN 2006101396872 A CN2006101396872 A CN 2006101396872A CN 200610139687 A CN200610139687 A CN 200610139687A CN 1945801 B CN1945801 B CN 1945801B
Authority
CN
China
Prior art keywords
annealing
time
impurity
semiconductor device
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101396872A
Other languages
English (en)
Other versions
CN1945801A (zh
Inventor
山本知成
久保智裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006251373A external-priority patent/JP5135743B2/ja
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN1945801A publication Critical patent/CN1945801A/zh
Application granted granted Critical
Publication of CN1945801B publication Critical patent/CN1945801B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode

Abstract

本发明的目的是提供一种能形成高性能MOS晶体管的半导体器件的制造方法，该制造方法包括以下步骤：在半导体衬底上经栅极绝缘膜形成栅电极(S1)；使用栅电极作为掩模，将杂质引入到半导体衬底中(S7)；将控制扩散的物质引入到半导体衬底中，以控制杂质扩散(S8)；在栅电极的各个侧表面上形成侧壁绝缘膜(S9)；使用栅电极和侧壁绝缘膜作为掩模，将杂质深深地引入半导体衬底中(S10)；通过使用快速热退火法的退火处理激活杂质(S11)；以及通过毫秒退火处理进一步激活杂质(S12)。

Description

半导体器件的制造方法
技术领域
本发明涉及一种半导体器件的制造方法，该半导体器件包含具有源极/漏极延伸结构的MOS(金属氧化物半导体)晶体管。
背景技术
近年来，人们希望开发一种激光退火技术作为代替快速热退火的下一代热处理工艺。这种技术是一种非平衡热处理工艺，是一种在几纳秒的极短时间内熔化再结晶工艺，其提供如下优点：当杂质在半导体中的固溶体受到过度限制时提供高电活性，而杂质在半导体中的固溶体通常受到温度和陡峭的杂质分布限制；以及可以形成低接触电阻的源极/漏极以及更浅且更陡峭的杂质扩散(延伸)区。
为了提高栅极长度进一步缩短的微型CMOS晶体管的性能，必须减小源极/漏极寄生电阻。源极/漏极寄生电阻可以大致分为四部分：即，在延伸区中经栅极绝缘膜与栅电极下层交叠的端部存在的交叠电阻Rov，在延伸区中存在的延伸电阻Rext，在深源极/漏极区存在的深源极/漏极电阻Rdp，以及在深源极/漏极区与硅化物膜之间存在的接触结电阻Rco。
[专利文献1]JP-A-2004-235603
[专利文献2]JP-A-2004-152888
[非专利文献1]Somit Talwar and David Markle，“Junction scaling usinglasers for thermal annealing”，in Solid State Tech.，July 2003，pp.83-86
[非专利文献2]A.Shima，Y.Wang，S.Talwar，and A.Hiraiwa，“Ultra-shallowjunction formation by non-melt laser spike annealing for 50-nm gate CMOS”，inVLSI Symp.Tech.Dig.，2004，pp.174-175
[非专利文献3]T.Ito，K.Suguro，M.Tamura，T.Taniguchi，Y.Ushiku，T.Iinuma，T.Itani，M.Yoshioka，T.Owada，Y.Imakoka，H.Murayama，and T.Kusuda，“Flash lamp annealing technology for ultra-shallow junction formation”，in Junction Technology，2002，IWJT.Extended Abstracts of the ThirdInternational Workshop on 2-3Dec.2002，pp.23-26
为了通过高度激活杂质来减小电阻Rext、Rdp和Rco，可以在注入杂质之后在高温下进行退火处理。然而，在高温下进行的退火处理同时使杂质扩散。杂质在横向上的浓度分布一般是扩散现象占主导地位。因此，如果在高温下通过加热进行退火处理，则不能获得陡峭的浓度分布，除此之外，电阻Rov增加。另一方面，如果退火处理在可以获得杂质的陡峭浓度分布的低温下进行，则不能高度激活杂质，并且电阻Rext、Rdp和Rco增加。因此，难以减小所有电阻Rext、Rdp、Rco和Rov，从而难以将源极/漏极中的寄生电阻减小到足够的程度。这样，在微型CMOS晶体管的栅极长度不长于30nm的情况下，难以实现高性能。
发明内容
因此，本发明的目的是提供一种能形成高性能MOS晶体管的半导体器件的制造方法.
通过一种半导体器件的制造方法来实现上述目的，该半导体器件的制造方法包括以下步骤：
在半导体衬底上经栅极绝缘膜形成栅电极；
使用栅电极作为掩模，将第一杂质引入到半导体衬底中；
将控制扩散的物质引入到半导体衬底中，以控制第一杂质扩散；
在将该第一杂质和该控制扩散的物质引入该半导体衬底中之后，在栅电极的各个侧表面上形成侧壁绝缘膜；
使用栅电极和侧壁绝缘膜作为掩模，将第二杂质引入到半导体衬底中，其中第二杂质的引入部分比第一杂质和控制扩散的物质深，第二杂质的导电类型与第一杂质相同；
在将该第二杂质引入到该半导体衬底中之后，进行第一次退火处理，以激活第一和第二杂质；以及
在进行该第一次退火处理之后，进行第二次退火处理，以进一步激活第一和/或第二杂质，其中第二次退火处理的退火时间不长于100毫秒。
通过另一种半导体器件的制造方法来进一步实现上述目的，该半导体器件的制造方法包括以下步骤：
在半导体衬底上经栅极绝缘膜形成栅电极；
使用栅电极作为掩模，将第一杂质引入到半导体衬底中；
进行第一次退火处理，以激活第一杂质，其中第一次退火处理的退火时间不长于100毫秒；
在栅电极的各个侧表面上形成侧壁绝缘膜；
使用栅电极和侧壁绝缘膜作为掩模，将第二杂质引入到半导体衬底中，其中第二杂质的引入部分比第一杂质深，该第二杂质的导电类型与第一杂质相同；以及
进行第二次退火处理，以进一步激活第一杂质，同时激活第二杂质。
此外，在本发明的半导体器件的制造方法中，在第二次退火处理之后进行退火时间不长于100毫秒的第三次退火处理。
本发明可以制造包含高性能MOS晶体管的半导体器件。
附图说明
图1是表示退火处理中退火温度、退火时间和杂质扩散长度之间的关系的曲线图；
图2是表示在使用LSA系统时的时间-温度分布的曲线图；
图3A和3B是表示在使用FLA系统和快速热退火系统时的时间-温度分布的曲线图；
图4是示意性地表示MOSFET的部分剖面结构的示意图；
图5是表示根据本发明第一实施例的半导体器件的制造方法的流程图；
图6A和6B是表示根据本发明第一实施例的半导体器件的制造方法的步骤的剖面图；
图7A和7B是表示根据本发明第一实施例的半导体器件的制造方法的步骤的剖面图；
图8A和8B是表示根据本发明第一实施例的半导体器件的制造方法的步骤的剖面图；
图9A和9B是表示根据本发明第一实施例的半导体器件的制造方法的步骤的剖面图；
图10A和10B是表示根据本发明第一实施例的半导体器件的制造方法的步骤的剖面图；
图11A和11B是示意性地表示MOS晶体管的延伸区的薄层电阻Rs的曲线图；
图12是示意性地表示MOS晶体管的结深Xj和薄层电阻Rs之间的关系的曲线图；
图13是示意性地表示从MOS晶体管衬底表面起的深度和其杂质浓度之间的关系的曲线图；
图14是表示MOS晶体管的栅极长度Lg和其阈值电压Vth之间的关系的曲线图；
图15A和15B是表示MOS晶体管的导通电流-截止电流特性的曲线图；
图16A和16B是表示MOS晶体管的源极/漏极寄生电阻的曲线图；
图17是表示硼浓度分布的曲线图；
图18是表示根据本发明第二实施例的半导体器件的制造方法的流程图；
图19A和19B是表示根据本发明第二实施例的半导体器件的制造方法的步骤的剖面图；
图20A和20B是表示根据本发明第二实施例的半导体器件的制造方法的步骤的剖面图；
图21A和21B是表示根据本发明第二实施例的半导体器件的制造方法的步骤的剖面图；
图22A和22B是表示根据本发明第二实施例的半导体器件的制造方法的步骤的剖面图；
图23是表示根据本发明第二实施例的半导体器件的制造方法的步骤的剖面图；
图24是表示pMOSFET的导通电流-截止电流特性的曲线图；
图25是表示根据本发明第三实施例的半导体器件的制造方法的流程图。
图26是表示nMOSFET的导通电流-截止电流特性的曲线图。
图27是表示MOSFET的部分剖面结构的示意图；以及
图28是表示半导体器件的制造方法的流程图。
具体实施方式
[本发明的预备说明]
图27表示MOSFET(MOS场效应晶体管)的部分剖面结构，该MOSFET在源极侧(或漏极侧)具有一般的延伸结构.参见图27，在半导体衬底102上经栅极绝缘膜104形成栅电极106，该栅电极106是依次层叠的多晶硅膜108和硅化物膜110的叠层.在栅电极106和栅极绝缘膜104的各个侧表面上形成侧壁绝缘膜112.在半导体衬底102中，通过浅浅地引入低浓度杂质，形成具有源极/漏极延伸区114的源极/漏极扩散层，该源极/漏极延伸区114形成浅结，并且通过深深地引入高浓度杂质，形成深源极/漏极区116.形成延伸区114是为了抑制短沟道效应，而形成深源极/漏极区116是为了减小源极/漏极寄生电阻.在源极/漏极扩散层上形成包括例如硅化钴或硅化镍的硅化物膜118.
图28是表示包含CMOS(互补MOS)晶体管的半导体器件的制造方法的流程图。参见图28，首先，通过使用STI(浅沟槽隔离)法在半导体衬底102上形成器件隔离区，并且对p型器件形成区和n型器件形成区进行分区(步骤S41)。接着，将n型杂质离子注入到p型器件形成区中，从而在其中形成n阱，并将p型杂质离子注入到n型器件形成区中，从而在其中形成p阱(步骤S42)。接着，将杂质离子注入到n阱和p阱中，从而控制将要形成的晶体管的阈值电压(步骤S43)。然后，在半导体衬底的整个表面上形成氧化物膜(步骤S44)。随后，在氧化物膜的整个表面上形成电极层(步骤S45)。之后，将电极层和氧化物膜图案化，从而形成栅电极106和栅极绝缘膜104(步骤S46)。
接下来，使用栅电极106作为掩模，将p型杂质离子浅浅地注入到p型器件形成区中，从而形成延伸区114(步骤S47)。之后，使用栅电极106作为掩模，将n型杂质离子浅浅地注入到n型器件形成区中，从而形成延伸区114(步骤S47)。接下来，在栅电极106的各个侧表面上形成侧壁绝缘膜112(步骤S48)。使用栅电极106和侧壁绝缘膜112作为掩模，将p型杂质离子深深地注入到p型器件形成区中，从而形成深源极/漏极区116(步骤S49)。之后，使用栅电极106和侧壁绝缘膜112作为掩模，将n型杂质离子深深地注入到n型器件形成区中，从而形成深源极/漏极区116(步骤S49)。这样，形成具有延伸区114和深源极/漏极区116的源极/漏极扩散层。
接着，使用快速热退火(瞬间RTA)系统进行退火处理(热处理)，以激活注入的杂质(步骤S50)。接着，分别在栅电极106的上层和源极/漏极扩散层上形成硅化物膜110和118(步骤S51)。之后，形成预定布线结构(步骤S52)。经过上述步骤，制成包含CMOS晶体管的半导体器件。
如果结深相同，则随着杂质的激活增加，电阻Rext、Rdp和Rco减小。另一方面，为了减小电阻Rov，杂质在横向(图27中的左右方向)上的浓度分布必须是非常陡峭的。例如，浓度梯度必须使得在沟道方向上从延伸区114起的3nm范围内杂质浓度从大约1×1019cm-3减小到大约1×1018cm-3。
[第一实施例]
下面参照图1-16B介绍根据本发明第一实施例的半导体器件的制造方法。首先，下面将介绍根据本实施例的半导体器件的制造方法的原理。本实施例的第一特征在于，通过使用快速热退火系统进行第一次退火处理，并在第一次退火处理之后，通过使用LSA(激光瞬间退火)系统或FLA(闪光灯退火)系统进行退火时间不长于100毫秒的第二次退火处理。本实施例的第二特征在于，将控制扩散的物质引入到源极/漏极扩散层中，用于控制杂质在延伸区中扩散。即，本实施例具有组合上述第一特征和第二特征的特征。
首先，下面介绍本实施例的第一特征。图1是表示在退火处理中退火温度、退火时间和掺杂剂(硼)扩散长度之间的关系的曲线图，其中横坐标表示退火温度(℃)，而纵坐标表示退火时间(毫秒)。曲线a1、a2、a3和a4表示硼的扩散长度分别为1nm、3nm、5nm和10nm时的退火温度和退火时间之间的关系。从图1可知，在退火处理中随着退火温度或者退火时间增加，杂质的扩散长度也增加。例如，当允许扩散长度达到3nm(曲线a2)时，如果将要在1300℃下进行加热来高度激活杂质，则必须将退火时间抑制到不长于大约1毫秒。
图2是表示在使用LSA系统时的典型时间-温度分布的曲线图(见非专利文献1和2)。在图2中，横坐标表示时间(μs)，而纵坐标表示温度(℃)。图3A是表示当使用FLA系统时的典型时间-温度分布(曲线b1)以及在使用快速热退火系统时的时间-温度分布(曲线b2)的曲线图(见非专利文献3)。在图3A中，横坐标表示时间(秒)，而纵坐标表示温度(℃)。图3B是表示当使用FLA系统时的时间-强度分布的曲线图。在图3B中，横坐标表示时间(毫秒)，而纵坐标表示辐射强度(a.u.；任意单位)。图3A中的曲线b2表明在使用快速热退火系统时以秒为单位进行退火处理，而图2、图3A的曲线b1和图3B表明在使用LSA系统和FLA系统时以微秒或毫秒为单位进行退火处理。在本实施例中，通过使用快速热退火系统进行退火处理，然后通过使用LSA系统或FLA系统进一步进行退火时间不长于100毫秒的退火处理，从而进一步激活杂质，同时抑制杂质扩散。在本说明书中，将退火时间不长于100毫秒的退火处理称为“毫秒退火”。本实施例的第一特征是可以主要减小源极/漏极寄生电阻当中的电阻Rext、Rdp和Rco。
接着，下面将介绍本实施例的第二特征，即将控制扩散的物质引入到源极/漏极扩散层中。图4示意性地表示MOSFET的部分剖面结构，该MOSFET在源极侧(或漏极侧)具有延伸结构。参见图4，在半导体衬底2上经栅极绝缘膜4形成栅电极6，栅电极6是依次层叠的多晶硅膜8和硅化物膜10(例如硅化钴或硅化镍)的叠层。在栅电极6和栅极绝缘膜4的各个侧表面上形成侧壁绝缘膜12。在半导体衬底2中，位于栅电极6正下方的区域是沟道区20。另外，在半导体衬底2中，形成具有源极/漏极延伸区14和深源极/漏极区16的源极/漏极扩散层22，所述源极/漏极延伸区14是通过浅浅地引入低浓度杂质形成的，而所述深源极/漏极区16是通过深深地引入高浓度杂质形成的。在源极/漏极扩散层22上形成例如包括硅化钴或硅化镍的硅化物膜18。
为了改进MOSFET阈值电压的下降(roll-off)特性，希望相对于给定的物理栅极长度Lg1而保持尽可能长的冶金学上的有效栅极长度Lg2。这里，如果有效栅极长度Lg2是常数，只要缩短栅电极6和延伸区14端部之间的交叠长度Lov，就可以缩短物理栅长Lg1。然而，另一方面，延伸区14和栅电极6之间的交叠量必须保持在足够的程度。
在处于强反型状态下的反型层中载流子密度达到大约1019cm-3。因此，位于栅电极6边缘正下方的延伸区14、即延伸区14的端部起到电阻的作用，该电阻可能使电流驱动能力下降。为了抑制电流驱动能力的下降，在延伸区14的端部处杂质浓度必须设置为至少不低于5×1019cm-3。
为了形成控制杂质浓度的延伸区14，如上所述，在横向(图中的左右方向)上延伸区14中的浓度分布必须是陡峭的。即，希望保持端部的杂质浓度不低于5×1019cm-3，以形成杂质浓度从端部到沟道区20急剧减小的浓度分布。理想地，希望形成所谓的盒形延伸区14。然而一般情况下，杂质在横向上的浓度分布主要是扩散现象占主导地位，从而难以获得陡峭的浓度分布。
专利文献1公开了一种使用如氮或氟等控制扩散的物质而在延伸区14中在横向上形成陡峭浓度分布的技术，其中控制扩散的物质用于控制杂质的扩散.这种技术使用快速热退火系统，在退火处理中添加控制扩散的物质，由此抑制杂质在横向上的扩散，而使杂质在横向的浓度分布陡峭化.同样，在本实施例中，将控制扩散的物质引入到源极/漏极扩散层22中，从而控制延伸区14中的杂质扩散，并使横向上的浓度分布陡峭化.在图4中，实线表示通过引入控制扩散的物质来控制杂质扩散时延伸区14和沟道区20之间的边界，而虚线表示在不引入控制扩散的物质时延伸区14和沟道区20之间的边界.控制杂质扩散可以缩短交叠长度Lov，因此可以缩短物理栅极长度Lg1，同时保持尽可能长的有效栅极长度Lg2.本实施例的第二特征是可以主要减小源极/漏极寄生电阻当中的电阻Rov.
根据组合上述第一和第二特征的实施例，电阻Rext、Rdp、Rco和Rov都能减小，因此可以将源极/漏极寄生电阻减小到足够程度。因此，甚至对于具有短栅极长度Lg1的微型CMOS晶体管，也可以实现稳定操作和高性能的特征。
图5是表示根据本发明实施例的半导体器件的制造方法的流程图。图6A-10B是表示根据本实施例的制造半导体器件的方法的步骤的剖面图。首先，如图5和6A所示，使用STI法在半导体衬底2中形成器件隔离区30，并将p型器件形成区3a和n型器件形成区3b进行分区(图5中的步骤S1，以下相同)。接着，形成抗蚀剂层(未示出)，以覆盖例如n型器件形成区3b。之后，使用抗蚀剂层作为掩模，将n型杂质离子注入到p型器件形成区中，从而在其中形成n阱32(步骤S2)，然后除去覆盖n型器件形成区3b的抗蚀剂层。接着，形成抗蚀剂层(未示出)，以覆盖p型器件形成区3a。使用上述抗蚀剂层作为掩模，将p型杂质离子注入到n型器件形成区3a中，从而在其中形成p阱34(步骤S2)，然后除去覆盖p型器件形成区3a的抗蚀剂层。接下来，以预定浓度将杂质离子注入到n阱32和p阱34中，从而高度精确地控制将要形成的晶体管的阈值电压(步骤S3)。接着，利用热氧化法在半导体衬底2的整个表面上形成氧化物膜(步骤S4)。接着，例如利用CVD法形成多晶硅膜，并在氧化物膜的整个表面上形成电极层(步骤S5)。之后，将电极层和氧化物膜图案化，从而在p型器件形成区3a和n型器件形成区3b上形成多晶硅膜8(以下通常称为栅电极8)和栅极绝缘膜4，该多晶硅膜8后来成为栅电极6的主要部分(步骤S6)。
接着，如图6B所示，形成抗蚀剂层40，以覆盖例如n型器件形成区3b。然后，使用抗蚀剂层40和栅电极8作为掩模，利用例如离子注入法将控制扩散的物质和p型杂质引入到p型器件形成区3a中，该控制扩散的物质例如为氟(F)或锗(Ge)，而该p型杂质例如为硼(B)。用于注入F的条件例如是2keV的加速能量和1.00×1015cm-2的剂量，而用于注入Ge的条件例如是2keV的加速能量和1.00×1015cm-2的剂量。此外，用于注入B的条件是0.1keV到1keV的加速能量和1.00×1014cm-2到1.00×1016cm-2的剂量，如0.3keV的加速能量和1.50×1015cm-2的剂量。这样，形成区域(延伸形成区)14a，其成为p型器件形成区3a的延伸区(步骤S7)。
接着，如图7A所示，例如利用离子注入法，使用抗蚀剂层40和栅电极8作为掩模，将控制扩散的物质引入到p型器件形成区3a中(步骤S8)。作为控制扩散的物质，可以使用氮(N)、Ge、F或碳(C)中的任何一种或者其组合。用于注入控制扩散的物质的条件例如是0.5keV到20keV的加速能量和1.00×1014cm-2到1.00×1016cm-2的剂量。之后，除去覆盖n型器件形成区3b的抗蚀剂层40。
参见图7B，形成抗蚀剂层42，以覆盖p型器件形成区3a。随后，使用抗蚀剂层42和栅电极8作为掩模，例如利用离子注入法将n形杂质引入到n型器件形成区3b中，该n形杂质例如为砷(As)。用于注入As的条件例如是0.1keV到5keV的加速能量和1.00×1014cm-2到1.00×1016cm-2的剂量，如1.0keV的加速能量和1.50×1015cm-2的剂量。这样，形成区域(延伸形成区)14a，其成为n型器件形成区3b的延伸区(步骤S7’)。
接着，如图8A所示，使用抗蚀剂层42和栅电极8作为掩模，例如利用离子注入法将控制扩散的物质引入到n型器件形成区3b中(步骤S8’)。作为控制扩散的物质，可以使用N、Ge、F、或C中的任何一种或者其组合。用于注入控制扩散的物质的条件例如是0.5keV到20keV的加速能量和1.00×1014cm-2到1.00×1016cm-2的剂量。用于注入F的典型条件是7keV的加速能量和5.00×1014cm-2的剂量。之后，除去覆盖p型器件形成区3a的抗蚀剂层42。
在本实施例中，在将预定导电类型的杂质注入到p型器件形成区3a和n型器件形成区3b中之后，将控制扩散的物质注入其中。然而，也可以在注入预定导电类型的杂质之前注入控制扩散的物质。此外，在本实施例中，通过分离步骤(步骤S8、S8’)将控制扩散的物质注入到p型器件形成区3a和n型器件形成区3b中。然而，也可以在形成抗蚀剂层40之前，将控制扩散的物质注入到p型器件形成区3a和n型器件形成区3b的整个表面。
接着，在衬底的整个表面上形成氧化硅膜(未示出)，然后在整个表面上进行各向异性刻蚀，从而从除了栅电极8和栅极绝缘膜4两侧表面之外的区域上除去氧化硅膜。因此，如图8B所示，在栅电极8和栅极绝缘膜4的各个侧表面上形成侧壁绝缘膜12(步骤S9)。
下面参照图9A，形成抗蚀剂层44，以例如覆盖n型器件形成区3b。接着，使用抗蚀剂层44、栅电极8和侧壁绝缘膜12作为掩模，例如利用离子注入法将p型杂质引入到p型器件形成区3a中，该p型杂质例如为B或In或者其组合。注入p型杂质离子所使用的加速能量和剂量大于用于将p型杂质注入到p型器件形成区3a的延伸形成区14a中的加速能量和剂量。这样，形成深源极/漏极形成区16a，其中深深地引入p型杂质(步骤S10)。然后，除去覆盖n型器件形成区3b的抗蚀剂层44。
参见图9B，形成抗蚀剂层46，以覆盖p型器件形成区3a。接着，利用例如离子注入法，使用抗蚀剂层46、栅电极8和侧壁绝缘膜12作为掩模，将n型杂质引入到n型器件形成区3b中，该n型杂质例如为As或磷(P)或者其组合。注入n型杂质离子所使用的加速能量和剂量大于用于将n型杂质注入到n型器件形成区3b的延伸形成区14a中的加速能量和剂量。这样，形成深源极/漏极形成区16a，其中深深地引入n型杂质(步骤S10)。随后，除去覆盖p型器件形成区3a的抗蚀剂层46。经过这些步骤，在p型器件形成区3a和n型器件形成区3b中形成延伸形成区14a和深源极/漏极形成区16a。
接着参见图10A，使用快速热退火系统进行退火处理，从而使注入的杂质扩散并将其激活(步骤S11)。退火处理是在不低于900℃但不高于1100℃的退火温度(达到的温度)下、和在不短于0.1秒但不长于10秒的退火时间内进行的。
接着参见图10B，使用LSA系统或FLA系统进行毫秒退火处理，以便进一步激活杂质(步骤S12)。毫秒退火处理是在不低于1100℃但不高于1400℃的退火温度下、和在不短于0.01毫秒但不长于100毫秒的退火时间内进行的。特别是，希望退火时间不短于0.1毫秒但不长于10毫秒。在本实施例中，退火温度设置为1350℃，退火时间设置为0.2毫秒。通过毫秒退火处理，杂质几乎不扩散，而且被高度激活到通过快速热退火法所不能实现的程度。这样，在p型器件形成区3a和n型器件形成区3b中形成具有延伸区14和深源极/漏极区16的源极/漏极扩散层22，其中延伸形成区14a和深源极/漏极形成区16a被激活，并且从延伸区14的端部到沟道区20可获得陡峭的杂质浓度分布。
接着，在衬底的整个表面上形成金属膜，如钴或镍.接着，加热半导体衬底2，以使金属膜、硅膜和硅衬底在其相互接触的区域上反应.之后，从未反应部分除去金属膜.因此，如图4所示，在栅电极6上和在源极/漏极扩散层22上形成硅化物膜10和18，并且形成包含依次层叠的多晶硅膜8和硅化物膜10的栅电极6(步骤S13).然后，使用绝缘膜和导电膜形成预定布线结构(步骤S14).通过上述步骤制成包含CMOS晶体管的半导体器件.
图11A是表示nMOS晶体管的延伸区14的薄层电阻Rs(Ω/sq.)的曲线图，而图11B是表示pMOS晶体管的延伸区14的薄层电阻Rs(Ω/sq.)的曲线图。在图11A和11B中，(1)和(3)表示只通过快速热退火激活其中杂质的常规MOS晶体管的延伸区14中的薄层电阻Rs。在图11A和11B中，(2)表示通过快速热退火和毫秒退火处理激活其中杂质的MOS晶体管的延伸区14的薄层电阻Rs，如本实施例的第一特征所述。然而，这里，没有将控制扩散的物质引入到图11A和11B的MOS晶体管(1)、(2)和(3)中。此外，在图11A和11B中，(1)和(2)表示以1.0×1015cm-2的剂量注入杂质的延伸区14的薄层电阻Rs，(3)表示以1.5×1015cm-2的剂量注入杂质的延伸区14的薄层电阻Rs，该剂量增大1.5倍。
参见图11A和11B，如果剂量相同，则通过快速热退火和毫秒退火处理激活杂质的MOS晶体管的薄层电阻Rs(图11A和11B中的(2))低于只通过快速热退火激活杂质的MOS晶体管的薄层电阻Rs(图11A和11B中的(1))。通过快速热退火和毫秒退火处理激活杂质的MOS晶体管的薄层电阻Rs近似等于只通过快速热退火激活以增大1.5倍剂量注入的杂质的MOS晶体管的薄层电阻Rs(图11A和11B中的(3))。这意味着在进行毫秒退火处理时可以高度激活杂质，因此，如果薄层电阻Rs相同，则可以减小结深Xj(见图4)。
图12是示意性地表示MOS晶体管的结深Xj和薄层电阻Rs之间的关系的曲线图，其中横坐标表示结深Xj，纵坐标表示薄层电阻Rs。曲线b表示在只通过快速热退火激活以1.5×1015cm-2的剂量注入的杂质时结深Xj和薄层电阻Rs之间的关系。当只通过快速热退火激活杂质时，如图12中的曲线b所示，薄层电阻Rs随着结深Xj减小而增加。另一方面，在本实施例中，由于进行毫秒退火处理，从而在保持相同薄层电阻的情况下，获得比结深Xj1浅的结深Xj2。
图13是示意性地表示从MOS晶体管衬底表面起的深度和其杂质浓度之间的关系的曲线图，其中横坐标表示从衬底表面起的深度，而纵坐标表示杂质浓度。曲线c1表示在以1.0×1015cm-2的剂量注入杂质时从衬底表面起的深度和杂质浓度之间的关系，而曲线c2表示在以1.5×1015cm-2的剂量注入杂质时从衬底表面起的深度和杂质浓度之间的关系。直线d1表示通过毫秒退火处理激活杂质的上限，而直线d2表示通过快速热退火法激活杂质的上限，其中快速热退火法的退火温度通常低于毫秒退火处理的温度。由于进行毫秒退火处理，从而激活的上限增加。因此，当剂量相同时(结深Xj也相同)，当如图13所示进行毫秒退火处理时可以减小电阻Rext。当电阻Rext相同时，通过进行毫秒退火处理可以减小结深Xj。
图14是表示MOS晶体管的栅极长度Lg和其阈值电压Vth之间的关系的曲线图，其中横坐标表示栅极长度Lg(nm)，而纵坐标表示阈值电压Vth(V)。在图14中，黑色圆圈表示在通过快速热退火和毫秒退火处理激活以1.0×1015cm-2的剂量注入的杂质时pMOS晶体管的栅极长度Lg和阈值电压Vth之间的关系(图11B中的(2))，而开口圆圈表示在只通过快速热退火激活以1.5×1015cm-2的剂量注入的杂质时pMOS晶体管的栅极长度Lg和阈值电压Vth之间的关系(图11B中的(3)).此外，黑色方块表示在通过快速热退火和毫秒退火处理激活以1.0×1015cm-2的剂量注入的杂质时nMOS晶体管的栅极长度Lg和阈值电压Vth之间的关系(图11A中的(2))，而开口方块表示在只通过快速热退火激活以1.5×1015cm-2的剂量注入的杂质时nMOS晶体管的栅极长度Lg和阈值电压Vth之间的关系(图11A中的(3))。从图14可知，如果比较薄层电阻Rs几乎相同的MOS晶体管，则在进行毫秒退火处理时可以抑制短沟道效应。这是因为，如果薄层电阻Rs相同，通过进行毫秒退火处理可以减小杂质剂量，因此，如上所述可以减小结深Xj，除此之外，在栅电极6下方还可以减小延伸区14的交叠长度Lov。
图15A是表示pMOS晶体管的导通电流-截止电流特性的曲线图，而图15B是表示nMOS晶体管的导通电流-截止电流特性的曲线图，其中横坐标表示导通电流Ion(mA/μm)，而纵坐标表示对数形式的截止电流Ioff(A/μm)。在图15A中，黑色圆圈表示在通过快速热退火和毫秒退火处理激活以1.0×1015cm-2的剂量注入的杂质时pMOS晶体管的导通电流-截止电流特性(图11B中的(2))，而开口圆圈表示在只通过快速热退火激活以1.5×1015cm-2的剂量注入的杂质时pMOS晶体管的导通电流-截止电流特性(图11B中的(3))。在图15B中，黑色圆圈表示在通过快速热退火和毫秒退火处理激活以1.0×1015cm-2的剂量注入的杂质时nMOS晶体管的导通电流-截止电流特性(图11A中的(2))，而开口圆圈表示在只通过快速热退火激活以1.5×1015cm-2的剂量注入的杂质时nMOS晶体管的导通电流-截止电流特性(图11A中的(3))。这里，pMOS晶体管的漏电压Vd设置为-1.0V，而nMOS晶体管的漏电压Vd设置为1.0V。如图15A和15B所示，在对pMOS晶体管进行毫秒退火处理时导通电流-截止电流特性提高了大约3％，而在对nMOS晶体管进行毫秒退火处理时导通电流-截止电流特性提高了大约14％。
图16A是表示pMOS晶体管的源极/漏极寄生电阻Rsd(Ω·μm)的曲线图。在图16A中，(1)表示在只通过快速热退火激活以1.5×1015cm-2的剂量注入的杂质时pMOS晶体管的寄生电阻Rsd(图11B中的(3))。在图16A中，(2)表示在通过快速热退火和毫秒退火处理激活以1.0×1015cm-2的剂量注入的杂质时pMOS晶体管的寄生电阻Rsd(图11B中的(2))。图16B是表示nMOS晶体管的源极/漏极寄生电阻Rsd(Ω·μm)的曲线图。在图16B中，(1)表示在只通过快速热退火激活以1.5×1015cm-2的剂量注入的杂质时nMOS晶体管的寄生电阻Rsd(图11A中的(3))。在图16B中，(2)表示在通过快速热退火和毫秒退火处理激活以1.0×1015cm-2的剂量注入的杂质时nMOS晶体管的寄生电阻Rsd(图11A中的(2))。如图16A和16B所示，通过进行毫秒退火处理减小了nMOS晶体管的源极/漏极寄生电阻Rsd，而pMOS晶体管的源极/漏极寄生电阻Rsd几乎不变。结果是，如图15A所示，认为在pMOS晶体管的情况下，尽管进行了毫秒退火处理，几乎未改进导通电流-截止电流特性。
由于毫秒退火处理之后的As的浓度分布相对陡峭，而B的浓度分布不是如此陡峭，因此尽管进行毫秒退火处理，pMOS晶体管的源极/漏极寄生电阻Rsd也几乎不变。即，由于B的浓度分布不陡峭，因此交叠长度Lov的减小导致在pMOS晶体管的延伸区14的端部没有达到所需的杂质浓度，这是由于电阻Rov的减小造成的。
然而，如本实施例的第二特征所述，通过将控制扩散的物质引入到源极/漏极扩散层22中，可以形成杂质的陡峭浓度分布.因此，通过将控制扩散的物质引入到pMOS晶体管中，可以抑制短沟道效应，并且可以改进导通电流-截止电流特性.此外，通过将控制扩散的物质引入到nMOS晶体管中，可以进一步抑制短沟道效应，并且可以进一步改进导通电流-截止电流特性.
在本实施例中，不仅进行用于增强活性同时几乎不使杂质扩散的毫秒退火处理，而且在进行毫秒退火处理之前进行以快速热退火为基础的退火处理，该快速热退火易于使杂质扩散。以快速热退火为基础的退火处理具有以下优点：杂质在栅电极6中扩散和容易形成深源极/漏极区16。即，在本实施例中，通过以快速热退火为基础的退火处理形成杂质浓度分布，这有利于抑制栅电极6中的耗尽，以减小硅化物膜18界面上的接触电阻Rco和减小结漏电流。之后，进行毫秒退火处理，从而将杂质高度激活到通过以快速热退火为基础的退火处理所不能达到的程度，同时保持杂质浓度分布。
[第二实施例]
下面参照图17-24介绍根据本发明第二实施例的半导体器件的制造方法。首先，下面介绍根据本实施例的半导体器件的制造方法的原理。图17是表示杂质(硼)的浓度分布的曲线图，其中横坐标表示从衬底表面起的深度(nm)，而纵坐标表示对数形式的杂质浓度(cm-3)。曲线e1表示恰好在注入硼之后的浓度分布，而曲线e2表示通过快速热退火法进行退火处理之后的浓度分布。曲线e3表示在1350℃的退火温度下进行毫秒退火处理之后的浓度分布，而曲线e4表示在1350℃的退火温度下进行毫秒退火处理、然后进行快速热退火之后的浓度分布。从图17可知，由于毫秒退火处理，大约1×1021cm-3的高浓度区扩散(曲线e3)。之后，通过快速热退火进行退火处理，获得接近于盒形、非常陡峭的杂质浓度分布(曲线e4)。
在本实施例中，注入杂质(例如硼)之后，进行毫秒退火处理，然后进行以快速热退火为基础的退火处理。这样，从延伸区14的端部朝向沟道方向获得陡峭的杂质浓度分布，并且可以减小电阻Rext和Rov。通过再次进行毫秒退火处理，高度激活杂质。因此，根据本实施例，获得陡峭的杂质浓度分布和高度激活的杂质，足够程度地减小了源极/漏极寄生电阻，并实现了以稳定操作和高性能为特征的CMOS晶体管。
图18是表示根据本实施例的半导体器件的制造方法的流程图。图19A-23是表示根据本实施例的半导体器件的制造方法的步骤的剖面图。如图18和19A所示，首先，使用例如STI法在半导体衬底2中形成器件隔离区30，并对p型器件形成区3a和n型器件形成区3b进行分区(图18中的步骤S21，以下相同)。接着，形成抗蚀剂层(未示出)，以覆盖例如n型器件形成区3b。之后，使用抗蚀剂层作为掩模，将n行杂质离子注入到p型器件形成区3a中，从而在其中形成n阱32(步骤S22)，然后除去覆盖n型器件形成区的抗蚀剂层。接着，形成抗蚀剂层(未示出)，覆盖p型器件形成区3a。使用上述抗蚀剂层作为掩模，将p型杂质离子注入到n型器件形成区3a中，从而在其中形成p阱34(步骤S22)，然后除去覆盖p型器件形成区的抗蚀剂层。接下来，以预定浓度将杂质离子注入到n阱32和p阱34中，从而高度精确地控制将要形成的晶体管的阈值电压(步骤S23)。接着，利用热氧化法在半导体衬底2的整个表面上形成氧化物膜(步骤S24)。接着，例如利用CVD法形成多晶硅膜，并在氧化物膜的整个表面上形成电极层(步骤S25)。之后，将电极层和氧化物膜图案化，从而在p型器件形成区3a和n型器件形成区3b上形成多晶硅膜8(以下通常称为栅电极8)和栅极绝缘膜4，该多晶硅膜8后来成为栅电极6的主要部分(步骤S26)。
接着，如图19B所示，形成抗蚀剂层40，以覆盖例如n型器件形成区3b.然后，使用抗蚀剂层40和栅电极8作为掩模，利用例如离子注入法将控制扩散的物质以及p型杂质引入到p型器件形成区中，其中控制扩散的物质例如为F或Ge，而p型杂质例如为B.用于注入F的条件例如是2keV的加速能量和1.00×1015cm-2的剂量，用于注入Ge的条件例如是2keV的加速能量和1.00×1015cm-2的剂量。此外，用于注入B的条件是0.1keV到1keV的加速能量和1.00×1014cm-2到1.00×1016cm-2的剂量，如0.3keV的加速能量和1.50×1015cm-2的剂量。这样，形成p型器件形成区3a的延伸形成区14a(步骤S27)。这里，在本实施例中，也可以与第一实施例相同地引入控制扩散的物质。例如利用离子注入法、使用抗蚀剂层40和栅电极8作为掩模，将控制扩散的物质引入到p型器件形成区3a中。作为控制扩散的物质，可以使用N、Ge、F或C中的任何一种或者其组合。用于注入控制扩散的物质的条件例如是0.5keV到20keV的加速能量和1.00×1014cm-2到1.00×1016cm-2的剂量。之后，除去覆盖n型器件形成区3b的抗蚀剂层40。
接下来，参照图20A，形成抗蚀剂层42，以覆盖p型器件形成区3a。随后，使用抗蚀剂层40和栅电极8作为掩模，例如利用离子注入法将n型杂质引入到n型器件形成区3b中，其中n型杂质例如为As。用于注入As的条件例如是0.1keV到5keV的加速能量和1.00×1014cm-2到1.00×1016cm-2的剂量，例如，1.0keV的加速能量和1.50×1015cm-2的剂量。这样，形成n型器件形成区3b的延伸形成区14a(步骤S27)。这里，可以与上述相同的方式引入控制扩散的物质。例如利用离子注入法、使用抗蚀剂层42和栅电极8作为掩模，将控制扩散的物质引入到n型器件形成区3b中。作为控制扩散的物质，可以使用N、Ge、F或C中的任何一种或者其组合。用于注入控制扩散的物质的条件例如是0.5keV到20keV的加速能量和1.00×1014cm-2到1.00×1016cm-2的剂量。用于注入F的典型条件为7keV的加速能量和5.00×1014cm-2的剂量。之后，除去覆盖p型器件形成区3a的抗蚀剂层42。
接着，参照图20B，使用激光退火系统、LSA系统或FLA系统进行毫秒退火处理，从而激活引入到延伸形成区14a中的杂质，由此形成延伸区14(步骤S28)。在不低于1100℃但不高于1400℃的退火温度下和不短于0.01毫秒但不长于100毫秒的退火时间内进行毫秒退火处理。特别是，希望退火时间不短于0.1毫秒但不长于10毫秒。在本实施例中，退火温度设置为1350℃，退火时间设置为0.2毫秒。通过毫秒退火处理，使高杂质浓度区在一定程度上扩散，并且抑制了由于注入的杂质而产生的很多晶体缺陷。
接着，在衬底的整个表面上形成氧化硅膜。然后，通过各向异性刻蚀，从除了栅电极8和栅极绝缘膜4两侧面之外的区域上除去氧化硅膜。因此，如图21A所示，在栅电极8和栅极绝缘膜4的各个侧表面上形成侧壁绝缘膜12(步骤S29)。
接着，参照图21B，形成抗蚀剂层44，以例如覆盖n型器件形成区3b。接着，使用抗蚀剂层44、栅电极8和侧壁绝缘膜12作为掩模，例如利用离子注入法将p型杂质引入到p型器件形成区3a中，该p型杂质例如为B或In或者其组合。注入p型杂质所利用的加速能量和剂量大于用于将p型杂质注入到延伸区14中的加速能量和剂量。这样，形成深源极/漏极形成区16a，其中深深地引入p型杂质(步骤S30)。然后，除去覆盖n型器件形成区3b的抗蚀剂层44。
接着，如图22A所示，形成抗蚀剂层46，以覆盖p型器件形成区3a.然后，利用例如离子注入法，使用抗蚀剂层46、栅电极8和侧壁绝缘膜12作为掩模，将n型杂质引入到n型器件形成区3b中，其中n型杂质例如为As或P或者其组合.注入n型杂质离子所使用的加速能量和剂量大于用于将n型杂质注入到延伸区14中加速能量和剂量.这样，形成深源极/漏极形成区16a，其中深深地引入n型杂质(步骤S30).随后，除去覆盖p型器件形成区3a的抗蚀剂层46.
接下来，参见图22B，使用快速热退火系统进行退火处理，从而使注入的杂质扩散并将其激活(步骤S31)。退火处理是在不低于900℃但不高于1100℃的退火温度下和在不短于0.1秒但不长于10秒的退火时间内进行的。由于步骤S28中的毫秒退火处理而消除了很多晶体缺陷。因此，通过退火处理不会使杂质不希望地扩散。因此，获得接近于盒形的杂质浓度分布。经过这些步骤，在p型器件形成区3a和n型器件形成区3b中形成具有延伸区14和深源极/漏极区16的源极/漏极扩散层22。
这里，如图23所示，通过使用LSA系统或LFA系统再次进行毫秒退火处理(步骤S32)。在步骤S31中进行快速热退火处理之后，进行毫秒退火处理，从而进一步高度激活杂质同时保持杂质浓度分布接近于盒形。毫秒退火处理是在不低于1100℃但不高于1400℃的退火温度下和在不短于0.01毫秒但不长于100毫秒的退火时间内进行的。特别是，希望退火时间不短于0.1毫秒但不长于10毫秒。在本实施例中，退火温度设置为1350℃，退火时间设置为0.2毫秒。
接着，在衬底的整个表面上形成金属膜，如钴或镍。随后，加热半导体衬底2，使金属膜、硅膜和硅衬底在它们彼此接触的区域上反应。之后，从未反应部分除去金属膜。因此，在栅电极6上和在源极/漏极扩散层22上形成硅化物膜10和18，并且形成包含依次层叠的多晶硅膜8和硅化物膜10的栅电极6(步骤S33)。然后，使用绝缘膜和导电膜形成预定布线结构(步骤S34)。通过上述步骤制成包含CMOS晶体管的半导体器件。
根据本实施例的半导体器件的制造方法和根据比较例的半导体器件的制造方法制造pMOSFET，其中在比较例中在步骤S28不进行毫秒退火处理。在这些方法中都不进行步骤S32的毫秒退火处理。F、Ge和B用作注入到延伸区14中的杂质。用于注入F和Ge的条件例如是2keV的加速能量和1.00×1015cm-2的剂量，并且用于注入B的条件例如是0.3keV的加速能量和1.50×1015cm-2的剂量。步骤S28中的毫秒退火处理是在1320℃的退火温度下和在0.8毫秒的退火时间内进行的。晶体管的设计栅极长度是35nm，设计栅极宽度是1μm。
图24是表示制造的pMOSFET的导通电流-截止电流特性的曲线图，其中横坐标表示导通电流Ion(mA/μm)，而纵坐标表示对数形式的截止电流Ioff(A/μm)。黑色圆圈表示通过本实施例的半导体器件的制造方法制造的pMOSFET的导通电流-截止电流特性，而开口圆圈表示通过比较例的半导体器件的制造方法制造的pMOSFET的导通电流-截止电流特性。截止状态下，栅极电压Vg是0V，漏极电压Vd是-1.0V。导通状态下，栅极电压Vg是-1.0V，漏极电压Vd是-1.0V。图24表示对于相同的截止电流Ioff，性能高，则导通电流Ion也大。从图24可知，对于相同的截止电流Ioff，与通过比较例的半导体器件的制造方法制造的pMOSFET相比，通过本实施例的半导体器件的制造方法制造的pMOSFET具有增加大约10％的导通电流Ion。这是因为由于在毫秒退火处理之后进行快速热退火，从而形成低电阻的延伸区14，由此获得由图17中的曲线e4表示的陡峭的杂质浓度分布。
[第三实施例]
接着，参照图25和图26描述根据本发明第三实施例的半导体器件的制造方法.图25为表示根据本实施例的半导体器件的制造方法的流程图.图25中所示的流程图的特征在于，在如第二实施例的图18的流程图所示的、在步骤S30形成深源极/漏极区之后和在步骤S31进行快速热退火之前，增加了进行毫秒退火处理的步骤30’.即，如图18所示，第二实施例包括在形成延伸区的步骤(步骤S27)之后和快速热退火步骤(步骤S31)之后进行毫秒退火处理的步骤.此外，本实施例包括在形成深源极/漏极区的步骤(步骤S30)之后和快速热退火的步骤(步骤S31)之前进行毫秒退火处理的步骤.
同样，在步骤S30用于形成深源极/漏极区的离子注入中，N、Ge、F或C中的任一种或者其组合作为控制扩散的物质可以与掺杂剂一起使用。用于注入这些物质的条件例如为0.5keV到20keV的加速能量和1.00×1014cm-2到1.00×1016cm-2的剂量。由此，由于形成了低电阻的深源极/漏极区，因此能够降低电阻Rdp和Rco。通过再次进行毫秒退火处理(步骤S32)，能够高度激活杂质。如果跳过形成延伸区的步骤(步骤S27)之后的毫秒退火处理步骤S28，也能够降低电阻Rdp和Rco。
接着，在步骤S30用于形成深源极/漏极区的离子注入的具体条件说明如下。首先，将说明在n型器件形成区形成nMOSFET(例如，参见图20A)的条件。用于注入P的条件为2keV到12keV的加速能量和6.00×1015cm-2到1.20×1016cm-2的剂量。同时，通过离子注入法注入N、Ge、F或C中的任一种或者其组合。注入这些物质的条件例如为0.5keV到20keV的加速能量和1.00×1014cm-2到1.00×1016cm-2的剂量。接着，将说明在p型器件形成区形成pMOSFET(例如，参见图19B)的条件。用于注入B的条件为1keV到4keV的加速能量和2.00×1015cm-2到8.00×1015cm-2的剂量。同时，通过离子注入法注入N、Ge、F或C中的任一种或者其组合。注入这些物质的条件例如为0.5keV到20keV的加速能量和1.00×1014cm-2到1.00×1016cm-2的剂量。
在不低于1100℃且不高于1400℃的退火温度下和不短于0.01毫秒且不长于100毫秒的退火时间下进行图25的步骤S30’的毫秒退火处理。尤其优选退火时间不短于0.1毫秒且不长于10毫秒。在本实施例中，退火温度为1220℃，而退火时间为0.8毫秒。
根据图25的处理流程中所示的实施例的制造半导体器件的方法来制造nMOSFET，并且根据没有在步骤S30’进行毫秒退火处理的制造作为比较例的半导体器件的方法来制造nMOSFET。在这些方法中均没有进行步骤S32的毫秒退火处理，但是在这些方法中都进行了步骤S28的毫秒退火处理。F和P用作注入到深源极/漏极区16的杂质。用于注入F的条件为7keV的加速能量和5.00×1014cm-2的剂量，而用于注入P的条件为8keV的加速能量和1.20×1016cm-2的剂量。在退火温度为1220℃和退火时间为0.8毫秒的条件下进行步骤S30’的毫秒退火处理。
图26是表示制造的nMOSFET的导通电流-截止电流特性的曲线图.晶体管的设计栅极长度为30nm，设计栅极宽度为1μm.横坐标表示导通电流Ion(mA/μm)，而纵坐标表示对数形式的截止电流Ioff(A/μm).黑色圆圈表示通过包括步骤S30的实施例的半导体器件的制造方法制造的nMOSFET的导通电流-截止电流特性，而开口圆圈表示通过不进行步骤S30’的比较例的半导体器件的制造方法制造的nMOSFET的导通电流-截止电流特性.在截止状态下，栅极电压Vg为0V，漏极电压Vd为1.0V.在导通状态下，栅极电压Vg为1.0V，漏极电压Vd为1.0V.该曲线图表明对于相同的截止电流Ioff，性能高，则导通电流Ion也大.从图26可知，与通过不具有步骤S30’的比较例的半导体器件的制造方法制造的nMOSFET相比，对于相同的截止电流Ioff，通过具有步骤S30’的实施例的半导体器件的制造方法制造的nMOSFET具有增加大约7％的导通电流Ion.这是因为由于在毫秒退火处理之后进行快速热退火，随同B一起获得P的陡峭的杂质浓度分布的调制，如图17中的曲线e4所示，从而形成低电阻的深源极/漏极区，其中所述毫秒退火处理是在以7keV的加速能量和5.00×1014cm-2的剂量的典型注入条件注入F之后进行的。即，降低了如图27所示的电阻Rdp和Rco。
本发明可以以各种方式进行改变，而不只限于上述实施例。
上述实施例说明了包含CMOS晶体管的半导体器件的制造方法。然而，不仅限于此，本发明还适用于只包含nMOS晶体管或只包含pMOS晶体管的半导体器件的制造方法。

Claims (22)

1.一种半导体器件的制造方法，包括以下步骤：
在半导体衬底上经栅极绝缘膜形成栅电极；
使用该栅电极作为掩模，将第一杂质引入到半导体衬底中；
将控制扩散的物质引入到该半导体衬底中，以控制该第一杂质扩散；
在将该第一杂质和该控制扩散的物质引入该半导体衬底中之后，在该栅电极的各个侧表面上形成侧壁绝缘膜；
使用该栅电极和该侧壁绝缘膜作为掩模，将第二杂质引入到该半导体衬底中，其中该第二杂质的引入部分比该第一杂质和该控制扩散的物质深，该第二杂质的导电类型与该第一杂质相同；
在将该第二杂质引入到该半导体衬底中之后，进行第一次退火处理，以激活该第一杂质和该第二杂质；以及
在进行该第一次退火处理之后，进行第二次退火处理，以进一步激活该第一杂质和/或该第二杂质，其中该第二次退火处理的退火时间不长于100毫秒。
2.根据权利要求1所述的半导体器件的制造方法，其中在将该第二杂质引入到该半导体衬底中之前和/或之后进行该第二退火处理。
3.根据权利要求1所述的半导体器件的制造方法，其中在将该第二杂质引入到该半导体衬底中之前和/或之后将该控制扩散的物质引入到该半导体衬底中。
4.根据权利要求1所述的半导体器件的制造方法，其中该第二次退火处理的退火时间不短于0.01毫秒。
5.根据权利要求4所述的半导体器件的制造方法，其中该第二次退火处理的退火时间不短于0.1毫秒，但不长于10毫秒。
6.根据权利要求1所述的半导体器件的制造方法，其中该第二次退火处理的退火温度不低于1100℃，但不高于1400℃。
7.根据权利要求1所述的半导体器件的制造方法，其中该第二次退火处理是使用激光瞬间退火系统或闪光灯退火系统来进行。
8.根据权利要求1所述的半导体器件的制造方法，其中该第一次退火处理的退火时间不短于0.1秒，但不长于10秒。
9.根据权利要求1所述的半导体器件的制造方法，其中该第一次退火处理的退火温度不低于900℃，但不高于1100℃。
10.根据权利要求1所述的半导体器件的制造方法，其中该第一次退火处理是使用快速热退火系统来进行。
11.根据权利要求1所述的半导体器件的制造方法，还包括：
在将该第一杂质和该控制扩散的物质引入该半导体衬底之后并且在形成该侧壁绝缘膜之前，进行第三退次火处理，其中该第三次退火处理的退火时间不长于100毫秒。
12.根据权利要求11所述的半导体器件的制造方法，其中该第一次退火处理的退火时间不短于0.01毫秒。
13.根据权利要求12所述的半导体器件的制造方法，其中该第一次退火处理的退火时间不短于0.1毫秒，但不长于10毫秒。
14.根据权利要求11所述的半导体器件的制造方法，其中该第一次退火处理的退火温度不低于1100℃，但不高于1400℃.
15.根据权利要求11所述的半导体器件的制造方法，其中该第一次退火处理是使用激光退火系统、激光瞬间退火系统或闪光灯退火系统来进行。
16.根据权利要求11所述半导体器件的的制造方法，其中该第二次退火处理的退火时间不短于0.1秒，但不长于10秒。
17.根据权利要求11所述的半导体器件的制造方法，其中该第二次退火处理的退火温度不低于900℃，但不高于1100℃。
18.根据权利要求11所述的半导体器件的制造方法，其中该第二次退火处理是使用快速热退火系统来进行。
19.根据权利要求11所述的半导体器件的制造方法，其中该第三次退火处理的退火时间不短于0.01毫秒。
20.根据权利要求19所述的半导体器件的制造方法，其中该第三次退火处理的退火时间不短于0.1毫秒，但不长于10毫秒。
21.根据权利要求11所述的半导体器件的方制造法，其中该第三次退火处理的退火温度不低于1100℃，但不高于1400℃。
22.根据权利要求11所述的半导体器件的制造方法，其中在将该第二杂质引入到该半导体衬底中之前和/或之后将该控制扩散的物质引入到该半导体衬底中。
CN2006101396872A 2005-09-28 2006-09-28 半导体器件的制造方法 Expired - Fee Related CN1945801B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005-282652 2005-09-28
JP2005282652 2005-09-28
JP2005282652 2005-09-28
JP2006-251373 2006-09-15
JP2006251373 2006-09-15
JP2006251373A JP5135743B2 (ja) 2005-09-28 2006-09-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1945801A CN1945801A (zh) 2007-04-11
CN1945801B true CN1945801B (zh) 2010-05-12

Family

ID=37894629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101396872A Expired - Fee Related CN1945801B (zh) 2005-09-28 2006-09-28 半导体器件的制造方法

Country Status (2)

Country Link
US (1) US20070072382A1 (zh)
CN (1) CN1945801B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005009023B4 (de) * 2005-02-28 2011-01-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen einer Gateelektrodenstruktur mit asymmetrischen Abstandselementen und Gateestruktur
JP5283827B2 (ja) * 2006-03-30 2013-09-04 富士通セミコンダクター株式会社 半導体装置の製造方法
US7897513B2 (en) * 2007-06-28 2011-03-01 Texas Instruments Incorporated Method for forming a metal silicide
US7906405B2 (en) * 2007-12-24 2011-03-15 Texas Instruments Incorporated Polysilicon structures resistant to laser anneal lightpipe waveguide effects
US7795104B2 (en) * 2008-02-13 2010-09-14 Chartered Semiconductor Manufacturing Ltd. Method for fabricating device structures having a variation in electrical conductivity
US8470700B2 (en) * 2010-07-22 2013-06-25 Globalfoundries Singapore Pte. Ltd. Semiconductor device with reduced contact resistance and method of manufacturing thereof
CN102543873B (zh) * 2010-12-27 2015-08-19 无锡华润上华科技有限公司 自对准p+浅结掺杂工艺方法
CN103094216A (zh) * 2013-01-11 2013-05-08 无锡华润上华科技有限公司 一种nor闪存器件的退火工艺及nor闪存器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1108004A (zh) * 1993-03-12 1995-09-06 株式会社半导体能源研究所 晶体管及其制造方法
CN1472780A (zh) * 2002-07-25 2004-02-04 株式会社东芝 半导体器件的制造方法和退火装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4236992B2 (ja) * 2002-06-24 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1108004A (zh) * 1993-03-12 1995-09-06 株式会社半导体能源研究所 晶体管及其制造方法
CN1472780A (zh) * 2002-07-25 2004-02-04 株式会社东芝 半导体器件的制造方法和退火装置

Also Published As

Publication number Publication date
CN1945801A (zh) 2007-04-11
US20070072382A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
CN1945801B (zh) 半导体器件的制造方法
KR100852973B1 (ko) 반도체 장치의 제조 방법
KR100713680B1 (ko) 반도체 장치 및 그 제조 방법
US7498642B2 (en) Profile confinement to improve transistor performance
CN101076881B (zh) 使用激光退火进行固相外延再结晶
CN1885557B (zh) 半导体元件及形成半导体元件的方法
US8338885B2 (en) Technique for enhancing dopant profile and channel conductivity by millisecond anneal processes
CN101312208B (zh) Nmos晶体管及其形成方法
CN101752254B (zh) 形成离子注入区的方法、mos晶体管及其制造方法
KR20070086248A (ko) 심층 탄소 도핑 영역과 상승된 도너 도핑 소스 및 드레인을특징으로 하는 스트레인드 ｎｍｏｓ 트랜지스터
CN101572251B (zh) 半导体器件、n型MOS晶体管及其制作方法
US8058134B2 (en) Junction profile engineering using staged thermal annealing
CN101087003A (zh) 半导体元件及其形成方法
US20080121992A1 (en) Semiconductor device including diffusion barrier region and method of fabricating the same
CN102468178A (zh) 晶体管的制作方法
US7151032B2 (en) Methods of fabricating semiconductor devices
JPH10189973A (ja) カウンタ及び非カウンタ・ドーパント要素を用いて形成されたｌｄｄ領域を有する電界効果トランジスタ
US9881841B2 (en) Methods for fabricating integrated circuits with improved implantation processes
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
CN101295675B (zh) 半导体器件的制作方法
KR100908387B1 (ko) 반도체 소자의 제조 방법
JP5338042B2 (ja) 電界効果トランジスタの製造方法
Pawlak et al. Junction Architectures for Planar Devices
JP2001168332A (ja) 縮小された寸法を特徴とするトランジスタに使用するハロー構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kawasaki, Kanagawa, Japan

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20190928