CN1937271A - 氮化物类半导体元件的制造方法 - Google Patents

氮化物类半导体元件的制造方法 Download PDF

Info

Publication number
CN1937271A
CN1937271A CNA2006101543636A CN200610154363A CN1937271A CN 1937271 A CN1937271 A CN 1937271A CN A2006101543636 A CNA2006101543636 A CN A2006101543636A CN 200610154363 A CN200610154363 A CN 200610154363A CN 1937271 A CN1937271 A CN 1937271A
Authority
CN
China
Prior art keywords
layer
nitride
peel ply
based semiconductor
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101543636A
Other languages
English (en)
Other versions
CN1937271B (zh
Inventor
久纳康光
竹内邦生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1937271A publication Critical patent/CN1937271A/zh
Application granted granted Critical
Publication of CN1937271B publication Critical patent/CN1937271B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种氮化物类半导体元件的制造方法，其包含：在基板上形成含有In的剥离层的工序，在上述剥离层上形成氮化物类半导体层的工序，由上述剥离层的温度上升、产生上述剥离层分解的工序，在上述剥离层上照射激光的工序，和将上述氮化物半导体从上述基板分离的工序。

Description

氮化物类半导体元件的制造方法
技术领域
本发明涉及氮化物类半导体元件的制造方法。
背景技术
近年来，GaN、InN、AlN等氮化物类半导体元件，作为蓝色和绿色的发光二极管、蓝紫色半导体激光器等的发光元件、能够高温动作的高速晶体管等的电子设备材料，被广泛应用。
另外，以提高取出光的效率、放热性和静电耐压性为目的，提出在成长基板上形成半导体元件层后，在具有高放热性的金属基板等上换贴成长基板方法。
例如，作为该方法之一，可以列举在形成于蓝宝石基板上的氮化物半导体层上，从蓝宝石基板的里侧照射紫外线区域的激光，使蓝宝石基板和氮化物半导体层的界面附近分解、分离蓝宝石基板和氮化物半导体层的方法(例如，日本专利特开2000-101139号公报)。
另外，作为该方法之一，可以列举在由GaN构成的成长基板上，形成具有比成长基板低的带隙能(band gap energy)的剥离层，在剥离层上形成氮化物半导体层后，向剥离层上照射比剥离层带隙能高、并且比成长基板带隙能低的激光，分离成长基板和氮化物半导体层的方法(例如，日本专利特开2005-93988号公报)。
这里，在成长基板上形成剥离层的方法中，为了在剥离层上形成氮化物半导体层，剥离层的材料必须和氮化物半导体层的材料相同。此时，为了减少由向氮化物半导体层的变形产生的裂缝和穿透转移等缺陷的发生，必须使剥离层的组成为近似于氮化物半导体层的混合结晶组成，而且，使剥离层非常薄膜化。即，由于剥离层的组成近似于氮化物半导体层，所以，使剥离层的带隙能接近氮化物半导体层和成长基板的带隙能。另外，由于使剥离层薄膜化，所以，剥离层的光吸收能力变弱。因此，使用于分离成长基板和氮化物半导体层而照射在剥离层上的激光的光子能，接近成长基板和氮化物半导体层的带隙能，同时，激光也变得容易透射剥离层。
这样，激光的光子能变得和氮化物半导体层的带隙能同等程度，如果激光透射剥离层的量增大，对应于氮化物半导体层的组成和结晶缺陷量，有时激光被氮化物半导体层(例如，在发光元件中形成的活性层)吸收。即，由于激光的吸收，在氮化物半导体层上造成损伤，存在氮化物半导体元件的特性(光学特性和电特性)产生劣化的可能性。
另外，一般地可以用作设置在氮化物半导体元件中的p侧欧姆电极的材料的金属(钯、镍、铂等)，在接近可见光的波长区域中所含的短波长一侧的光吸收具有大的倾向。因此，照射在剥离层上的激光的光子能与成长基板或氮化物半导体层的带隙能是同等程度，照射在剥离层上的激光的波长比较短时，用p侧欧姆电极等的电极容易吸收激光。即，由于激光的吸收，电极容易产生热，存在产生氮化物半导体元件的电特性产生劣化的可能性。
发明内容
本发明的特征之一，其要点是一种氮化物类半导体元件的制造方法，包含：在基板上形成含有In的剥离层的工序，在上述剥离层上形成氮化物类半导体层的工序，由于上述剥离层的温度上升、产生上述剥离层分解的工序，在上述剥离层上照射激光的工序，和使上述氮化物类半导体层从上述基板分离的工序。
根据这种特征，由于含有In的剥离层的温度上升，产生认为是相分离的剥离层的分解，所以，在产生分解前和产生分解后，剥离层的吸收光谱发生变化。另外，可以认为剥离层的吸收光谱由于金属Ga、金属In和InN的偏析和缺陷的发生(即分解)而产生变化。
由此，产生分解的剥离层的吸收系数大于氮化物半导体层和基板的吸收系数。产生分解的剥离层的吸收端，也比氮化物半导体层和基板的吸收端更加长波长化。即，即使在剥离层的组成与氮化物半导体层以及基板的组成接近、使剥离层薄膜化的情况下，也可以实现剥离层的吸收系数的增大和吸收端的长波长化。
因此，即使使照射在剥离层上的激光的光子能充分小于氮化物半导体和基板的带隙能，激光也被剥离层吸收，所以，可以通过激光抑制氮化物半导体元件的特性劣化、同时使氮化物半导体和基板容易地分离。
另外，即使激光隔着基板照射在剥离层上，也能够抑制以基板中的缺陷和杂质为起因的基板分解以及裂缝的产生。并且，即使激光到达电极，也能够抑制激光对电极产生的影响。
在本发明的一个特征中，优选上述剥离层由含有组成比为18％以上In的InGaN构成。
根据这样的特征，因为剥离层含有组成比为18％以上的In，所以，可以容易地产生剥离层的分解。
在本发明的一个特征中，优选上述激光的光子能低于上述基板的带隙能低。
根据这样的特征，即使隔着基板在剥离层上照射激光，因为基板难以吸收激光，所以，能够抑制激光对基板造成的影响。
在本发明的一个特征中，优选上述激光的光子能低于上述氮化物类半导体层的带隙能低。
根据这样的特征，即使照射在剥离层上的激光透射剥离层、到达氮化物半导体层，因为氮化物半导体层难以吸收激光，所以，能够抑制激光对氮化物半导体层造成的影响。
在本发明的一个特征中，优选上述激光的光子能大于产生分解的上述剥离层的带隙能。
附图说明
图1是表示本发明的第一实施方式的氮化物类半导体元件制造方法的流程图。
图2表示本发明的第一实施方式的氮化物类半导体元件的制造方法。
图3表示本发明的第一实施方式的氮化物类半导体元件的制造方法。
图4表示本发明的第一实施方式的氮化物类半导体元件的制造方法。
图5表示本发明的第一实施方式的氮化物类半导体元件的制造方法。
图6表示本发明的第一实施方式的氮化物类半导体元件的制造方法。
图7表示本发明的第一实施方式的氮化物类半导体元件的制造方法。
图8表示本发明的第二实施方式的氮化物类半导体元件的制造方法。
图9表示本发明的第二实施方式的氮化物类半导体元件的制造方法。
图10表示本发明的第二实施方式的氮化物类半导体元件的制造方法。
图11表示本发明的第二实施方式的氮化物类半导体元件的制造方法。
图12表示本发明的第二实施方式的氮化物类半导体元件的制造方法。
图13表示本发明的第二实施方式的氮化物类半导体元件的制造方法。
图14是表示照射在剥离层上的激光的波长和吸收率关系的图。
具体实施方式
下面，参照附图，说明本发明的实施方式。另外，在以下的附图中，对相同或类似部分附注相同或类似的符号。但是，附图是示意图，应当注意各尺寸的比例等和现实物体是有差别的。
因此，具体的尺寸等应当参照以下的说明来判断。另外，当然在附图相互之间也包含相互的尺寸关系和比例不同的部分。
(第一实施方式的氮化物类半导体元件的制造方法)
下面，参照图1～7，对本发明的第一实施方式的发光二极管的制造方法进行说明。图1是本发明的第一实施方式的发光二极管的制造方法的流程图。图2～图7是第一实施方式的发光二极管的制造过程中的截面图。
如图1所示，在步骤S10中，进行剥离层形成处理。这里，在如图2所示，在由GaN基板构成的成长基板50上，使用MOCVD(MetalOrganic Chemical Vapor Deposition：金属有机物化学气相淀积)法，形成由含有In的氮化物类半导体构成的剥离层10。
具体而言，在将成长基板50保持在约700℃～1000℃(例如770℃)的成长温度的状态下，使用由NH3、TMGa(三甲基镓)和TMIn(三甲基铟)组成的原料气体，在成长基板50上形成具有约20nm厚度、由不掺杂的单晶Ga0.7In0.3N组成的剥离层10。
这里，优选剥离层10由含有组成比为18％以上In的InGaN构成。并且，更优选剥离层10由含有组成比为30％以下In的InGaN构成。
在步骤S11中，进行氮化物类半导体层形成和分解处理。这里，如图3所示，使用MOCVD法，在剥离层10上形成氮化物类半导体层100，进行剥离层10的分解处理。
这里，氮化物类半导体层100，从剥离层10一侧开始，由基底层11、n型接触层(contact layer)12、n型包覆层(clad layer)13、活性层14、p型间隙(キャツプ)层15、p型包覆层16、p型接触层17形成。
参照图3(a)、图3(b)，进一步说明氮化物类半导体形成处理和分解处理。另外，在图3(a)中，在成长基板50的剥离层10上形成基底层11时，进行分解处理。另一方面，在图3(b)中，在形成氮化物类半导体层100之后进行，进行分解处理。
首先，如图3(a)所示，氮化物类半导体形成处理，在将成长基板50保持在约1000℃～约1200℃(例如1150℃)的成长温度的状态下，使用由NH3和TMGa组成的原料气体，在剥离层10上形成具有约1.0μm厚度、由不掺杂的单晶GaN构成的基底层11。在图3(a)中，在成长基板50的剥离层10上形成基底层11时，产生可以认为是相分离的剥离层10的分解，剥离层10黑色化。另外，剥离层10的分解是包含发生金属Ga、金属In和InN的偏析或缺陷(或由于缺陷引起的准位)的概念，可以认为是吸收系数增大和吸收端长波长化的主要原因。
下面，如图3(b)所示，说明在形成氮化物类半导体层100之后，进行剥离层10的分解处理的情况。
首先，在形成成长基板50的基底层11后，在将成长基板50保持在约1000℃～约1200℃(例如1150℃)的成长温度保持的状态下，使用由NH3、TMGa(三甲基镓)和TMA1(三甲基铝)组成的原料气体，以及SiH4组成的掺杂气体，在n型接触层12上，形成具有约0.15μm厚度、由掺杂Si的单晶Al0.1 Ga0.9N组成的n型包覆层13。
然后，在将成长基板50保持在约700℃～约1000℃(例如850℃)的成长温度的状态下，使用由NH3、TMG和TMIn组成的原料气体，在n型包覆层13上交替地形成具有约5nm厚度、由不掺杂的单晶Ga0.9In0.1N组成的井层，和具有约10nm厚度、由不掺杂的单晶GaN组成的阻挡层。由此，可以形成包含3个井层的MQW(Multiple-QuantumWell：多量子阱)结构的活性层14。
接着，加入由NH、TMGa和TMAI组成的原料气体，以及由CP2Mg组成的掺杂气体，在活性层14上，形成具有约10nm厚度、由掺杂Mg的单晶Al0.1 Ga0.9N构成的p型间隙层。
然后，在将成长基板50保持在约1000℃～约1200℃(例如1150℃)的成长温度的状态下，使用由NH3、TMGa和TMAI组成的原料气体，以及由CP2Mg组成的掺杂气体，在p型间隙层上，形成具有约0.1μm厚度、由掺杂Mg的单晶A10.1 Ga0.9N组成的p型包覆层16。
接着，在将成长基板50保持在约700℃～约1000℃(例如850℃)的成长温度的状态下，使用由NH3、TMGa和TMIn组成的原料气体，以及由CP2Mg组成的掺杂气体，在p型包覆层16上，形成具有约5nm厚度、由掺杂Mg的单晶Ga0.95 In0.05N组成的p型接触层17。
最后，通过进行热处理和电子射线处理，使p型间隙层、p型包覆层16、p型接触层17p型化。
这样，氮化物类半导体层100由基底层11、n型接触层12、n型包覆层13、活性层14、p型间隙层15、p型包覆层16、p型接触层17形成。
接着，通过高温保持成长基板50，产生可以认为是相分离的剥离层10的分解，剥离层10黑色化。另外，如上所述，剥离层10的分解是包含发生金属Ga、金属In和InN偏析以及缺陷(或由于缺陷引起的准位)的概念，可以认为是吸收系数增大和吸收端的长波长化的主要原因。
具体而言，在产生分解的剥离层10中，可以认为发生氮化铟(InN)、金属In和金属Ga的偏析。例如，因为氮化铟(InN)的带隙能约为0.7eV，比金属In、金属Ga的带隙能低，所以，能够降低剥离层10的带隙能。即，能够不调整剥离层10中所含的In等的组成比而降低剥离层10的带隙能。另外，在产生了分解的剥离层10中，考虑到在带隙内形成由于缺陷引起的准位，由于相同准位的光子的吸收成为可能，所以，使吸收系数增大，同时能够使吸收端长波长化。如果在至少在剥离层10的表面上形成基底层11之后，因为不对氮化物类半导体层100的形成来影响，可以随时进行剥离层10的分解处理。但是，在剥离层10产生分解的温度下、存在氮化物类半导体层100的特性发生变化的可能性时，如图3(a)所示，优选在剥离层10上形成基底层11时，进行剥离层10的分解处理。通过变更剥离层10中In的含量、剥离层10的膜厚、叠层结构等，可以控制引起剥离层10中的InN偏析的温度。
例如，在图3(a)中，在成长基板50的剥离层10上形成基底层11时，通过剥离层10中的氮化铟(InN)、金属In、金属Ga发生偏析以及缺陷而进行分解处理。
另外，如图3(b)所示，剥离层10的分解处理也可以在形成氮化物类半导体层100之后进行。另外，分解处理也可以在剥离层10上形成氮化物类半导体层100期间进行。
在步骤S12中，进行热压接合处理。这里，如图4所示，在p型接触层17上形成反射性的p型电极18，将具有熔融层52的支持基板51热压接合。
这里，反射性的p型电极18从p型接触层17一侧开始，由具有约200nm厚度的Ag层、具有约200nm厚度的Pt层、具有约500nm厚度的Au层的3层构成，分别通过真空蒸镀法形成在p型接触层17上。
这样，通过在氮化物类半导体层100上形成反射性的p型电极18，形成氮化物类半导体元件200。
另外，支持基板51由Si构成，具有约200μm的厚度。在支持基板51上形成的熔融层52从支持基板51一侧开始，由具有约10nm厚度的Ti层、具有约50nm厚度的Pd层、具有约500nm厚度的Au层的3层构成，分别由真空蒸镀法形成。
接着，使用由Au-Sn、Pd-Sn、In-Sn等组成的焊锡，或由Ag组成的导电性糊，将反射性p型电极18的Au层和熔融层52的Au层热压接合。例如，借助由Au-Sn(组成比Au80％-Sn20％)组成的焊锡进行结合时，将成长基板50和支持基板51加热到300℃左右，在约0.3Pa的压力下保持数十分钟，进行热压接合。
在步骤S13中，进行激光照射处理。这里，如图5所示，通过在由分解而被黑色化的剥离层10上照射激光，将剥离层10分离为In、Ga和N2，形成分离层10b。
具体而言，首先，从成长基板50侧开始，以约200mJ/cm-2～约1000mJ/cm-2的能量密度，照射光子能为2.3eV的Nd:YAG(Neodymium：Yttrium-Aluminium-Gamet)激光的第二高次谐波或Nd:YVO4激光等的第二高次谐波，使剥离层10吸收。由此，基底层11的一部分和剥离层10被分解为In、Ga和N2，成为分离层10b。
优选激光的光子能低于氮化物类半导体层100的带隙能。具体而言，更优选激光的光子能在2.7eV以下。
在步骤S14中，进行热处理。这里，如图6所示，通过加热氮化物类半导体元件200，将成长基板50从氮化物类半导体元件200分离。具体而言，将氮化物类半导体元件200加热到200℃左右，使分离层10b的In和Ga处于熔融状态，将成长基板50从氮化物类半导体元件200分离。
然后，通过对分离成长基板50而露出的氮化物类半导体层100，使用研磨或蚀刻，除去分离层10b和基底层11，使n型接触层12露出。
在步骤S15中，进行元件分离处理。这里，如图7所示，在氮化物类半导体层100的n型接触层12上形成n型电极19，分离氮化物类半导体元件200。具体而言，使用真空蒸镀法，在n型接触层12上形成由具有约1nm厚度的Ti层和具有约5nm厚度的A1层组成的透光性的n型电极19。
接着，通过切割和激光划线、或支持基板51的选择蚀刻，沿着相对于使氮化物类半导体层100成长的支持基板51的面的垂直方向的分离线53，切断氮化物类半导体元件200，分离元件。由此，能够得到本发明的第一实施方式的发光二极管。
(第一实施方式的氮化物类半导体元件的制造方法的作用·效果)
根据以上说明的本发明的第一实施方式的发光二极管的制造方法，在成长基板50上形成剥离层10，由于使温度上升而产生剥离层10的分解，所以，能够不调整剥离层10的组成比而降低带隙能。
因此，由于剥离层10的带隙能和成长基板50的带隙能之间的差增大，所以，即便使照射在剥离层10上的激光的光子能大于剥离层10的带隙能，也能够使其充分小于成长基板50的带隙能。
由此，激光的光子能对成长基板50产生的影响变小，能够减少以成长基板50中的缺陷和杂质等为起因的成长基板50的分解和裂缝的产生、以及氮化物类半导体元件200特性的劣化，同时使氮化物类半导体层100容易地从成长基板50分离。
另外，因为可以减少成长基板50的分解和裂缝的产生，所以，成长基板50的再次利用成为可能。
另外，在激光透射剥离层10、到达氮化物类半导体层100时，因为激光的光子能低，所以，能够减少氮化物类半导体元件200特性的劣化。
另外，因为成长基板50的带隙能和剥离层10的带隙能之间的差增大，所以，可以使用的激光的光子能的范围扩大。
另外，剥离层10由含有组成比为18％以上In的InGaN组成，可以容易地产生剥离层10的分解。由此，被分解的剥离层10容易吸收激光，可以降低剥离层的带隙能。
并且，剥离层10由含有组成比是30％以下In的InGaN组成，可以在剥离层10上容易地形成氮化物类半导体层100。
另外，隔着成长基板50照射在剥离层10上的激光，在透过剥离层10照射在氮化物类半导体层100上时，由于激光的光子能低于形成氮化物类半导体层100的各层的带隙能，因为形成氮化物类半导体层100的各层不易吸收激光，所以，能够进一步减少激光对氮化物类半导体层100带来的损伤。
另外，由于激光的光子能在2.7eV以下，可以减少对成长基板50的损伤。由此，成长基板50的再次利用成为可能。
(第二实施方式的氮化物类半导体元件的制造方法)
下面，参照图1以及图8～图13，进一步说明本发明的第二实施方式的氮化物类半导体激光的制造方法的各个步骤。
另外，在以下描述中，主要说明与上述第一实施方式的不同点。
具体而言，在第一实施方式中，氮化物类半导体层100由基底层11、n型接触层12、n型包覆层13、活性层14、p型间隙层15、p型包覆层16、p型接触层17构成。
与此相对，在第二实施方式中，氮化物类半导体层101由基底层21、n型接触层22、n型包覆层23、n型光导层30、活性层24、p型间隙层25、p型光导层31、p型包覆层26、p型接触层27构成。并且此后，还形成有隆起部64、电流阻挡层(block layer)32、p侧欧姆电极33、p侧衬垫电极(pad electrode)34。即，在第二实施方式中，在构成氮化物类半导体层101的层中包含n型光导层30及p型光导层31，以及形成有隆起部64、电流阻挡层32、p侧欧姆电极33、p侧衬垫电极34方面不同。
图8～图13是在第二实施方式的半导体激光器的制造过程中的截面图。
在步骤S10中，进行剥离层形成处理。这里，如图8所示，与第一实施方式同样，使用MOCVD法，在由GaN基板构成的成长基板60上，形成由含有In的氮化物类半导体构成的剥离层20。
在步骤S11中，进行半导体层形成和分解处理。这里，如图9所示，与第一实施方式同样，使用MOCVD法，在剥离层20上形成氮化物类半导体层101，进行剥离层20的分解处理。氮化物类半导体层101从剥离层20侧开始，由基底层21、n型接触层22、n型包覆层23、n型光导层30、活性层24、p型间隙层25、p型光导层31、p型包覆层26、p型接触层27形成。
与第一实施方式同样，如图9(a)所示，在剥离层20上形成基底层21后进行分解处理。
另外，也可以如图9(b)所示，在剥离层20上形成氮化物类半导体层101后、或在形成期间进行分解处理。
对氮化物类半导体层101的形成方法具体地进行说明。在形成成长基板60的基底层21后，在将成长基板60保持在约1000℃～1200℃(例如1150℃)的成长温度的状态下，使用由NH3、TMGa和TMAl组成的原料气体，以及由SiH4组成的掺杂气体，在n型接触层22上，形成具有约1μm厚度、由掺杂Si的单晶Al0.07 Ga0.93N组成的n型包覆层23。
其次，在将成长基板60保持在约1000℃～约1200℃(例如1150℃)的成长温度的状态下，使用由NH3、TMG组成的原料气以及由SiH4组成的掺杂气体，使具有约0.1μm厚度、由掺杂Si的单晶GaN组成的n型光导层30在n型包覆层23上成长。
接着，在将成长基板60保持在约700℃～约1000℃(例如850℃)的成长温度的状态下，使用由NH3、TMG和TMIn组成的原料气体，在n型光导层30上，交替地形成具有约3.5nm厚度、由不掺杂的单晶Ga0.85 In0.15N组成的井层，以及具有约20nm厚度、由不掺杂的单晶Ga0.95 In0.05N组成的阻挡层。由此，形成包含3个井层的MQW结构的活性层24。
然后，使用由NH3、TMGa和TMIn组成的原料气体，在活性层24上，形成具有约20nm厚度、由掺杂Mg的单晶Al0.25 Ga0.75N组成的p型间隙层25。
接着，在将成长基板60保持在约1000℃～约1200℃(例如1150℃)的成长温度的状态下，使用由NH3和TMGa组成的原料气体，以及由CP2Mg组成的掺杂气体，在p型间隙层25上，形成具有约0.1μm厚度、由掺杂Mg的单晶GaN组成的p型光导层31。
接着，在将成长基板60保持在约1000℃～约1200℃(例如1150℃)的成长温度的状态下，使用由NH3、TMGa和TMAl组成的原料气体，以及由CP2Mg组成的掺杂气体，在p型间隙层25上，形成具有约0.5μm厚度、由掺杂Mg的单晶Al0.07 Ga0.93N组成的p型包覆层26。
接着，在将成长基板60保持在约700℃～约1000℃(例如850℃)的成长温度的状态下，使用由NH3、TMGa和TMIn组成的原料气体，以及由CP2Mg组成的掺杂气体，在p型包覆层26上，形成具有约3nm厚度、由掺杂Mg的单晶Ga0.99 In0.01N组成的p型接触层27。
接着，与第一实施方式同样，通过热处理和电子射线处理，使p型间隙层25、p型光导层31、p型光导层31、p型包覆层26、p型接触层27进行p型化。
这样，氮化物类半导体层101由基底层21、n型接触层22、n型包覆层23、n型光导层30、活性层24、p型间隙层25、p型光导层31、p型包覆层26、p型接触层27形成。
然后，通过除去p型包覆层26、p型接触层27的规定区域，形成隆起部64。具体而言，采用光刻技术，在p型接触层27上形成具有约1.5μm的宽度、在[1-100]方向延伸的带状(stripe)状的微细图案，通过使用由氯类气体产生的反应性离子蚀刻，除去p型包覆层26、p型接触层27的规定区域。由此，形成具有约1.5μm宽度的隆起部64。此时，控制反应性离子蚀刻的深度，使得除去p型包覆层26的隆起部64的平坦部分的厚度为约0.05μm。
接着，在p型包覆层26上形成电流阻挡层32。具体而言，使用等离子体CVD法，形成具有约0.2μm厚度的SiO2膜，使得具备氮化物类半导体层101的隆起部64，覆盖p型包覆层26和p型接触层27露出的面。与隆起部64的形成相同，通过光刻技术和CF4气体产生的反应性离子蚀刻，除去隆起部64的凸部的p型接触层27上面上部的SiO2膜，形成电流阻挡层32。
接着，在电流阻挡层32上和p型接触层27上，形成p侧欧姆电极33。具体而言，与电流阻挡层32的形成相同，由真空蒸镀法，使在p型接触层27上从p型接触层27的上侧开始，由具有约1nm厚度的Pt层、具有约100nm厚度的Pd层、具有约240nm厚度的Au层和具有约240nm厚度的Ni层组成的p侧欧姆电极33形成为带状。
接着，形成p侧衬垫电极34，使得覆盖电流阻挡层32上和p侧欧姆电极33。具体而言，由真空蒸镀法，形成从电流阻挡层32一侧开始，由具有约100nm厚度的Ti层、具有约150nm厚度的Pt层和具有约3μm厚度的Au层组成的p侧衬垫电极34。由于形成氮化物类半导体层101、电流阻挡层32、p侧欧姆电极33和p侧衬垫电极34，得到氮化物类半导体元件201。
在步骤S12中，进行热压接合处理。这里，如图10所示，与第一实施方式同样，将具有熔融层62的支持基板61热压接合在氮化物类半导体元件201上。
在步骤S13中，进行激光照射处理。这里，如图11所示，与第一实施方式同样，通过在由于分解而被黑色化的剥离层20上照射激光，使剥离层20分解为In、Ga和N2，成为分离层20b。
在步骤S14中，进行热处理。这里，如图12所示，与第一实施方式同样，通过加热氮化物类半导体元件201，使成长基板60从氮化物类半导体元件201分离。
接着，通过对分离成长基板60而露出的氮化物类半导体层101，使用研磨和蚀刻，除去分离层20b和基底层21，使n型接触层22露出。
在步骤S15中，进行元件分离处理。这里，如图13所示，在氮化物类半导体层101的n型接触层22上的规定区域内形成n侧欧姆电极35。具体而言，使用真空蒸镀法，在n型接触层22上形成由具有约6nm厚度的Al层、具有约10nm厚度的Ni层和具有约100nm厚度的Au层组成的n侧欧姆电极35。
接着，在n侧欧姆电极35上，形成由具有约10nm厚度的Ni层和具有约700nm厚度的Au层组成的n侧的衬垫电极36。
然后，沿着垂直于隆起部64的带的分离线和与隆起部64的带平行的分离线63划线。由此，形成沿着隆起部64的带、由[1-100]面和[-1100]面构成的激光共振面，并且进行元件分离。由此，能够得到本发明的第二实施方式的氮化物类半导体激光器。
【实施例】
下面，对分解前的剥离层和分解后的剥离层，比较照射在剥离层上的激光的波长和吸收率的关系。图14是表示分解前的剥离层和分解后的剥离层的波长和吸收率的关系的图。另外，在图14中，横轴是光的波长，纵轴是光的吸收率。
如图14所示，在分解前的剥离层中，剥离层能够充分地吸收激光的波长带只是短波长侧。例如，要确保0.4以上的吸收率，在分解前的剥离层中，就只能使用短于约400nm的短波长的激光。
与此相对，在分解后的剥离层中，剥离层能够充分地吸收激光的波长带与分解前的剥离层相比，扩展到长波长侧。例如，在分解后的剥离层中，在约1100nm以下的波长带中，能够确保0.4以上的吸收率。
这样，确认能够通过产生剥离层的分解，实现吸收端的长波长化。
(其他实施方式)
本发明通过上述的实施方式进行描述，但是不应该将构成该公开的一部分的论述及附图理解为是用于限定本发明的。由此公开，对于从业人员，将会清楚各种代替实施方式、实施方式及其运用技术。
例如，在第一和第二实施方式中，主要对于利用从氮化物类半导体层的活性层放出的光的发光二极管和半导体激光器的制造方法进行例示，但本发明不限于此，也可以用于与将从这些发光元件放出的光作为激发光的荧光体进行组合的发光元件的制造方法中。另外，可以应用于具有氮化物类半导体层的HEMT(High Electron MobilityTransistor：高电子迁移率晶体管)等电子设备、SAW(Surface AcousticWave：声表面波)设备、受光元件。另外，通过应用本发明的成长基板的换贴技术，能够应用于多波长的半导体激光器，由此，可以使在多波长激光器中的晶片面内的发光点间隔的合格率提高。
另外，在第一和第二实施方式中，对于使用MOCVD法、使氮化物类半导体层成长进行了说明，但本发明不限于此，也可以使用HVPE法和气态源MBE法等，使氮化物类半导体层成长。另外，作为氮化物类半导体层的结晶结构，可以是纤锌矿型、也可以是闪锌矿型结构。另外，成长的面方位不限于[0001]，也可以是[11-20]和[1-100]。
另外，在第一和第二实施方式中，作为氮化物类半导体层的成长基板，使用GaN基板，但本发明不限于此，可以使用氮化物类半导体层能够成长的基板，例如SiC、ZnO、LAO、尖晶石、蓝宝石、AlXGal-XN(0＜X≤1)等。
另外，在第一和第二实施方式中，作为剥离层，对于由InGaN组成的层进行了例示，但本发明不限于此，也可以使用InAlN和InGaAlN，在这些含有Al的混合结晶中，不仅剥离层的分解变得容易，而且由于适当地设定其组成比，可以使成长基板、与氮化物类半导体层的晶格常数差缓和。另外，剥离层也可以是多层结构，例如，可以将In的组成比较高的层与不含In或In的组成较低的层叠层，形成超晶格结构。由此，能够减少由于剥离层的插入产生的氮化物类半导体层的结晶性恶化，和氮化物类半导体层的变形增大。另外，在剥离层和氮化物类半导体层之间插入例如由AlGaN和GaN组成的超晶格层，更有效地减小氮化物类半导体层的变形。
另外，在第一和第二实施方式中，作为分解的方法，例示了在氮化物类半导体层的成长阶段中通过加热的热分解的方法，但本发明不限于此，也可以是在氮化物类半导体层成长后通过加热的方法、光照射的方法和电子射线照射的方法。这是因为通过激光照射、电子射线，也可以使氮化物类半导体层的温度升高。
另外，在第一和第二实施方式中，作为用于基板分离的激光，例示了Nd:YAG(或Nd:YVO4等)激光的第二高次谐波，但本发明不限于此，也可以使用激光的基波。另外，使用作为用Ti蓝宝石激光器的超短脉冲的飞秒脉冲激光器，能够减少由于伴随着照射激光时发热的变形而产生的氮化物类半导体层的劣化。并且，作为向剥离层照射激光的激光器，也可以使用红宝石激光器和CO·CO2激光器。
另外，支持基板不限于Si，但优选具有导电性的基板。例如，可以使用导电性半导体(Si、SiC、GaAs、ZnO等)，金属或复合金属(Al、Fe-Ni、Cu-W、Cu-Mo等)，和金属·金属氧化物的复合材料(Cu-CuO)等。一般地，因为金属类材料比半导体材料的机械特性优异，难以割裂，所以，适于作为支持基板材料。进一步，更优选使用将Cu、Ag、Au等高导电性金属与W、Mo、Ni、CuO等高硬度的金属或金属氧化物复合，同时具有高导电性和高机械强度的材料。
这样，本发明当然包含没有在这里描述的各种实施方式。因此，由上述说明，本发明的技术范围不仅仅限于适当的权利要求的发明特定事项。

Claims (5)

1.一种氮化物类半导体元件的制造方法，其特征在于，包含：
在基板上形成含有In的剥离层的工序；
在所述剥离层上形成氮化物类半导体层的工序；
由所述剥离层的温度上升、产生所述剥离层分解的工序；
在所述剥离层上照射激光的工序；和
将所述氮化物半导体从所述基板分离的工序。
2.如权利要求1所述的氮化物类半导体元件的制造方法，其特征在于：所述剥离层由含有组成比为18％以上的In的InGaN构成。
3.如权利要求1所述的氮化物类半导体元件的制造方法，其特征在于：所述激光的光子能低于所述基板的带隙能。
4.如权利要求1所述的氮化物类半导体元件的制造方法，其特征在于：所述激光的光子能低于形成所述氮化物类半导体层的各层的带隙能。
5.如权利要求1所述的氮化物类半导体元件的制造方法，其特征在于：所述激光的光子能大于产生分解的所述剥离层的带隙能。
CN2006101543636A 2005-09-22 2006-09-22 氮化物类半导体元件的制造方法 Expired - Fee Related CN1937271B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005276854 2005-09-22
JP2005-276854 2005-09-22
JP2005276854 2005-09-22
JP2006249883 2006-09-14
JP2006-249883 2006-09-14
JP2006249883A JP2007116110A (ja) 2005-09-22 2006-09-14 窒化物系半導体素子の製造方法

Publications (2)

Publication Number Publication Date
CN1937271A true CN1937271A (zh) 2007-03-28
CN1937271B CN1937271B (zh) 2011-03-09

Family

ID=37429254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101543636A Expired - Fee Related CN1937271B (zh) 2005-09-22 2006-09-22 氮化物类半导体元件的制造方法

Country Status (5)

Country Link
US (1) US7759219B2 (zh)
EP (1) EP1768194B1 (zh)
JP (1) JP2007116110A (zh)
CN (1) CN1937271B (zh)
AT (1) ATE518256T1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102699537A (zh) * 2012-05-18 2012-10-03 杭州士兰明芯科技有限公司 激光剥离led衬底的系统及方法
CN106887505A (zh) * 2017-04-24 2017-06-23 芜湖聚飞光电科技有限公司 一种单面发光芯片级led的制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
JP4937025B2 (ja) * 2007-07-20 2012-05-23 三洋電機株式会社 半導体レーザ素子およびその製造方法
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP2010177390A (ja) * 2009-01-29 2010-08-12 Sony Corp 素子の移載方法および表示装置の製造方法
JP5771968B2 (ja) * 2010-04-09 2015-09-02 住友電気工業株式会社 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板
JP2013128150A (ja) * 2013-03-26 2013-06-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる発光素子の製造方法
FR3009644B1 (fr) * 2013-08-08 2016-12-23 Soitec Silicon On Insulator Procede, empilement et ensemble de separation d'une structure d'un substrat par irradiations electromagnetiques
DE102018202707A1 (de) 2018-02-22 2019-08-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Erzeugung von Panoramabildern

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684309A (en) * 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP3525061B2 (ja) 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP2001119104A (ja) * 1999-10-21 2001-04-27 Matsushita Electric Ind Co Ltd 半導体の製造方法
JP2002319702A (ja) * 2001-04-19 2002-10-31 Sony Corp 窒化物半導体素子の製造方法、窒化物半導体素子
JP4524953B2 (ja) 2001-05-18 2010-08-18 パナソニック株式会社 窒化物半導体基板の製造方法および窒化物半導体装置の製造方法
US6455340B1 (en) * 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
JP4117156B2 (ja) 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP2004072052A (ja) 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
JP4218597B2 (ja) 2003-08-08 2009-02-04 住友電気工業株式会社 半導体発光素子の製造方法
US7341880B2 (en) 2003-09-17 2008-03-11 Luminus Devices, Inc. Light emitting device processes

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102699537A (zh) * 2012-05-18 2012-10-03 杭州士兰明芯科技有限公司 激光剥离led衬底的系统及方法
CN102699537B (zh) * 2012-05-18 2015-11-04 杭州士兰明芯科技有限公司 激光剥离led衬底的系统及方法
CN106887505A (zh) * 2017-04-24 2017-06-23 芜湖聚飞光电科技有限公司 一种单面发光芯片级led的制作方法
CN106887505B (zh) * 2017-04-24 2019-07-16 芜湖聚飞光电科技有限公司 一种单面发光芯片级led的制作方法

Also Published As

Publication number Publication date
CN1937271B (zh) 2011-03-09
EP1768194A3 (en) 2009-12-09
ATE518256T1 (de) 2011-08-15
US7759219B2 (en) 2010-07-20
JP2007116110A (ja) 2007-05-10
EP1768194A2 (en) 2007-03-28
US20070066037A1 (en) 2007-03-22
EP1768194B1 (en) 2011-07-27

Similar Documents

Publication Publication Date Title
CN1937271B (zh) 氮化物类半导体元件的制造方法
US9991414B2 (en) Method of forming a composite substrate
US8927348B2 (en) Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
US20060202211A1 (en) Method for fabricating light-emitting device utilizing substrate transfer by laser decomposition
US7153715B2 (en) Semiconductor device and method for fabricating the same
TWI424588B (zh) Semiconductor light emitting device manufacturing method
EP1881537A1 (en) Nitride semiconductor element and production method therefor
US9873170B2 (en) Method of manufacturing light emitting element
CN103843161B (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
US7524737B2 (en) Method of fabricating a semiconductor chip with a nitride compound semiconductor material
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2005057220A (ja) 半導体光素子及びその製造方法
US20150228848A1 (en) Nitride semiconductor light-emitting element and method for producing same
JP2012142385A (ja) 半導体デバイスの製造方法
JP6146455B2 (ja) 発光素子の製造方法
JP2008117824A (ja) 窒化物系半導体素子の製造方法
WO2022094222A1 (en) Nitride-based ultraviolet light emitting diode with an ultraviolet transparent contact
US20230103358A1 (en) Method for manufacturing semiconductor light emitting device
JP2013183032A (ja) 半導体発光素子
JP2014500842A (ja) 基板上に成長したｉｉｉ族窒化物層
WO2007089077A1 (en) Iii-nitride semiconductor light emitting device and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUTURE LIGHT LLC

Free format text: FORMER OWNER: SANYO ELECTRIC CO., LTD.

Effective date: 20130304

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130304

Address after: American California

Patentee after: Future Light, LLC

Address before: Osaka

Patentee before: Sanyo Electric Co., Ltd.

TR01 Transfer of patent right

Effective date of registration: 20161221

Address after: Osaka Japan

Patentee after: Sanyo Electric Co., Ltd.

Address before: American California

Patentee before: Future Light, LLC

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170414

Address after: Taiwan, China Hsinchu Science Park Road No. five, No. 5

Patentee after: Jingyuan Optoelectronics Co., Ltd.

Address before: Osaka Japan

Patentee before: Sanyo Electric Co., Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110309

Termination date: 20200922

CF01 Termination of patent right due to non-payment of annual fee