CN1937220A - 半导体元件的熔丝结构及其控制方法 - Google Patents
半导体元件的熔丝结构及其控制方法 Download PDFInfo
- Publication number
- CN1937220A CN1937220A CN 200510109652 CN200510109652A CN1937220A CN 1937220 A CN1937220 A CN 1937220A CN 200510109652 CN200510109652 CN 200510109652 CN 200510109652 A CN200510109652 A CN 200510109652A CN 1937220 A CN1937220 A CN 1937220A
- Authority
- CN
- China
- Prior art keywords
- fuse
- those
- wires structure
- switch
- control line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fuses (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种半导体元件的熔丝结构,包括多个熔丝、n条第一控制线、m条第二控制线、n个第一开关及m个第二开关。其中,这些熔丝分别各具有第一端点与第二端点,且熔丝是以(n×m)的阵列方式排列,各第一控制线分别与同一列的这些熔丝的第一端点耦接,第二控制线分别与同一行的这些熔丝的第二端点耦接,各第一开关分别耦接于各第一控制线,各第二开关分别耦接于各第二控制线。
Description
技术领域
本发明涉及一种半导体元件的熔丝结构及其控制方法,特别是涉及一种高密度的半导体元件的熔丝结构及其控制方法。
背景技术
随着半导体元件尺寸不断地缩小,使得半导体元件变得更容易受硅晶体中缺陷或杂质所影响。单一二极管或晶体管的失效往往构成整个芯片的缺陷。为解决这个问题,在半导体元件中常形成由熔丝所组成的冗余电路。如果在制造工艺之后发现一个电路具有缺陷,可以用一个熔丝转换以将其禁能,并至能一冗余电路。对于存储器元件而言,可以将主存储器通过冗余电路耦接到一冗余存储器,而使得缺陷存储单元可以在其地址重新设置一个好的存储单元。在集成电路中使用熔丝的另一个理由是可以将例如是辨识码的控制字符永久地程序化至芯片中。
通常,依照熔丝被烧断(blow)成断路(open)的方式,可分为激光熔丝(Laser fuse)与电子熔丝(Electronic fuse)。其中激光熔丝乃利用激光而以激光束来切断熔丝,而电子熔丝(Electronic fuse),经由电流通入烧断或烧断熔丝而成断路。
对于激光熔丝的设计而言,首先,一般的集成电路最上层都覆盖有氮化硅、二氧化硅或两者堆栈而成的保护层,在以激光烧断多晶硅熔丝或金属熔丝时,为避免损及该保护层,故以激光方式烧断熔丝通常需要在顶层中形成一开口,且激光需准确对准熔丝而不得破坏其它邻近元件。但是,仍常常因能量过强而对上下层的保护层形成凹洞等损伤。
对于电子熔丝的设计而言,是采用多晶硅熔丝,需施予一电压而通入一足够大的电流以烧断熔丝成断路。所谓烧断熔丝成为断路,可代表实际上将熔丝烧断裂开,造成熔丝结构不连续(断裂)而为断路,也可能是造成多晶硅熔丝的烧断后电阻(post-burn resistance)增加至一相当高的程度,而被视为断路。因此,可避免激光熔丝在进行烧断时,所产生破坏其它邻近元件及激光能量过强对晶片造成损伤等缺点。
目前,电子熔丝是由与其电性耦接的晶体管来进行控制电流的流通,以决定电子熔丝的烧断与否。在一个晶体管控制一个电子熔丝的情况下,电子熔丝的数量增加,相对的晶体管的数量也随着增加。然而,晶体管的体积相当大,所以在晶体管的数量过多的情况下,将不利于半导体元件的极小化。
发明内容
有鉴于此,本发明的目的就是在提供一种半导体元件的熔丝结构,可大幅度减少晶体管的数量,以达元件极小化的目标。
本发明的目的就是在提供一种熔丝结构的控制方法,可使用较少的晶体管,以达到对熔丝结构进行控制的目的。
本发明提出一种半导体元件的熔丝结构,包括多个熔丝、n条第一控制线、m条第二控制线、n个第一开关及m个第二开关。其中,这些熔丝分别各具有第一端点与第二端点,且熔丝是以(n×m)的阵列方式排列,各第一控制线分别与同一列的这些熔丝的第一端点耦接,第二控制线分别与同一行的这些熔丝的第二端点耦接,各第一开关分别耦接于各第一控制线,各第二开关分别耦接于各第二控制线。
依照本发明的一优选实施例所述,在上述的半导体的熔丝结构中,n≥2,且n为整数。
依照本发明的一优选实施例所述,在上述的半导体的熔丝结构中,m≥2,且n为整数。
依照本发明的一优选实施例所述,在上述的半导体的熔丝结构中,这些熔丝包括电子熔丝。
依照本发明的一优选实施例所述,在上述的半导体的熔丝结构中,这些第一控制线与这些第二控制线的材料包括金属。
依照本发明的一优选实施例所述,在上述的半导体的熔丝结构中,这些第一开关与这些第二开关包括金属氧化物半导体晶体管。
依照本发明的一优选实施例所述,在上述的半导体的熔丝结构中,半导体元件包括存储器元件。
本发明提出一种如权利要求1所述的半导体的熔丝结构的控制方法,首先将这些第一开关耦接至第一电压,而将这些第二开关耦接至第二电压,且第二电压小于第一电压。接着,开启选定的第一开关及选定的第二开关,产生电流流过所对应的熔丝。
依照本发明的一优选实施例所述,在上述的熔丝结构的控制方法中,电流的电流值大于等于熔断这些熔丝所需的电流值。
依照本发明的一优选实施例所述,在上述的熔丝结构的控制方法中,这些熔丝包括电子熔丝。
依照本发明的一优选实施例所述,在上述的熔丝结构的控制方法中,这些第一控制线与这些第二控制线的材料包括金属。
依照本发明的一优选实施例所述,在上述的熔丝结构的控制方法中,这些第一开关与这些第二开关包括金属氧化物半导体晶体管。
依照本发明的一优选实施例所述,在上述的熔丝结构的控制方法中,半导体元件包括存储器元件。
由上所述,半导体元件的熔丝结构是将熔丝以矩阵方式配置,此为高密度的配置方式,且因为一个开关可输入信号至一个以上的熔丝,所以可大幅减少开关的数量,以达元件极小化的目标。另一方面,熔丝结构的控制方法是由一个第一开关与一个第二开关控制所对应的熔丝,因此使用较少的晶体管就可以达到控制熔丝结构的目的。
为让本发明的上述和其它目的、特征和优点能更明显易懂,以下配合附图以及优选实施例,以更详细地说明本发明。
附图说明
图1为依照本发明一实施例所绘示的熔丝结构的电路图。
简单符号说明
100:熔丝结构
102:熔丝
102a、102b、108a、108b、110a、110b:端点
104、106:控制线
108、110:开关
108c、110c:栅极端
具体实施方式
图1为依照本发明一实施例所绘示的熔丝结构的电路图。
请参照图1,本发明所提出的半导体元件的熔丝结构100,包括熔丝102、控制线104、控制线106、开关108及开关110。上述半导体元件例如是存储器元件,而熔丝结构100例如是用以耦接存储器元件中的主存储器及冗余存储器的冗余电路。
在此实施例中,熔丝102的数量例如是(n×m)个,控制线104的数量例如是n条,控制线106的数量例如是m条,开关108的数量例如是n个,开关110的数量例如是m个。其中,n及m为大于等于2的整数。
熔丝102,例如是材料为多晶硅的电子熔丝,具有端点102a及端点102b,以阵列方式排列于熔丝结构100中。
控制线104,其材料例如是铜、铝等金属,而每一条控制线104分别与同一列的熔丝102的端点102a耦接。
控制线106,其材料例如是铜、铝等金属,而每一条控制线106分别与同一行的熔丝102的端点102b耦接。
开关108,例如是金属氧化物半导体晶体管,具有端点108a、端点108b与门极端108c,每一开关108的端点108a分别耦接于一条控制线104。
开关110,例如是金属氧化物半导体晶体管,具有端点110a、端点110b与门极端110c,而每一开关110的端点110a分别耦接于一条控制线106。
由上述可知,在熔丝结构100中,熔丝102是以阵列方式进行配置,此为高密度的配置方式,且因为每一个开关108可通过所对应的控制线104输入信号至同一列的熔丝102,每一个开关110可通过所对应的控制线106输入信号至同一行的熔丝102,所以可大幅减少开关108及110的数量,以达元件极小化的目标。举例来说,本发明在n及m为10的情况下,表示在熔丝结构100中共有100个熔丝102,由10个开关108及10个开关110共20个开关所控制,而在现有技术以一个开关控制一个熔丝的结构中,在相同为100个熔丝的情况下,需要100开关来控制这100个熔丝,本发明与现有技术相较之下,少了80个开关,可大幅缩小元件尺寸。
以下,将详细说明上述熔丝结构100的控制方法。
请继续参照图1,首先,选定预定熔断的熔丝102,例如是耦接于第3条控制线104与第4条控制线106的熔丝102(如图1中虚线所圈示处)。
接着,将每一个开关108的端点108b分别耦接至一第一电压,而将每一个开关110的端点110b分别耦接至一第二电压,且第二电压小于第一电压。
然后,于与第3条控制线104耦接的开关108的栅极端108c上施加电压,以使得控制第3条控制线104的开关108成为开启的状态,且于与第4条控制线106耦接的开关110的栅极端110c上施加电压,以使得控制第4条控制线106的开关108成为开启的状态。如此一来,因为第一电压大于第二电压而存在一电压差,会产生一电流流经所选定的熔丝102,此电流的电流值例如是大于等于熔断熔丝102所需的电流值,而熔断所选定的熔丝102。
由上述可知,因为利用本发明所提出的熔丝结构的控制方法,是在熔丝102所组成的阵列中,以一个开关108及一个开关110控制所对应的熔丝102,如此一来可通过较少的开关108及开关110来控制此熔丝结构110。
综上所述,本发明至少具有下列优点:
1.本发明所提出的半导体元件的熔丝结构为高密度的熔丝结构,且因为一个开关可输入信号至一个以上的熔丝,可以有效减少开关的数量,有利于元件极小化。
2.在本发明所提出的熔丝结构的控制方法中,是由二个开关控制所对应的熔丝,因此使用较少的晶体管就可以达到控制熔丝结构的目的。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (13)
1、一种半导体元件的熔丝结构,包括:
多个熔丝,该些熔丝分别各具有一第一端点与一第二端点,且该些熔丝是以n×m的阵列方式排列;
n条第一控制线,各该第一控制线分别与相同列的该些熔丝的该第一端点耦接;
m条第二控制线,各该第二控制线分别与相同行的该些熔丝的该第二端点耦接;
n个第一开关,各该第一开关分别耦接于各该第一控制线;以及
m个第二开关,各该第二开关分别耦接于各该第二控制线。
2、如权利要求1所述的半导体的熔丝结构,其中n≥2,且n为整数。
3、如权利要求1所述的半导体的熔丝结构,其中m≥2,且n为整数。
4、如权利要求1所述的半导体的熔丝结构,其中该些熔丝包括电子熔丝。
5、如权利要求1所述的半导体的熔丝结构,其中该些第一控制线与该些第二控制线的材料包括金属。
6、如权利要求1所述的半导体的熔丝结构,其中该些第一开关与该些第二开关包括金属氧化物半导体晶体管。
7、如权利要求1所述的半导体的熔丝结构,其中该半导体元件包括存储器元件。
8、一种如权利要求1所述的半导体的熔丝结构的控制方法,包括:
将该些第一开关耦接至一第一电压;
将该些第二开关端耦接至一第二电压,且该第二电压小于该第一电压;
开启选定的第一开关及选定的第二开关,产生一电流流过所对应的熔丝。
9、如权利要求8所述的熔丝结构的控制方法,其中该电流的电流值大于或等于熔断该些熔丝所需的电流值。
10、如权利要求8所述的熔丝结构的控制方法,其中该些熔丝包括电子熔丝。
11、如权利要求8所述的熔丝结构的控制方法,其中该些第一控制线与该些第二控制线的材料包括金属。
12、如权利要求8所述的熔丝结构的控制方法,其中该些第一开关与该些第二开关包括金属氧化物半导体晶体管。
13、如权利要求8所述的熔丝结构的控制方法,其中该半导体元件包括存储器元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510109652 CN1937220A (zh) | 2005-09-19 | 2005-09-19 | 半导体元件的熔丝结构及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510109652 CN1937220A (zh) | 2005-09-19 | 2005-09-19 | 半导体元件的熔丝结构及其控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1937220A true CN1937220A (zh) | 2007-03-28 |
Family
ID=37954621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510109652 Pending CN1937220A (zh) | 2005-09-19 | 2005-09-19 | 半导体元件的熔丝结构及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1937220A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104700898A (zh) * | 2013-12-10 | 2015-06-10 | 爱思开海力士有限公司 | 半导体器件和驱动半导体器件的方法 |
-
2005
- 2005-09-19 CN CN 200510109652 patent/CN1937220A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104700898A (zh) * | 2013-12-10 | 2015-06-10 | 爱思开海力士有限公司 | 半导体器件和驱动半导体器件的方法 |
CN104700898B (zh) * | 2013-12-10 | 2019-11-29 | 爱思开海力士有限公司 | 半导体器件和驱动半导体器件的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6008523A (en) | Electrical fuses with tight pitches and method of fabrication in semiconductors | |
EP0025347A2 (en) | Semiconductor devices having fuses | |
CN101295703B (zh) | 用于电子迁移编程模式的熔丝结构 | |
JP3470960B2 (ja) | 混合ヒューズ技術 | |
US7701035B2 (en) | Laser fuse structures for high power applications | |
US20050274966A1 (en) | Fuse and write method for fuse | |
US6970394B2 (en) | Programming method for electrical fuse cell and circuit thereof | |
EP0159928B1 (en) | Semiconductor integrated circuit device having fuse-type information storing circuit | |
US8492798B1 (en) | Electrical fuse with sacrificial contact | |
CN1937220A (zh) | 半导体元件的熔丝结构及其控制方法 | |
US6815264B2 (en) | Antifuses | |
US7176551B2 (en) | Fuse structure for a semiconductor device | |
KR101119805B1 (ko) | 퓨즈 형성 방법 및 그에 따른 퓨즈 구조 | |
CN100438020C (zh) | 半导体元件的熔丝 | |
CN102244067A (zh) | 熔丝结构 | |
KR100673002B1 (ko) | 트랜지스터의 누설전류 패스를 이용한 이-퓨즈 회로 | |
US6180992B1 (en) | Fuse configuration for a semiconductor storage device | |
US5933714A (en) | Double density fuse bank for the laser break-link programming of an integrated circuit | |
US6552549B1 (en) | Method of reading electrical fuses/antifuses | |
CN112397544A (zh) | 一种三维相变存储器及其控制方法 | |
CN1719605A (zh) | 半导体元件的熔丝结构 | |
TWI284356B (en) | Fuse structure for semiconductor device and controlling method thereof | |
CN1430273A (zh) | 半导体元件的熔丝结构 | |
US20070058472A1 (en) | Fuse structure for semiconductor device and controlling method thereof | |
KR101087796B1 (ko) | 반도체 소자의 퓨즈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |