CN1926531A - 伽罗瓦域线性变换器格栅系统 - Google Patents
伽罗瓦域线性变换器格栅系统 Download PDFInfo
- Publication number
- CN1926531A CN1926531A CN 200480014207 CN200480014207A CN1926531A CN 1926531 A CN1926531 A CN 1926531A CN 200480014207 CN200480014207 CN 200480014207 CN 200480014207 A CN200480014207 A CN 200480014207A CN 1926531 A CN1926531 A CN 1926531A
- Authority
- CN
- China
- Prior art keywords
- galois field
- trellis
- field linear
- matrix
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
一种伽罗瓦域线性变换器格栅系统包括:一个伽罗瓦域线性变换器矩阵;一个输入选择电路,用于对该矩阵提供一个或多个格栅位流中的多个输入位以及该矩阵的格栅状态输出;以及一个可编程存储设备,用于把该矩阵配置成对该一个或多个格栅位流以及格栅状态输出进行多周期伽罗瓦域线性变换从而在单个周期中提供多个格栅输出信道符号以及新的格栅状态输出。
Description
技术领域
本发明涉及一种改进的伽罗瓦域线性变换器格栅系统,并且更具体地涉及一种可以在单周期中对一个或多个位以及/或者甚至输出位置换进行完整的格栅运算的系统。
相关申请
本申请要求Stein等于2003年4月8日申请的标题为“Entitledmethod to predict trellis output using the FG-2 ALU(利用FG-2 ALU预测格栅输出的方法)”的美国60/461,267号临时申请的优先权。
背景技术
前向纠错(FEC)的用途是通过对经信道传送的数据添加一些细心设计的冗余信息改进该信道的能力。添加该冗余信息的进程称为信道编码。卷积编码和块编码是信道编码的二种主要形式。卷积代码在串行数据上运算,一次一个位或几个位。块代码在相对大(典型地高达二百字节)的消息块上运算。在一些情况下卷积代码可能比块代码更方便,因为前者连续产生冗余位和纠错。
格栅是一种设备,用于通过扩展位以对位编码从而例如为检错引入冗余。格栅由包含线性反馈移位寄存器(LFSR)的触发器以及包含模2加法器的“异或”门构成。由于LFSR,卷积代码具有存储器。例如,二个或三个或更多的输入可产生三个或四个或更多的信道符号的输出,这些符号不仅取决于当前的输入位组块还取决于以前的决。存在许多可能需要实现的不同格栅系统:基本1:2编码器,基本1:3编码器或者任何基本n:m编码器。格栅系统可能是可编程的或者可能涉及硬件解决办法。常规可编程格栅的一个问题是,为了产生信道符号它们需要在每个位上进行数个周期的运算。典型办法涉及实现要求大量相加或移位运算的线性反馈移位寄存器。另外,所产生的信道位可能不处于后继处理所需的次序上。尽管硬件解决方案对于某特定功能更有效,但不能重新配置它们以适应许多可能需要的不同类型的格栅。
发明内容
从而本发明的一个目的是提供一种伽罗瓦域线性变换器格栅系统。
本发明的另一个目的是提供一种更快的并且可以把信道符号输出置换成任何希望次序以适应后继处理的伽罗瓦域线性变换器格栅系统。
本发明的再一个目的是提供一种可在单个周期内从一个或多个位预测多个输出信道符号的伽罗瓦域线性变换器格栅系统。
本发明的再一个目的是提供一种可在一个周期内并行地从若干输入位预测输出的伽罗瓦域线性变换器格栅系统。
本发明的再一个目的是提供一种还可配置成完成各种独立的输入/输出位置换的伽罗瓦域线性变换器格栅系统。
可以通过采用一个伽罗瓦域线性变换器矩阵、一个输入选择电路以及一个可编程存储设备实现一种能并行地接收一个或多个位并能以直接或置换形式提供输出信道符号的快得多、简单得多的可重配置格栅系统,从而实现本发明,其中该输入选择电路用于对该矩阵提供一个或多个格栅位流中的多个输入位以及该矩阵的格栅状态输出,而该可编程存储设备用于设定该矩阵以对一个或多个格栅位流以及格栅状态输出进行多周期伽罗瓦域线性变换从而在单个周期内提供多个格栅输出信道符号或者甚至置换后的格栅输出通道符号以及新的格栅状态。
本发明特征在于一种伽罗瓦域线性变换器格栅系统,其包括一个伽罗瓦域线性变换器格栅矩阵以及一个用于对该矩阵提供一个或多个格栅位流中的多个输入位以及该矩阵的格栅状态输出的输入选择电路。一个可编程存储设备配置该矩阵以对该一个或多个格栅位流以及格栅状态进行多周期伽罗瓦域线性变换从而在单个周期中提供多个格栅输出信道符号以及新的格栅状态输出。
在一优选实施例中该矩阵可包括多个单元,每个单元包括一个“异或”逻辑电路,以及一个其输出端连接到该“异或”逻辑电路上而输入端连接到该输入选择电路以接收输入位组的“与”逻辑电路。该可编程存储设备可包括多个存储单元,每个存储单元编程成使能不同的伽罗瓦域线性变换。可能存在一个控制器电路,用来重配置该可编程存储设备以把格栅输出信道符号置换到预定次序中。该控制器电路还可以重配置该可编程存储设备以便在该矩阵的每个行和列中只启动一个单元从而把一给定的输入位模式置换成一种不同的输出位模式。
附图说明
从下面的对优选实施例和附图的说明业内人士会想到其它目的、特征和优点,附图中:
图1是依据本发明的可重配置伽罗瓦域线性变换器格栅系统的简化方块图;
图2A是典型现有技术ADSL Modem格栅系统的硬件线性反馈移位寄存器实现的示意方块图;
图2B是图表I,说明八个时钟周期上图2的现有技术ADSL调制解调器格栅的四状态情况;
图3A是图1的可重配置伽罗瓦域线性变换器格栅系统更详细示意方块图;
图3B和3C是图表II和III,说明图3A的伽罗瓦域线性变换器格栅系统中出现的二种四状态情况;
图4是图3的伽罗瓦域线性变换器矩阵的更详细示意图,其配置成在一个周期中从输入位组产生格栅输出信道符号;
图5是图3的伽罗瓦域线性变换器矩阵的示意图,其重配置成在一个周期中产生对输入位组置换的格栅输出信道符号;
图6是图3的伽罗瓦域线性变换器格栅系统的更详细示意图;
图7是带有可编程存储设备的矩阵单元的示意图;
图8是本发明的伽罗瓦域线性变换器格栅系统的示意方块图,具有带有多个可编程部件平面和一个用来配置并再配置它的控制器电路;
图9A-9H示意说明利用本发明的可编程伽罗瓦域线性变换器格栅系统达到的置换的样本。
具体实施方式
除了下面说明的优选实施例或各实施例之外,本发明能为其它实施例并且能在各种方式实现或完成。从而应理解,在应用上本发明不受限于下面的说明描述的或在附图中示出的结构细节和构件设置。
图1中示出依据本发明的伽罗瓦域线性变换器格栅系统10,其接收概括地用u3、u2和u1标记的一个或多个格栅位流中的若干输入位以及用Sn标记的该矩阵的格栅状态输出,该系统从这些输入产生输出12以及用Sn+1标记的下个或新的格栅状态输出14。
图2A中示出在硬件中用线性反馈移位寄存器(LFSR)22实现的典型格栅系统,例如ADSL调制解调器格栅22。线性反馈移位寄存器22包括四个存储设备即触发器24、26、28和30,它们代表该线性反馈移位寄存器的状态s0、s1、s2和s3。格栅位流u3、u2和u1作为位流u30、u31、u32...u37...、u20、u21、u22、u23...u27...u10、u11、u12、u13...u17...出现在各输入端32上。位流u3在输入32上直接提供输出v0。输出v1是响应u3输入和u1输入通过“异或”门34产生的。输出w0是响应u3和u2输入通过“异或”门36产生的。输出w1是响应所有输入u3、u2、u1并加上线40上的线性反馈移位寄存器22的输出状态S3通过“异或”门38提供的。尽管格栅系统20响应概括地用u3、u2、u1表示的各个特定格栅位u30、u31、u32...u37...、u20、u21、u22、u23...u27...u10、u11、u12、u13...u17...快速完成运算以得到输出v0、v1、w0、w1,它具有它的硬件专门为ADSL调制解调器格栅功能服务从而不能方便地为其它任何用途重新配置的缺点。
在操作中每个时钟周期下在图2B的图表II的列50中示出状态s0、s1、s2和s3。
图2A的格栅专用于完成特定格栅的功能并且在ADSL调制解调器格栅的情况下一次只可以处理一个位,而图3A的本发明的伽罗瓦域线性变换器格栅系统10a根据具体应用允许的伽罗瓦域线性变换器矩阵的尺寸可以同时处理四个、八个、十二个、十六个或任何数量的位。这在图3A中示出,其中广义化格栅位流输入u10-u13、u20-u23、u30-u33示出全部同时接收。对第一时刻或第一个时钟周期用z10到z13-、y20到y23以及x30到x33示出特定的位。由于在该具体例子中GFLT格栅系统10一次接收四位,它的真伽罗瓦域变换器形式下的输出将代表和第四个时钟周期或图表I中的三号时钟周期对应的输出,这在图2B中用图表I的框区52强调。从而在图2B图表1中的54、56、58和60示出的状态s0、s1、s2和s3的值是图3A中的新格栅状态54a、56a、58a和60a。它们是新的格栅状态s0n+1、s1n+1 s2n+1、s3n+1并且反馈到格栅输入端s3n、s2n、s1n、s0n。从而依据本发明的伽罗瓦域线性变换器格栅系统的第一时刻或第一时钟周期产生和现有技术系统20的第四时钟周期或3号时钟周期相同的输出。这样在一个周期中不是处理一个位而是处理四个(或八个或十二个或任何其它数量)的位。相比之下在任何其它软件可重配置系统为完成此会需要几个周期。
在图3B图表II中用时钟周期0标记的下个或第二时钟周期,于列51中把状态S0n+1示成是s3、y21(y21是u21的当前值)、s0、y20(y20是u20的当前值)以及z12(z12是u12的当前值)的“异或”组合。这可以展开如第二列53中所示并且接着如第三列55中所示消除冗余(模2加)以提供下个格栅状态,对s1n+1 s2n+1 s3n+1完成相同的工作。不以图表形式列出输出v0、v1、w0和w1,因为它们是信号的直接“异或”组合例如如图4的伽罗瓦域线性变换格栅系统矩阵60上所示。可以看出,通过使能矩阵60的选定行和列相交处的“异或”门单元62得到图表I和II中所需的输出。例如,参照图3B的图表II,s3的值可以看成是s1、s2、s3、u21、u22、u13和u10的“异或”组合,而例如对于w03其表达式应是u33和u23的简单“异或”运算,对于v12它会是u32和u12的“异或”,等等。这样在单个周期的运算中可以处理四个位以便提供输出和状态,而在诸如图2A的ADSL调制解调器格栅所示的硬件实现下这通常需要四个周期,另外在可重配置的软件实现下则需要多得多的运算周期。
本发明的另一个优点是于该矩阵在按任何希望的次序操纵输出的灵活性从而可以在希望的形式下装配格栅输出信道符号。例如,代替如图4中所示在单个周期后给出输出(其中组合从0到3的所有w1,从0到3的所有w0,并且组合所有v1和所有v0),可以替代地如图5中所示组合w1[3]、wo[3]、v1[3]、v0[3],组合w1[2]、w0[2]、v1[2]、v0[2],等等。
图6的伽罗瓦域线性变换器格栅系统可包括矩阵70和输入选择电路72,该电路72可包括输入或“u”寄存器74、状态或“s”寄存器76、若干多路复用器78、80、82、84以及对应数量的锁存器86、88、90、92。最初,由于所有的状态“s”为零,寄存器76的级94上的所有输入都为零。在输入寄存器74的第一级96上不存在格栅位流位组,但是存在先前识别的格栅位流位组:级98上的位u10、u11、u12、u13;级100上的位u20、u21、u22、u23;以及级102上的位u30、u31、u32、u33。当它们和寄存器76的级94中的零状态一起存在时,伽罗瓦域线性变换器矩阵60b立即在一个周期中预测输出并且在输出寄存器104中产生它。现在状态条件s00、s01、s02、s03也驻留在输出寄存器104中并反馈到状态寄存器76的级94,接着下一组四个位中的每一组和该状态一起处理以在输出寄存器104中提供下个输出,从而执行参照图3A、3B、4和5解释的运算。图7中的每个单元62a可以包括一个输出端112和下个单元连接并且输入端114和前一个单元的输出连接的“异或”门110,但是行中第一单元的输入端和零连接而各行中的最后一个单元代表该矩阵的输出。“与”门116对“异或”门110提供另一个输入,并且可编程存储设备即触发器118响应线120上的写信号和控制“与”门116的禁止从而启动单元62a。如图6中所示每个可编程存储单元或触发器118可以在一个分立平面122上独立于其余单元实现。接着该控制电路简单地定址触发器的可编程平面122以便配置或重新配置该矩阵从而为任何具体的格栅实现服务。
这在图8中图解示出,其中控制器电路130,例如DSP、微处理器或序列发生器,控制一个或多个存储平面122、122a、122b、122n。在美国专利3,658,864中示出伽罗瓦域线性变换器和辅助电路的结构,本文整体收录它作为参考。可编程存储设备122、122a、122b...122n的编程不限于只为不同的格栅操作重配置该矩阵,而是还可以在格栅运算之间重配置它,例如完成格栅输入位流和格栅输出信道符号之间的各种置换。存在二种通过重配置矩阵60的启动单元62实现的置换类型。第一类型涉及输入和输出位组数量相等的置换。在此情况下对矩阵的每个行和列只启动一个单元。第二类型涉及输出位多于输入位的置换(扩展)。在此情况下在矩阵的每行中只启动一个单元。在图9A-9H中示出这二种类型的典型置换,其中图9A代表位前后交换(BitFlip)置换,图9B代表位交织(Bit Interleave)置换,图9C代表字节对换(Byte Swap)置换,图9D代表位去交织(Bit Deinterleave),图9E代表字节拆包(Byte Unpack),图9F代表位扩展(Bit Expand),图9G代表字节打包(Byte Pack),而图9H代表右移位和合并字节(Shift Right and Merge Byte)。
下述例案整体收录作为参考:Stein等2002年1月18日申请的标题为“GALOIS FIELD LINEAR TRANSFORMER(伽罗瓦域线性变换器)”的美国专利申请10/051,533号(AD-239J);Stein等2002年6月12日申请的标题为“PROGRAMMABLE DATA ENCRYPTIONENGINE(可编程数据加密机)”的美国专利申请10/170,267号(AD297J);Stein等2002年5月1日申请的标题为“PROCONFIGURABLE INPUT GALOIS FIELD LINEARTRANSFORMER SYSTEM(可重配置输入伽罗瓦域线性变换器系统)”的美国专利申请10/136,170号(AD-300J)。
尽管在一些图中而并未在另一些图中示出本发明的特定特征,这只是出于方便,因为每种特征可以和依据本发明的其它特征中的任一个或全部进行组合。本文使用的词“包含”、“包括”、“具有”和“带有”是广泛和综合地解释并且不限制任何物理互连。另外,本申请中公开的任何实施例并不应当成是唯一可能的实施例。
业内人士会从下面的权利要求书可以设想到其它实施例。
Claims (8)
1.一种伽罗瓦域线性变换器(GFLT)格栅系统,包括:
一个GFLT矩阵;
一个输入选择电路,用于对所述矩阵提供在一个或多个格栅位流中的多个输入位以及所述矩阵的一个格栅状态输出;以及
一个可编程存储设备,用于把所述矩阵配置成对所述一个或多个格栅位流以及格栅状态输出执行多周期伽罗瓦域线性变换,以在单个周期中提供多个格栅输出信道符号和新的格栅状态输出。
2.如权利要求1的伽罗瓦域线性变换器格栅系统,其中所述矩阵包括多个单元,每个单元包括一个“异或”逻辑电路,以及一个“与”电路,其输出端和该“异或”逻辑电路连接而输入端和用于接收输入位组的所述输入选择电路连接。
3.如权利要求1的伽罗瓦域线性变换器格栅系统,其中所述可编程存储设备包括多个存储单元,每个存储单元被编程以启动一个不同的伽罗瓦域线性变换。
4.如权利要求1的伽罗瓦域线性变换器格栅系统包括一个控制器电路,用于重配置所述可编程存储设备以将所述格栅输出信道符号置换成预定次序。
5.如权利要求1的伽罗瓦域线性变换器格栅系统,包括一个控制器电路,用于重配置所述可编程存储设备以只启动所述矩阵的每个行和列中的一个单元从而将给定输入位模式置换成一个不同的输出位模式。
6.如权利要求1的伽罗瓦域线性变换器格栅系统,其中所述输入选择电路包括一个输入寄存器、一个状态寄存器和一个切换系统电路,用于选择性地将来自所述输入寄存器和状态寄存器之一或二者的数据输入到所述矩阵。
7.如权利要求1的伽罗瓦域线性变换器格栅系统包括一个控制器电路,用于重配置所述可编程存储设备以只启动所述矩阵的每行中的一个单元,从而将给定的输入位模式扩展成一个不同的输出位模式。
8.一种伽罗瓦域线性变换器(GFLT)格栅系统,包括:
一个GFLT矩阵;
一个输入选择电路,用于向所述矩阵提供一个或多个格栅位流中的多个输入位以及所述矩阵的一个格栅状态输出;以及
一个可编程存储设备,用于将所述矩阵配置成对所述一个或多个格栅位流和格栅状态输出执行多周期伽罗瓦域线性变换,以在单个周期中提供多个置换后的格栅输出信道符号以及新的格栅状态输出。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US46126703P | 2003-04-08 | 2003-04-08 | |
US60/461,267 | 2003-04-08 | ||
US10/753,301 | 2004-01-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1926531A true CN1926531A (zh) | 2007-03-07 |
CN100530157C CN100530157C (zh) | 2009-08-19 |
Family
ID=37818211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004800142079A Expired - Fee Related CN100530157C (zh) | 2003-04-08 | 2004-04-07 | 伽罗瓦域线性变换器格栅系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100530157C (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9707861D0 (en) * | 1997-04-18 | 1997-06-04 | Certicom Corp | Arithmetic processor |
JP3556461B2 (ja) * | 1998-03-18 | 2004-08-18 | 富士通株式会社 | M系列の位相シフト係数算出方式 |
US6141786A (en) * | 1998-06-04 | 2000-10-31 | Intenational Business Machines Corporation | Method and apparatus for performing arithmetic operations on Galois fields and their extensions |
US6343305B1 (en) * | 1999-09-14 | 2002-01-29 | The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Methods and apparatus for multiplication in a galois field GF (2m), encoders and decoders using same |
-
2004
- 2004-04-07 CN CNB2004800142079A patent/CN100530157C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100530157C (zh) | 2009-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7356752B2 (en) | Enhanced turbo product codes | |
WO2009067633A1 (en) | Rank modulation for memory devices | |
US8285972B2 (en) | Lookup table addressing system and method | |
EP1576735B1 (en) | Address generation for interleavers in turbo encoders and decoders | |
RU2000102353A (ru) | Способ адаптивного канального кодирования и устройство для его осуществления | |
EP1588320B1 (en) | Method for counting beyond endurance limitations of non-volatile memories | |
EP2713519A1 (en) | Electronic counter in non-volatile limited endurance memory | |
EP1611494B1 (en) | Configurable parallel encoder for convolutional codes | |
US6442729B1 (en) | Convolution code generator and digital signal processor which includes the same | |
JP3515036B2 (ja) | インターリービング方法、インターリービング装置、ターボ符号化方法及びターボ符号化装置 | |
WO2002003598A2 (en) | Block interleaver and de-interleaver with buffer to reduce power consumption | |
CN100530157C (zh) | 伽罗瓦域线性变换器格栅系统 | |
EP0120371A2 (en) | Fault alignment control system and circuits | |
KR100549870B1 (ko) | 테일-바이팅 기법에서 마지막 상태를 찾는 방법 및 이를이용한 터보 부호기 | |
CN1180427A (zh) | 以单精度或双精度进行算术运算的系统 | |
CN1316383C (zh) | 可重新配置输入的伽罗瓦域线性变换器系统 | |
CN1591658A (zh) | 纠错码产生电路及其方法 | |
CN1297887C (zh) | 可跨边界对齐复数暂存器资料的处理器及其方法 | |
EP0763297A1 (en) | Nonlinear dynamic substitution devices and methods for block substitutions employing coset decompositions and direct geometric generation | |
CN108683424B (zh) | 全并行双向递归流水线ldpc编码器及方法 | |
KR101286022B1 (ko) | 데이터 레이트 매칭장치 및 방법 | |
WO2003071684A1 (en) | Serial weightless data to thermometer coded data converter | |
RU1777244C (ru) | Декодер кодов Рида-Соломона | |
CN1019707B (zh) | 单周期完成任意位移位的移位部件 | |
EP1273095A2 (en) | Enhanced turbo product codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090819 Termination date: 20170407 |