CN1916857A - 屏蔽门中央接口盘电路及其实现控制的方法 - Google Patents

屏蔽门中央接口盘电路及其实现控制的方法 Download PDF

Info

Publication number
CN1916857A
CN1916857A CN 200510036743 CN200510036743A CN1916857A CN 1916857 A CN1916857 A CN 1916857A CN 200510036743 CN200510036743 CN 200510036743 CN 200510036743 A CN200510036743 A CN 200510036743A CN 1916857 A CN1916857 A CN 1916857A
Authority
CN
China
Prior art keywords
processing unit
central processing
control signal
circuit
interface circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200510036743
Other languages
English (en)
Inventor
熊建明
朱卫平
彭海龙
苏武强
刘晓东
杨宇华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Fangda Group Co Ltd
Original Assignee
China Fangda Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Fangda Group Co Ltd filed Critical China Fangda Group Co Ltd
Priority to CN 200510036743 priority Critical patent/CN1916857A/zh
Publication of CN1916857A publication Critical patent/CN1916857A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Safety Devices In Control Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明涉及一种屏蔽门中央接口盘电路,该电路包括第一中央处理器、输入接口电路、输出接口电路、第二中央处理器以及切换控制电路,其中第一、第二中央处理器分别通过输入接口电路接收输入数据,对该输入数据进行运算,根据运算结果产生第一、第二控制信号并将该第一、第二控制信号送入输出接口电路。正常状态下,输出接口电路输出第一中央处理器的第一控制信号,当第一中央处理器的工作状态异常时,输出接口电路输出第二中央处理器的第二控制信号。本发明还涉及一种屏蔽门中央接口盘电路实现控制的方法。本发明采用两个中央处理器前后台同时工作,保证屏蔽门系统的工作准确性和可靠性。

Description

屏蔽门中央接口盘电路及其实现控制的方法
技术领域
本发明涉及屏蔽门技术领域,特别是涉及一种屏蔽门中央接口盘电路及其实现控制的方法。
背景技术
屏蔽门的中央接口盘(PSC)是屏蔽门的控制系统中用于处理系统输入/输出请求的设备。现有的屏蔽门中央接口盘一般设有一个单独的中央处理器(CPU),当这一中央处理器出现差错或故障时,没有其它检查或补救方式,易导致整个屏蔽门系统出现差错或故障,无法保证屏蔽门系统的工作准确性和可靠性。
发明内容
本发明的目的在于解决现有技术存在的问题,提供一种屏蔽门中央接口盘电路及其实现控制的方法,采用双CPU前后台同时工作,以避免一个中央处理器出现差错或故障导致屏蔽门系统出现差错或故障,保证屏蔽门系统的工作准确性和可靠性。
本发明所采用的技术方案在于,提供一种屏蔽门中央接口盘电路,包括第一中央处理器、输入接口电路、输出接口电路,还包括第二中央处理器以及切换控制电路,其中:
所述第一中央处理器通过所述输入接口电路接收输入数据,对该输入数据进行运算,根据其运算结果产生第一控制信号并将该第一控制信号送入所述输出接口电路,由该输出接口电路输出;
所述第二中央处理器通过所述输入接口电路接收输入数据,对该输入数据进行运算,根据其运算结果产生第二控制信号并将该第二控制信号送入所述输出接口电路;并监测所述第一中央处理器的工作状态,当监测到该第一中央处理器的工作状态异常时,输出第三控制信号至所述切换控制电路;以及
所述切换控制电路接收所述第二中央处理器输出的第三控制信号,并根据该第三控制信号输出切换控制信号至所述输出接口电路,该切换控制信号控制所述输出接口电路输出所述第二中央处理器的第二控制信号。
所述第二中央处理器是通过经异步串行通讯口接收所述第一中央处理器的运算结果并比较其运算结果与该第一中央处理器的运算结果在时序上是否一致,以监测所述第一中央处理器的工作状态是否异常。
当所述第二中央处理器的运算结果与所述第一中央处理器的运算结果在时序上不一致时,则所述第一中央处理的工作状态为异常。
所述第二中央处理器进一步通过从所述第一中央处理器的输出端接收所述第一中央处理器的第一控制信号并比较该第一控制信号与其第二控制信号是否相同,以监测所述第一中央处理器的工作状态是否异常。
当所述第一控制信号与所述第二控制信号不相同时,则所述第一中央处理器的工作状态为异常。
本发明还提供一种屏蔽门中央接口盘电路实现控制的方法,其运行于包括有第一中央处理器、输入接口电路、输出接口电路、第二中央处理器以及切换控制电路的屏蔽门中央接口盘电路中,包括:
(a)所述第一中央处理器通过所述输入接口电路接收输入数据,对该输入数据进行运算,根据运算结果产生第一控制信号;所述第二中央处理器通过所述输入接口电路接收输入数据,对该输入数据进行运算,根据运算结果产生第二控制信号,并监测所述第一中央处理器的工作状态;所述输出接口电路输出所述第一控制信号;
(b)当所述第二中央处理器监测到所述第一中央处理器的工作状态异常时,输出第三控制信号至所述切换控制电路;以及
(c)所述切换控制电路接到所述第二中央处理器输出的第三控制信号,根据该第三控制信号输出切换控制信号至所述输出接口电路,控制该输出接口电路输出所述第二中央处理器的第二控制信号。
所述步骤(a)进一步包括所述第二中央处理器通过经异步串行通讯口接收所述第一中央处理器的运算结果并比较其运算结果与该第一中央处理器的运算结果在时序上是否一致,监测所述第一中央处理器的工作状态;当上述两个运算结果在时序上不一致时,所述第一中央处理器的工作状态为异常。
所述步骤(a)进一步包括,所述第二中央处理器通过从所述第一中央处理器的输出口接收所述第一中央处理器的第一控制信号并比较该第一控制信号与其第二控制信号是否相同,监测所述第一中央处理器的工作状态;当所述第一控制信号与所述第二控制信号不相同时,所述第一中央处理器的工作状态为异常。
本发明采用两个中央处理器前后台同时工作,当一个中央处理器出现差错或故障时由另一个中央处理器替代工作,避免了一个中央处理器出现差错或故障而导致屏蔽门系统出现差错或故障的状况,保证屏蔽门系统的工作准确性和可靠性。
附图说明
图1是本发明的屏蔽门中央接口盘电路的结构示意图。
图2是本发明的屏蔽门中央接口盘电路实现控制的方法的流程图。
图3是本发明的屏蔽门中央接口盘电路一实施例的接线图。
具体实施方式
如图1所示,本发明屏蔽门中央接口盘电路包括输入接口电路1、第一中央处理器2(CPU1)、第二中央处理器3(CPU2)、切换控制电路4以及输出接口电路5。
其中第一中央处理器2通过其数据口从输入接口电路1接收输入数据,对该输入数据进行运算,根据运算结果产生第一控制信号并将该第一控制信号送入输出接口电路5。
第二中央处理器3与第一中央处理器2的配置相同并以相同的方式从输入接口电路1接收输入、从输出接口电路5输出。该第二中央处理器3通过其数据口从输入接口电路1接收输入数据,对该输入数据进行运算,根据运算结果产生第二控制信号并将该第二控制信号送入输出接口电路5。此外,该第二中央处理器3与第一中央处理器2通过异步串行(板级UART)通讯口相连,采集第一中央处理器2对输入数据的运算结果。同时该第二中央处理器3亦通过与第一中央处理器2的输出口的连接,从该第一中央处理器2采集其第一控制信号。
切换控制电路4分别与输入接口电路1、第一中央处理器2、第二中央处理器3以及输入接口电路5连接。该切换控制电路4可根据第二中央处理器3的控制,输出切换控制信号至输入接口电路1、输出接口电路5,控制其输入、输出,以切换第一中央处理器2和第二中央处理器3的工作状态。
本发明采用两个中央处理器前后台同时工作,在正常工作的状态下,第一中央处理器2工作于前台,输出第一控制信号控制系统运行,第二中央处理器3工作于后台,与第一中央处理器2同样地采集输入数据并进行处理。同时该第二中央处理器3通过从异步串行(板级UART)通讯口采集第一中央处理器2的运算结果并从第一中央处理器2采集其第一控制信号,监测第一中央处理器2的工作状态。当第一中央处理器2出现差错或故障时,第二中央处理器3通过比较二者的运算结果和控制信号及时作出判断,并输出第三控制信号至切换控制电路4,该切换控制电路4根据该第三控制信号输出切换控制信号,控制输出接口电路5输出第二中央处理器3的第二控制信号,将第二中央处理器3切换至前台工作,接管系统的控制。其具体控制的过程如图2所示。
参照图2,电路开始工作时,第一中央处理器2工作于前台,第二中央处理器3工作于前台,输出接口电路5输出第一控制信号作为系统控制信号。在步骤S201,第一中央处理器2、第二中央处理器3分别通过输入接口电路1接收输入数据,对输入数据进行各自运算,根据各自的运算结果分别产生第一控制信号、第二控制信号,并将该第一控制信号和第二控制信号送入输出接口电路5。
接着在步骤S202,第二中央处理器3通过通讯口从第一中央处理器2接收该第一中央处理器2的运算结果,并比较该运算结果和自己的运算结果在时序上是否是一致的。如果二者在时序上不一致,则第二中央处理器3判定第一中央处理器2的运算结果错误,执行步骤S203,第二中央处理器3输出第三控制信号至切换控制电路4控制切换控制电路4在步骤S204输出切换控制信号至输出接口电路5,使得该输出接口电路5在步骤S205输出第二中央处理器3的第二控制信号,由第二中央处理器3对系统进行控制。
如果二者在时序上一致,则进入步骤S206,第二中央处理器3从第一中央处理器2获取其第一控制信号,比较该第一控制信号与其第二控制信号是否相同,如果二者不相同,则第二中央处理器3判定第一中央处理器2的第一控制信号错误,进入步骤203,执行步骤S203-S205,由第二中央处理器3对系统进行控制。否则,如果第一控制信号与第二控制信号相同,则第二中央处理器3判定第一中央处理器2控制正确,该输出接口电路5继续输出第一中央处理器2的第一控制信号(步骤207),由第一中央处理器2继续对系统进行控制。
具体电路的实施例如图3所示。其中该切换控制电路4包括一四输入与非门芯片,正常工作状态,其切换控制信号输出端CPU_PS为低电平0,CPU_NS为高电平1,该输出接口电路5输出第一中央处理器2的第一控制信号,屏蔽第二中央处理器3的第二控制信号,第一中央处理器2工作于前台对系统进行控制,第二中央处理器3工作于后台。当第二中央处理器3比较得到第一中央处理器2的运算结果与其运算结果在时序上不一致,或者第一中央处理器2的第一控制信号与其第二控制信号不相同时,通过从其输出端PB0向输出第三控制信号,将四输入与非门芯片的第十引脚(B_REQ1)置零,使得该切换控制电路4的切换控制信号输出端CPU_PS为高电平1,CPU_NS为低电平0。切换控制电路4将该切换控制信号(CPU_PS为高电平1,CPU_NS为低电平0)输入输出接口电路5,控制该输出接口电路5输出第二中央处理器3的第二控制信号,屏蔽第一中央处理器2的第一控制信号,即将第二中央处理器3切换至前台,控制系统。
在该实施例中,第一、第二中央处理器2、3均采用ATMEGA162芯片实现,切换控制电路4主要采用74VHC00芯片实现,输入接口电路1采用一组74VHC541芯片以及74VHC138、74VHC244芯片实现,输出接口电路5采用两个74VHC541芯片实现。
在该实施例中还采用PROFIBUS总线进行各部分之间的信息传递,并将第一中央处理器2的异常状况上传上位设备。

Claims (8)

1、一种屏蔽门中央接口盘电路,包括第一中央处理器、输入接口电路、输出接口电路,其特征在于,还包括第二中央处理器以及切换控制电路,其中:
所述第一中央处理器通过所述输入接口电路接收输入数据,对该输入数据进行运算,根据其运算结果产生第一控制信号并将该第一控制信号送入所述输出接口电路,由该输出接口电路输出;
所述第二中央处理器通过所述输入接口电路接收输入数据,对该输入数据进行运算,根据其运算结果产生第二控制信号并将该第二控制信号送入所述输出接口电路;并监测所述第一中央处理器的工作状态,当监测到该第一中央处理器的工作状态异常时,输出第三控制信号至所述切换控制电路;以及
所述切换控制电路接收所述第二中央处理器输出的第三控制信号,并根据该第三控制信号输出切换控制信号至所述输出接口电路,该切换控制信号控制所述输出接口电路输出所述第二中央处理器的第二控制信号。
2、根据权利要求1所述的屏蔽门中央接口盘电路,其特征在于,所述第二中央处理器是通过经异步串行通讯口接收所述第一中央处理器的运算结果并比较其运算结果与该第一中央处理器的运算结果在时序上是否一致,以监测所述第一中央处理器的工作状态是否异常。
3、根据权利要求2所述的屏蔽门中央接口盘电路,其特征在于,当所述第二中央处理器的运算结果与所述第一中央处理器的运算结果在时序上不一致时,则所述第一中央处理的工作状态为异常。
4、根据权利要求2或3所述的屏蔽门中央接口盘电路,其特征在于,所述第二中央处理器进一步通过从所述第一中央处理器的输出端接收所述第一中央处理器的第一控制信号并比较该第一控制信号与其第二控制信号是否相同,以监测所述第一中央处理器的工作状态是否异常。
5、根据权利要求4所述的屏蔽门中央接口盘电路,其特征在于,当所述第一控制信号与所述第二控制信号不相同时,则所述第一中央处理器的工作状态为异常。
6、一种屏蔽门中央接口盘电路实现控制的方法,其运行于包括有第一中央处理器、输入接口电路、输出接口电路、第二中央处理器以及切换控制电路的屏蔽门中央接口盘电路中,其特征在于,包括:
(a)所述第一中央处理器通过所述输入接口电路接收输入数据,对该输入数据进行运算,根据运算结果产生第一控制信号;所述第二中央处理器通过所述输入接口电路接收输入数据,对该输入数据进行运算,根据运算结果产生第二控制信号,并监测所述第一中央处理器的工作状态;所述输出接口电路输出所述第一控制信号;
(b)当所述第二中央处理器监测到所述第一中央处理器的工作状态异常时,输出第三控制信号至所述切换控制电路;以及
(c)所述切换控制电路接到所述第二中央处理器输出的第三控制信号,根据该第三控制信号输出切换控制信号至所述输出接口电路,控制该输出接口电路输出所述第二中央处理器的第二控制信号。
7、根据权利要求6所述的屏蔽门中央接口盘电路实现控制的方法,其特征在于,所述步骤(a)进一步包括所述第二中央处理器通过经异步串行通讯口接收所述第一中央处理器的运算结果并比较其运算结果与该第一中央处理器的运算结果在时序上是否一致,监测所述第一中央处理器的工作状态;当上述两个运算结果在时序上不一致时,所述第一中央处理器的工作状态为异常。
8、根据权利要求6或7所述的屏蔽门中央接口盘电路实现控制的方法,其特征在于,所述步骤(a)进一步包括,所述第二中央处理器通过从所述第一中央处理器的输出口接收所述第一中央处理器的第一控制信号并比较该第一控制信号与其第二控制信号是否相同,监测所述第一中央处理器的工作状态;当所述第一控制信号与所述第二控制信号不相同时,所述第一中央处理器的工作状态为异常。
CN 200510036743 2005-08-18 2005-08-18 屏蔽门中央接口盘电路及其实现控制的方法 Pending CN1916857A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200510036743 CN1916857A (zh) 2005-08-18 2005-08-18 屏蔽门中央接口盘电路及其实现控制的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200510036743 CN1916857A (zh) 2005-08-18 2005-08-18 屏蔽门中央接口盘电路及其实现控制的方法

Publications (1)

Publication Number Publication Date
CN1916857A true CN1916857A (zh) 2007-02-21

Family

ID=37737858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510036743 Pending CN1916857A (zh) 2005-08-18 2005-08-18 屏蔽门中央接口盘电路及其实现控制的方法

Country Status (1)

Country Link
CN (1) CN1916857A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102955427A (zh) * 2012-11-14 2013-03-06 中国船舶重工集团公司第七一九研究所 互联纠错式三模冗余控制系统及仲裁方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102955427A (zh) * 2012-11-14 2013-03-06 中国船舶重工集团公司第七一九研究所 互联纠错式三模冗余控制系统及仲裁方法
CN102955427B (zh) * 2012-11-14 2014-12-03 中国船舶重工集团公司第七一九研究所 互联纠错式三模冗余控制系统及仲裁方法

Similar Documents

Publication Publication Date Title
CN1808406A (zh) 监控控制器和PCI Express设备间信道数量的方法和装置
CN1624674A (zh) Pci express链路的动态重新配置
EP1358564A2 (en) I2c self bus switching device
CN1024084C (zh) 电梯群管理控制装置
CN1449168A (zh) 一种单线串行接口协议
CN1251419C (zh) 通信设备中实现主备设备快速倒换的方法
CN1494002A (zh) 用于中断的动态优先权排序的方法及装置
CN1916857A (zh) 屏蔽门中央接口盘电路及其实现控制的方法
CN2849832Y (zh) 屏蔽门中央接口盘电路
CN1577213A (zh) 在计算机系统中使用外围组件互连电源管理机制的方法
CN100583021C (zh) 显示芯片共享方法
CN1273883C (zh) 在计算机系统中使用外围组件互连电源管理机制的方法
CN112445657B (zh) 一种支持排除故障的电路切换方法及系统
CN111723032B (zh) 一种中断管控方法及电子设备
CN101340352A (zh) 一种线与仲裁总线互联的方法、装置和系统
CN1420413A (zh) 控制计算机主机与显示器同时开关的方法及其控制装置
CN1540539A (zh) 中断信号控制系统与控制方法
CN1601991A (zh) 一种处理同步系统主备倒换的装置及方法
CN103853572A (zh) 一种开机的方法及电子设备
CN1176422C (zh) 电脑系统的启动前期排错装置及方法
CN106776463B (zh) 一种基于fpga的双余度计算机控制系统的设计方法
CN1369762A (zh) 两用电脑键盘及其自动检测接口状态的方法
CN1185585C (zh) 一种构建办公应用网络的方法及装置
CN1605999A (zh) 计算机远程控制系统
CN1302358C (zh) 一种桥接芯片的复位方法及其装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication