CN1273883C - 在计算机系统中使用外围组件互连电源管理机制的方法 - Google Patents
在计算机系统中使用外围组件互连电源管理机制的方法 Download PDFInfo
- Publication number
- CN1273883C CN1273883C CNB2003101242832A CN200310124283A CN1273883C CN 1273883 C CN1273883 C CN 1273883C CN B2003101242832 A CNB2003101242832 A CN B2003101242832A CN 200310124283 A CN200310124283 A CN 200310124283A CN 1273883 C CN1273883 C CN 1273883C
- Authority
- CN
- China
- Prior art keywords
- pme
- virtual
- pci
- computer system
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明是一种使用于计算机系统中，以外围组件互连(PCI)电源管理机制的快速外围组件互连电源管理的方法。该计算机系统具有PCI电源管理事件(PME)控制器与快速外围组件互连根复合体。该方法具有：将该根复合体所产生的数个PME封包转换为虚拟PME信号，其中该数个PME封包中的第一个PME封包驱动该虚拟PME信号。该方法还具有：反驱动该虚拟PME信号。该虚拟PME信号的反驱动以一预定时间间隔紧接于其驱动。
Description
技术领域
本发明提供一种计算机系统的电源管理方法，尤指一种使用计算机系统的外围组件互连(PCI)电源管理(PM)机制的快速外围组件互连(PCI Express)电源管理方法。
背景技术
根据快速外围组件互连(PCI Express，Peripheral ComponentInterconnect Express)规格对计算机系统的电源管理(PM，PowerManagement)的规范，一装置能使用PM_PME封包(PM_PME packet，为交易层Transaction Layer的封包)要求该计算机系统产生中断(interrupt)以将该计算机系统自非工作模式(如待命模式或睡眠模式)唤醒。该PCI Express规格的中断近似于PCI(Peripheral Component Interconnect)规格所定义的PME中断(PME interrupt，其中PME(Power Management Event)即电源管理事件)。通过该PCI Express规格所定义的中断，该计算机系统不仅与PCI Express规格兼容，也与PCI规格兼容。
当要建构同时与PCI Express规格和PCI规格兼容的计算机系统时，设置PCI Express唤醒机制(近似于现有技术的PCI PME控制器，即近似于PCI规格的唤醒机制)极其耗费成本。并且将产生PCI Express规格和PCI规格之间的软件冲突与硬件冲突(如相冲突的ACPI事件报告与相冲突的电源开启程序，其中ACPI(Advanced Configuration and Power Interface)即进阶组态及电源管理接口)。因此需要经济的方法来处理该计算机系统的电源管理。
发明内容
因此本发明的主要目的在于提供一种使用计算机系统的外围组件互连电源管理机制的快速外围组件互连电源管理方法，以解决上述问题。
本发明的较佳实施例中提供一种使用计算机系统的外围组件互连(PCI)电源管理(PM)机制的快速外围组件互连(PCI Express)电源管理方法及相关装置。该计算机系统具有PCI电源管理事件(PME，Power Management Event)控制器与PCI Express根复合体(Root Complex)。该方法具有将该PCI Express根复合体所产生的多个PM_PME封包转换为虚拟PME信号(Pseudo-PMEsignal)。该多个PM_PME封包中的第一PM_PME封包驱动(assert)该虚拟PME信号，以使得该虚拟PME信号的电压由高电平转变为低电平。本发明另提供虚拟PME线(Pseudo-PME line)，分别电连接于该PCI PME控制器的PME输入端与该PCI Express根复合体，用来将该虚拟PME信号传输至该PCIPME控制器。该PCI PME控制器可以具有事件缓存器，该事件缓存器用来向该计算机系统报告其被该虚拟PME信号所设定的PME(也就是说该事件缓存器的值被设定为代表电源管理事件PME的发生)。该PME输入端通过该计算机系统的PCI总线接收PCI兼容装置所产生的PME信号。另外本发明具有反驱动(de-asserting)该虚拟PME信号，以使得该虚拟PME信号的电压由该低电平转变为该高电平。该虚拟PME信号的反驱动(de-assertion)以预定时间间隔紧接于该虚拟PME信号的驱动(assertion)。当该虚拟PME信号的电压由该低电平转变为该高电平时，该计算机系统可以执行驻于该计算机系统的内存的驱动程序，以清除该事件缓存器。其中该虚拟PME信号的电压的高电平与低电平与PCI规格兼容。
本发明的好处之一是，当要建构同时与PCI Express规格和PCI规格兼容的计算机系统时，不需要设置PCI Express唤醒机制，因此节省了相关成本。另外原有的微芯片(microchip)可以继续采用，以进一步节省相关成本。值得注意的是，由于在本发明中不需要设置第二个唤醒机制，因此不会发生PCI Express规格和PCI规格之间的软件冲突与硬件冲突(如相冲突的ACPI事件报告与相冲突的电源开启程序，其中ACPI(Advanced Configuration andPower Interface)即进阶组态及电源管理接口)。
附图说明
图1为根据本发明使用计算机系统的外围组件互连(PCI)电源管理机制的快速外围组件互连(PCI Express)电源管理方法的流程示意图。
图2为图1的计算机系统的相关组件的方块示意图。
其中上述附图的符号说明如下：200计算机系统，210 PCI Express根复合体，212序列电路，214定时器，250 PCI PME控制器，252缓存器，254内存。
具体实施方式
根据快速外围组件互连(即PCI Express，Peripheral ComponentInterconnect Express)规格对计算机系统的电源管理(即PM，PowerManagement)的规范，一装置能使用PM_PME封包(即PM_PME packet，一交易层(Transaction Layer)的封包)要求该计算机系统产生中断(interrupt)，以将该计算机系统从非工作模式(如待命模式或睡眠模式)唤醒。该PCIExpress规格的中断近似于外围组件互连(即PCI，Peripheral ComponentInterconnect)规格所定义的PME中断(即PME interrupt，其中PME(PowerManagement Event)即电源管理事件)。
首先简要地说明本发明的运作。当PCI Express兼容装置的装置缓存器被设定(set)之后，数个PM_PME封包就间歇性地产生以通知该计算机系统对该PME进行处置，直到该计算机系统清除(clear)该装置缓存器为止。本发明的方法系将该PCI Express的数个PM_PME封包转换为近似于PCI规格的PME信号，以使得PCI电源管理机制被触发以进行处置。
请参考图1，图1为根据本发明使用计算机系统的PCI电源管理机制的PCI Express电源管理方法的流程示意图。该计算机系统具有PCI电源管理事件(PME)控制器(为该计算机系统中用来管理PCI兼容装置的现有技术芯片组，以下简称PCI PME控制器)与PCI Express根复合体(即PCI ExpressRoot Complex，用来管理PCI Express兼容装置的中间装置)。以下步骤的顺序并不限定本发明的范围，该方法的步骤说明如下。
步骤10：在该PCI Express根复合体提供序列电路(sequential circuit，如一锁存器(latch)或一触发器(flip-flop))；
步骤20：以该序列电路将该PCI Express根复合体所产生的多个PM_PME封包转换为虚拟PME信号(Pseudo-PME signal)，其中该多个PM_PME封包中的第一PM_PME封包驱动(asserting)该虚拟PME信号，以使得该虚拟PME信号的电压由高电平转变为低电平；
步骤30：提供一虚拟PME线(Pseudo-PME line)，分别电连接于该PCIPME控制器的PME输入端与该PCI Express根复合体，用来将该PCI Express根复合体的序列电路所产生的虚拟PME信号传输至该PCI PME控制器，其中该PME输入端通过该计算机系统的PCI总线接收PCI兼容装置所产生的PME信号；
步骤40：提供一定时器，以控制驱动(asserting)与反驱动(de-asserting)该虚拟PME信号的时间间隔；
步骤50：反驱动(de-asserting)该虚拟PME信号，以使得该虚拟PME信号的电压由该低电平转变为该高电平，其中该虚拟PME信号的反驱动(de-assertion)以一预定时间间隔紧接于该虚拟PME信号的驱动(assertion)；以及
步骤60：以储存于该计算机系统的内存的程序(如一驱动程序(devicedriver))清除该PCI PME控制器的事件缓存器。
以上所述的虚拟PME信号的电压的高电平与低电平与PCI规格兼容，以使得该PCI PME控制器将该虚拟PME信号视同一般的PME信号。虽然在PCI规格中没有定义，该PCI PME控制器通常具有一事件缓存器(用来向该计算机系统报告该PME(即电源管理事件))，当该虚拟PME信号(或一PME信号)被驱动(asserted)时，该事件缓存器能被该PCI PME控制器设定，但是当该虚拟PME信号被反驱动(de-asserted)时，该事件缓存器却未能对应地被清除(cleared)。使用上述对应的结构，步骤60会解决无法清除计算机系统的事件缓存器的问题。
请参考图2，图2为图1的计算机系统的相关组件的方块示意图。图2象征性地示出上述对应结构的图标，该计算机系统中与本发明无关的其它组件并未显示于图中。图2的PME#、虚拟PME#、PCI PME#、与PCI PME#控制器分别为前述的PME输入端、前述的虚拟PME线、用来接收前述的PME信号的线、与前述的PCI PME控制器。另外图中于PME#下方所标示的“Wired OR”表示虚拟PME#与PME#的电连接方式的逻辑关系为“或”，即两线的直接接触，而序列电路212的各端子(Data数据输入、Enable致能、与Q数据输出)的意义是本领域技术人员所熟知的，故不赘述。
本发明的另一实施例说明如下。前述的定时器并非控制驱动与反驱动该虚拟PME信号的时间间隔的唯一方式。本实施例另包含有将该多个PM_PME封包的一PM_PME封包的一脉冲(pulse)转换为较低频脉冲，以控制驱动与反驱动该虚拟PME信号的时间间隔。本实施例提供一同步器(synchronizer)，以将该多个PM_PME封包的该PM_PME封包的该脉冲转换为该较低频脉冲。当该较低频脉冲为一低态主动(active-low)脉冲时，该较低频脉冲可以在该计算机系统中用来作为该虚拟PME信号。
当该多个PM_PME封包被设计为工作于相对高频，而使得该序列电路无法被该脉冲触发时，该另一实施例相当有用。在此状况下，上述的变化能使该脉冲的宽度(pulse-width)足够长以触发该序列电路。
请再参阅图2，本发明在提供上述方法的同时，也对应地提供计算机系统200，其包含有：快速外围组件互连(PCI Express)根复合体(Root Complex)210，用来产生多个PM_PME封包；和序列电路(sequential circuit)212，电连接于PCI Express根复合体210，用来将该多个PM_PME封包转换为虚拟PME信号(Pseudo-PME signal)。计算机系统200另包含有外围组件互连(PCI)电源管理事件(PME)控制器250，其包含有事件缓存器252。其中事件缓存器252用来向计算机系统200报告电源管理事件。计算机系统200另包含有虚拟PME线(Pseudo-PME line，即图2所示的虚拟PME#)，分别电连接于序列电路212的输出端和PCI PME控制器250的PME输入端。其中当该虚拟PME信号的电压由第一电平转变为第二电平时，事件缓存器252就被设定(set)。计算机系统200另包含有内存254，其包含有程序代码，其中当该虚拟PME信号的电压由该第二电平转变为该第一电平时，计算机系统200执行内存254中的程序代码，以清除(clear)事件缓存器252。上述的虚拟PME信号的电压的第一电平与第二电平与PCI规格兼容。计算机系统200另包含有定时器214，电连接于序列电路212，以控制该虚拟PME信号的电压于何时由该第二电平转变为该第一电平。
虽然图2的定时器214与序列电路212位于PCI Express根复合体210之内，此为设计上的选择，图2并非限定本发明的范围。本领域的技术人员能够将定时器214与序列电路212设置于PCI Express根复合体210之内或之外。
与现有技术相比，当要根据本发明建构同时与PCI Express规格和PCI规格兼容的计算机系统时，不需要设置PCI Express唤醒机制，因此节省了相关成本。另外原有的微芯片(microchip)可以继续采用，以进一步节省相关成本，并且由于在本发明中不需要设置第二个唤醒机制，故不会发生因规格差异所造成的PCI Express规格和PCI规格之间的软件冲突与硬件冲突。
以上所述仅为本发明的较佳实施例，凡按照本发明权利要求所做的均等变化与修饰，都属于本发明专利的涵盖范围。
Claims (12)
1.一种使用计算机系统的外围组件互连(PCI)电源管理(PM)机制的快速外围组件互连电源管理方法，该计算机系统具有PCI电源管理事件(PME)控制器与快速外围组件互连根复合体，该方法包含有：
将该快速外围组件互连根复合体所产生的多个PM_PME封包转换为虚拟PME信号，其中该多个PM_PME封包中的第一PM_PME封包驱动该虚拟PME信号，以使得该虚拟PME信号的电压由第一电平转变为第二电平；
提供虚拟PME线，分别电连接于该PCI PME控制器的PME输入端与该快速外围组件互连根复合体，用来将该虚拟PME信号传输至该PCI PME控制器，其中该PME输入端通过该计算机系统的PCI总线接收PCI兼容装置所产生的PME信号；以及
反驱动该虚拟PME信号，以使得该虚拟PME信号的电压由该第二电平转变为该第一电平，其中该虚拟PME信号的反驱动以一预定时间间隔紧接于该虚拟PME信号的驱动；
其中该虚拟PME信号的电压的第一电平与第二电平与PCI规格兼容。
2.如权利要求1所述的方法，其中该PCI PME控制器位于该计算机系统的芯片组。
3.如权利要求1所述的方法，该方法还包含有：提供序列电路，以将该多个PM_PME封包转换为该虚拟PME信号。
4.如权利要求3所述的方法，其中该序列电路为锁存器或触发器。
5.如权利要求1所述的方法，该方法还包含有：提供定时器，以控制驱动与反驱动该虚拟PME信号的时间间隔。
6.如权利要求1所述的方法，该方法还包含有：将该多个PM_PME封包的一PM_PME封包的一脉冲(pulse)转换为较低频脉冲，以控制驱动与反驱动该虚拟PME信号的时间间隔。
7.如权利要求6所述的方法，该方法还包含有：提供同步器，以将该多个PM_PME封包的该PM_PME封包的该脉冲转换为该较低频脉冲。
8.如权利要求6所述的方法，其中该较低频脉冲为低态主动脉冲，并且在该计算机系统中用来作为该虚拟PME信号。
9.如权利要求1所述的方法，其中该PCI PME控制器具有事件缓存器，当该虚拟PME信号被驱动时，该事件缓存器能被该PCI PME控制器设定，但是当该虚拟PME信号被反驱动时，该事件缓存器却未能对应地被清除，该方法还包括以下步骤：通过该计算机系统的程序来清除该事件缓存器。
10.如权利要求9所述的方法，其中该程序为该计算机系统的装置驱动程序。
11.一种计算机系统，其包含有：
快速外围组件互连根复合体，用来产生多个PM_PME封包；
序列电路，电连接于该快速外围组件互连根复合体，用来将该多个PM_PME封包转换为虚拟PME信号；
外围组件互连(PCI)电源管理事件(PME)控制器，其包含有事件缓存器，其中该事件缓存器用来向该计算机系统报告电源管理事件；
虚拟PME线，分别电连接于该序列电路的输出端和该PCI PME控制器的PME输入端，其中当该虚拟PME信号的电压由第一电平转变为第二电平时，该事件缓存器就被设定；以及
内存，其包含有程序代码，其中当该虚拟PME信号的电压由该第二电平转变为该第一电平时，该计算机系统执行该内存中的程序代码，以清除该事件缓存器；
其中该虚拟PME信号的电压的第一电平与第二电平与PCI规格兼容。
12.如权利要求11所述的计算机系统，该计算机系统还包含有定时器，电连接于该序列电路，以控制该虚拟PME信号的电压在何时由该第二电平转变为该第一电平。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/604,440 US7185213B2 (en) | 2003-07-21 | 2003-07-21 | Method for PCI Express power management using a PCI PM mechanism in a computer system |
| US10/604,440 | 2003-07-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1577214A CN1577214A (zh) | 2005-02-09 |
| CN1273883C true CN1273883C (zh) | 2006-09-06 |
Family
ID=34079558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101242832A Expired - Fee Related CN1273883C (zh) | 2003-07-21 | 2003-12-29 | 在计算机系统中使用外围组件互连电源管理机制的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7185213B2 (zh) |
| CN (1) | CN1273883C (zh) |
| TW (1) | TWI245179B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7185212B2 (en) * | 2003-07-21 | 2007-02-27 | Silicon Integrated Systems Corp. | Method for PCI express power management using a PCI PM mechanism in a computer system |
| US7482711B2 (en) * | 2004-09-30 | 2009-01-27 | Agere Systems Inc. | Auxiliary power switching arrangement for PCI Express, PC's and similar applications |
| CN100397300C (zh) * | 2005-05-12 | 2008-06-25 | 辉达公司 | 计算机系统中系统指令的传输方法 |
| US7647515B2 (en) * | 2005-08-29 | 2010-01-12 | Dell Products L.P. | System and method for information handling system adaptive variable bus idle timer |
| US7984314B2 (en) | 2007-05-14 | 2011-07-19 | Intel Corporation | Power management of low power link states |
| US8582448B2 (en) | 2007-10-22 | 2013-11-12 | Dell Products L.P. | Method and apparatus for power throttling of highspeed multi-lane serial links |
| US7929565B2 (en) * | 2007-12-12 | 2011-04-19 | Dell Products L.P. | Ethernet switching of PCI express packets |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5974492A (en) * | 1997-02-18 | 1999-10-26 | Advanced Micro Devices, Inc. | Method for input/output port replication using an interconnection bus |
| US6282666B1 (en) * | 1999-02-26 | 2001-08-28 | Agere Systems Guardian Corp. | Computer peripheral device having the capability to wake up from a cold state with information stored before cold powerdown |
| US6675303B1 (en) * | 1999-09-29 | 2004-01-06 | 2Micro International Limited | PC card controller with advanced power management reset capabilities |
| US6654896B1 (en) * | 2000-05-16 | 2003-11-25 | Hewlett-Packard Development Company, L.P. | Handling of multiple compliant and non-compliant wake-up sources in a computer system |
| US6898766B2 (en) * | 2001-10-30 | 2005-05-24 | Texas Instruments Incorporated | Simplifying integrated circuits with a common communications bus |
| US7350087B2 (en) * | 2003-03-31 | 2008-03-25 | Intel Corporation | System and method of message-based power management |
| US7149093B2 (en) * | 2003-04-09 | 2006-12-12 | National Instruments Corporation | PXI chassis with backwards compatibility for existing PXI devices |
| US7185212B2 (en) * | 2003-07-21 | 2007-02-27 | Silicon Integrated Systems Corp. | Method for PCI express power management using a PCI PM mechanism in a computer system |
-
2003
- 2003-07-21 US US10/604,440 patent/US7185213B2/en not_active Expired - Fee Related
- 2003-12-19 TW TW092136147A patent/TWI245179B/zh not_active IP Right Cessation
- 2003-12-29 CN CNB2003101242832A patent/CN1273883C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200504495A (en) | 2005-02-01 |
| US7185213B2 (en) | 2007-02-27 |
| US20050022036A1 (en) | 2005-01-27 |
| CN1577214A (zh) | 2005-02-09 |
| TWI245179B (en) | 2005-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5909586A (en) | Methods and systems for interfacing with an interface powered I/O device | |
| KR100329344B1 (ko) | 전원관리장치및방법 | |
| US6460143B1 (en) | Apparatus and method for awakening bus circuitry from a low power state | |
| US20030014677A1 (en) | Apparatus and method for awakening bus circuitry from a low power state | |
| JPH08235103A (ja) | コンピュータ・システムの２つのバス間のブリッジ回路 | |
| CN104620234A (zh) | 减小外围部件快速互连链路中的延迟 | |
| CN1443319A (zh) | 处理器控制电压的系统中提供决定开启电压的方法及装置 | |
| CN1278203C (zh) | 在计算机系统中使用外围组件互连电源管理机制的方法 | |
| CN102478800A (zh) | 电力顺序信号的监控系统与其方法 | |
| CN109189203A (zh) | 服务器节电系统及其节电方法 | |
| US20050114723A1 (en) | Interruption control system and method | |
| CN1273883C (zh) | 在计算机系统中使用外围组件互连电源管理机制的方法 | |
| CN111142644A (zh) | 一种硬盘运行控制方法、装置及相关组件 | |
| CN1441353A (zh) | 增强的通用串行总线(usb)总线监控器控制器 | |
| CN102929381B (zh) | 电子系统及其电源管理方法 | |
| JP4202754B2 (ja) | バス結合された回路ブロックのための電力管理の方法及び構成 | |
| JP3908445B2 (ja) | 電子機器 | |
| CN1255717C (zh) | 用于在盘驱动器接口之间共享中断的方法和设备 | |
| US10331592B2 (en) | Communication apparatus with direct control and associated methods | |
| CN1873586A (zh) | 控制计算机系统中的能量消耗的计算机系统和方法 | |
| CN101452337A (zh) | 一种外接设备的控制方法和装置 | |
| CN1332873A (zh) | 当安装一个升级设备时用于禁止图形设备的方法和装置 | |
| CN1212556C (zh) | 计算机装置、扩展卡、小型pci卡、自动电源接通电路、自动启动方法以及信号激活方法 | |
| CN101303653B (zh) | 判断计算机系统是否执行重开机的方法及其计算机系统 | |
| US8732379B2 (en) | Adapting legacy/third party IPs to advanced power management protocol |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |