TWI245179B - Method for PCI express power management using a PCI PM mechanism in a computer system - Google Patents

Description

1245179 五、發明說明（1) 【發明所屬之技術領域】 本發明提供一種計算機系統之電源管理方法，尤指一種 使用一计异機系統之週邊元件互連（p C I)電源管理 (PM)機制之快速週邊元件互連（pCi Express)電源管 理方法。 μ 【先前技術】 根據快速週邊元件互連（PCI Express， Peripheral Component Interconnect Express)規格對一計算機系 統之電源管理（PM ’ Power Management)之規範，一裝 置能使用一 P Μ 一 Ρ Μ E封包（P Μ — Ρ Μ E p a c k e t，係一交易層 --Transact ion Layer之封包）要求該計算機系統產生 一中斷(i nt er rupt)以將該計算機系統自一非工作模式 (如一待命模式或一睡眠模式）喚醒。該P C I E X p re s s規 格之中斷近似於 PC I ( Per i phera 1 Component In ter connect)規格所定義之PME中斷（PME interrupt，其中 PME— — Power Management Event即電 源管理事件）。透過該PCI Express規格所定義之中斷， 該計算機系統不僅與P C I E X p r e s s規格相容’亦與P C I規 格相容。 當要建構一同時與PCI Express規格和PCI規格相容之計 1245179 五、發明說明（2) 算機系統時，設置一 P C I E X p r e s s喚醒機制（近似於習知 之PC I PME控制器，即近似於PC I規格之喚醒機制）極其 耗費成本。並且將產生P C Γ E X p r e s s規格和P C I規格之間 的軟體衝突與硬體衝突（如相衝突之ACP I事件報告與相 衝突之電源開啟程序，其中.ACP I--Advanced

Configuration and Power I n t er f ace即進階、组態及電游、 管理介面）。因此需要一經濟的方法來處理該計算機系 統的電源管理。 【發明内容】 因此本發明之主要目的在於提供一種使用一計算機系統 之週邊元件互連（PCI，Peripheral Component Interconnect)電源管理（PM， Power Management)機 制之快速週邊元件互連（PC I Express，Per i phera 1 Component Interconnect Express)電源管理方法，以 解決上述問題。 本發明之較佳實施例中提供一種使用一計算機系統之週 邊元件互連（PC I)電源管理（PM)機制之快速週邊元件 互連（PC I EXp r e s s)電源管理方法及相關裝置。該計具 機系統具有一 PCI電源管理事件（？^^，？(^61· Management Event)控制器與一 PCI Express根複合體 (Root Complex)。該方法具有將該PCI Express根複合 1245179 五、發明說明（3) 體所產生之複數個PM_PME封包轉換為一虛擬PME訊號 (Pseudo-PME signal)。該複數個PM — PME封包中之第一 PM_PME封包驅動（assert)該虛擬PME訊號，以使得該虛 擬PME訊號之電壓由一高位準轉變為一低位準。本發明另 提供一虛擬PME線（Pseudo-PME line)，分別電連接於 該PCI PME控制器之PME輸入端與該PCI Express根複合 體，用來將該虛擬PME訊號傳輸至該PC I PME控制器。該 PCI PME控制器可以具有一事件暫存器，該事件暫存器係 用來向該計算機系統報告其被該虛擬Ρ Μ E訊號所設定之 ΡΜΕ (也就是說該事件暫存器之值被設定係代表電源管理 事件一一Ρ Μ Ε之發生）。該P ME輸入端係透過該計算機系 統之P C I匯流排接收P CI相容裝置所產生之ρ Μ E訊號。另外 本發明具有反驅動（de-asserting)該虛擬？河£訊號，以 使得該虛擬PME訊號之|壓由該低位準轉變為該高位準。 该虛擬Ρ Μ E訊號之反驅動（d e - a s s e r t i ο η)係以一預定時 間間隔緊接於該虛擬PME訊號之驅動（assert] on)。當 該虛擬Ρ Μ E訊號之電壓由該低位準轉變為該高位準時，該 計算機系統可以執行一駐於該計算機系統之記憶體之驅 動程f，以清除該事件暫存器。其中該虛擬ρΜΕ訊號之電 壓之咼位準與低位準係與PC I規格相容。 本發明的好處之一是，當要建構一同時與pcI Express規 格和PC I規格相容之計算機系統時，不需要設置一 pC] Express喚醒機制，因此節省了相關成本。另外原有的微 1245179 五、發明說明（4) 晶片（m i c r 〇 ch i p)可以繼續採用，以進一步節省相關成 本。值得注意的是，由於在本發明中不需要設置第二個 喚醒機制，因此不會發生P C I E X p r e s s規格和P C I規格之 間的軟體衝突與硬體衝突（如相衝突之ACP I事件報告與 相衝突之電源開啟程序，其中ACP I--Advanced

Configuration and Power In t er f ace即進階組態及電源 管理介面）。 【實施方式】 根據快速週邊元件互連（即PC I Express，Per i phera 1 Component Inter connect Express)規格對一計算機系 統之電源管理（即PM，Power Management)之規範，一 裝置能使用一 PM —PME封包（即PM — PME packet，係一交易 層·--Transaction Layer之封包）要求該計算機系統產 生一中斷（i n t e r r u p t)以將該計算機系統自一非工作模 式（如一待命模式或一睡眠模式）喚醒。該P C I E X p r e s s 規格之中斷近似於週邊元件互連(即PC I，Per i phera 1 Component I nt erconnect)規格所定義之PME中斷（即 PME interrupt，其中 PME— Power Management Event 即電源管理事件）〇 首先精簡地說明本發明之運作。當一 PCI Express相容裝 置之裝置暫存器被設定（set)之後，數個PM_PME封包就 1245179 五、發明說明（5) 間歇性地產生以通知該計算機系統對該PME進行處置，直 到該計算機系統清除（clear)該裝置暫存器為止。本發 明之方法係將該P C I E X p r e s s之數個P Μ 一 Ρ Μ E封包轉換為一 近似於PC I規格之ΡΜΕ訊號，以使得一 PC I電源管理機制 被觸發以進行處置。 請參考圖一，圖一為根據本發明使用一計算機系統之p C I 冤源管理機制之PC I Express電源管理方法之流程示意 圖。該計算機系統具有一 PCI電源管理事件（PME)控制 器（係該計算機系統中用來管理PC I相容裝置之習知晶 片組，以下簡稱PCI PME控制器）與一 PCI Express根複 合體（即P C I E X p r緣s R ο 〇 t C 〇 m ρ 1 e X，係用來管理P C I Express相容裝置之中間裝置）。以下步驟之順序並不限 定本發明之範圍，該方法之步驟說a月如下。 步驟1 0 :於該PC I Expr ess根複合體提供一序列電路 (sequential circuit，如一鎖存器一一1 a tch或一觸發 器一一 flip-flop)； 步驟2 0 :以該序列電路將該p c I E X p r e s s根複合體所產生 之複數個PM_PME封包轉換為一虛擬PME訊號（Pseudo-PME signal}，其中該複數個pm_PME封包中之第一 PM_PME封 包係驅動（assert ing)該虛擬PME訊號，以使得該虛擬 PME訊號之電壓由一高位準轉變為一低位準； 步驟3 0 :提供一虛擬PME線（P s eudo -PME 1 i ne)，分別 電連接於該PCI PM E控制器之Ρ Μ E輸入端與談PCI Express

第10頁 1245179 五、發明說明（6) — 根複合體’用來將該PCI Express根複合體之序列電路所 產生之虛擬PME訊號傳輸至該PCI PME控制器，其中該pME 輸入端係透過該計算機系統之pC I匯流排接收PC I相容裝 置所產生之PME訊號； 步驟40 :提供一計時器，以控制驅動（assert ing)與反 驅動（d e - a s s e r t i n g)該虛擬Ρ Μ E訊號之時間間隔； 步驟5 0 :反驅動（d e - a s s e r t i n g)該虛擬Ρ Μ Ε訊號，以使 得該虛擬Ρ Μ Ε訊號之電壓由該低位準轉變為該高位準， 中該虛擬Ρ Μ E訊號之反驅動（d e - a s s e r t i ο η)係以一預定 時間間隔緊接於該虛擬ρ Μ E訊號之驅動（a s s e r t i ο η); 以及 步驟60 :以赌存於該計算機系統之記憶體之程式（如一 驅動程式--de v i ce dr i ver)清除該PC I PME控制器之 事件暫存器。 以上所述之虛擬PME訊號之電壓之高位準與低位準係與 PCI規格相容，以使得該PC I PME控制器將該虛擬PME訊號 視同一般的PME訊號。雖然在PC I規格中沒有定義，該PC工 PME控制器通常具有一事件暫存器（用來向該計算機系統 報告該PME 即電源管理事件），當該虛擬PME訊號 (或一 PME訊號）被驅動（asserted)時，該事件暫存器 能被該PCI PME控制器設定，但是當該虛擬pme訊號被反 驅動（de-asserted)時’該事件暫存器卻未能對應地被 清除（cleared)。使用上述對應之結構，步驟6〇會解決 1245179 五、發明說明（7) 無法清除一計算機系統之事件暫存器之問題。 請參考圖二，圖二為圖一之計算機系統之相關元件之方 塊示意圖。圖二係象徵性地提出上述對應結構之圖示， 該計算機系統中與本發明無關之其它元件並未顯示於圖 中。圖二之 PME#、虛擬 PME#、.PCI PME#、與 PCI PME#控 制器係分別為前述之PME輸入端、前述之虛擬pme線、用 來接收前述之PME訊號之線、與前述之pc I PME控制器。 另外圖中於PME#下方所標示之n Wired OR1，係表示虛擬 PME#與PME#之電連接方式·之邏輯關係為”或"，即兩線之 直接接觸，而序列電路21 2之各端子（Data一一資料輸 入、Enabl e—一致能、與Q——資料輸出）之意義係此領 域人士所熟知，故不贅述。 本發明之另一實施例說明如下。前述之計時器並非控制 驅動與反驅動該虛擬PME訊號之時間間隔的唯一方式。本 實施例另包含有將該複數値PM-PME封包之一 PM —PME封包 之一脈衝（pulse)轉換為一較低頻脈衝，以栌制冁動盥 二=動該虛擬PME訊號之時間間隔。本實施彳= g = 步器（synchronizer)，以將該複數個包之該 PlPME封包之該脈衝轉換為該較低頻脈衝。當該較低^ 係為一低態主動（active-l〇w)脈衝時，該較低頻 义衝可以於該計算機系統中用來作為該虛擬p M e訊號。

第12頁 1245179 五、發明說明（8) 當該複數個Ρ Μ _ Ρ Μ E封包被設計為工作於一相對高頻，而 使付该序列電路無法被該赚衝觸發時，該另一實施例相 當有用。在此狀況下，上述之變化能使該脈衝之寬度 (pulse-width)足夠長以觸發該序列電路。 請再度參閱圖二。本發明於提供上述方法之同時，亦對 應地提供一計算機系統2 0 0，其包含有：一快速週邊元件 互連（PCI Express)根複合體（r〇〇1： complex) 210， 用來產生複數個PM-PME封包；與—序列電路 ( sequential circuit) 212，電連接於 pci Express；^ 複合體210，用來將該複數個PM〜PME封包轉換為一虛擬 PME訊號（pseudo —PME signal)。計算機系統2〇〇另包含 有一週邊元件互連（PCI)電源管理事件（pME)控制器 2 5 0，其包含有一事件暫存器2 5 2。其中事件暫存器2 5 2係 用來向計异機系統2 〇 0報告一電源管理事件。計算機系統 2 0 0另包含有一虛擬PME線（Pseudo-PME line，即圖二所 示之虛擬PME#)，分別電連接於序列電路21 2之輸出端與 PCI PME控制器250之PME輸入端。其中當該虛擬PME訊號、 之電禮由一第一位準轉變為一第二位準，事件暫存器252 就被設定（set)。計算機系統2 0 0另包含有一記憶^ 2 5 4 ’其包含有程式碼，其中當該虛擬ρ μ E訊號之電壓由 該第二位準轉變為該第一位準時，計算機系統2 〇 〇執行記 I思體2 5 4中之程式碼，以清除（c 1 e a r)事件暫存器2 5 2。 上述之虛擬PME訊號之電壓之第，位準與第二位準°係與

第13頁 1245179 五、發明說明（9) PC I規格相容。計算機系統2 〇 〇另包含有一計時器2 1 4，電 連接於序列電路2 1 2，以控制該虛擬PME訊號之電壓於何 時由該第二位準轉變為該第一位準。 雖然圖二之計時器21 4與序列電路21 2係位於PCI Express 根複合體2 1 0之内，此為設計上的選擇，圖二並非限定本 發明之範圍。熟知此項技術之人士能夠將計時器2 1 4與序 歹龟路2 1 2設置於PCI Expres s根複合體2 1 0之内或之夕卜。 相較於習知技術，當要根據本發明建構一同時盥pc i 規格和PC，格相容之計算機系統時/不需要設 ί二二ΧΓ， 因此節，了相關成本。另外 f目Ξ 3 ί日日，Η ΓΓΓ ρ)可以繼續採用以進一步節省 機Μ 从π 4政山门4a丄 中不品要設置第二個喚醒 μ 差異所造成之Μ! Express規格 彳PC I規秸之間的軟體衝突與硬體衝突。 施例，凡依本發明申請專 ’皆應屬本發明專利的涵 以上所述僅為本發明之較佳實 利範圍所做之均等變化與修飾 盖範圍。 1245179 圖式簡單說明 圖式之簡單說明 圖一為根據本發明使用一計算機系統之週邊元件互連 (PCI)電源管理機制之快速週邊元件互連（PCI E X p r e s s )電源管理方法之流程示意圖。 圖二為圖一之計算機系統之相關元件之方塊示意圖。 圖式之符號說明 2 0 0 計算機系統 210 PCI Express根複合體 2 1 2 序列電路 214 計時器 2 5 0 PCI PME控制器 2 5 2 暫存器 2 54 記憶體

第15頁

Claims (1)

1245179 六、申請專利範圍 1 · 一種使用一計算機系統之週邊元件互連（PC I)電源管 理（PM)機制之快速週邊元件互連（PCI Express)電源 管理方法，該計算機系統具有一 PC I電源管理事件 (PME)控制器與一 PC I Express根複合體（Root Complex)，該方法包含有： 將該PCI Express根複合體所產生之複數個PM — PME封包轉 換為一虛擬PME訊號（Pseudo-PME signal)，其中該複 數個PM_PME封包中之一第一 PM_PME封包係驅動 (a s s e r t i n g)該虛擬Ρ Μ E訊號，以使得該虛擬Ρ Μ E訊號之 電壓由一第一位準轉變為一第二位準； 提供一虛擬ΡΜΕ線（Pseudo-PME 1 i rie)，分別電連接於 該PCI PME控制器之PME輸入端與該PCI Express根複合 體，用來將談虛擬PME訊號傳輸至該PCI PME控制器，其 中該PME輸入端係透過該計算撒系統之PCI匯流排接收PCI 相容裝置所產生之PME訊號;以及^ ^ ^ ^ … 反驅動(de-assert i ng)該虛擬PME訊號，以使得該虛擬 PME訊號之電壓由該第二位準轉變為該第一位準，其中該 虛擬Ρ Μ E訊號之反羅動（d e - a s s e r t i ο η)係以一預定時間 間隔緊接於該虛擬PME訊號之驅動（assert ion); 其中該虛擬PME訊號之電壓之第一位準與第二位準係與 PCI規格相容。 2·如申請專利範圍第1項所述之方法，其中該PCI PME控 制器係位於該計算機系統之晶片組（chipset)。

第16頁 1245179 /、、申清專利範圍 3 ·如申請專利範圍第1項所述之方法，該方法另包含有提 供一序列電路（sequential circuit)，以將該複數個 PM — PME封包轉換為該虚擬pME訊號。 4 ·如申請專利範圍第3項所述之方法，其中該序列電路 係為一鎖存器（1 a t ch)或一觸發器（f 1 i P - f 1 〇P)。 5 .如申請專利範圍第丨項所述之方法，該方法另包含有提 供一計時器，以控制驅動（assert ing)與反驅動（de-assert ing)該虛擬PME訊號之時間間隔。 6 ·如申請專利範圍第1項所述之方法，該方法另包含有將 該複數個PM —PME封包之一 PM —PME封包之一脈衝（pulse) 轉換為一較低頻脈衝，以控制驅動（a s s e r t i n g)與反驅 動（de-assert i ng)該虛擬PME訊號之時間間隔。 l·如申請專利範圍第6項所述之方法，該方法另包含有 提供一同步器（synchron i zer)，以將該複數個ΡΜ — ΡΜΕ 封包之該PM —PME封包之該脈衝.轉換為該較抵頻脈衝。 I如申請專=範圍第6項所述之方法，其中該較低頻脈 機，為一低悲主動（a c ΐ i v e - 1 〇 w)脈衝，並且於該計算 以系統中用來作為該虛擬PME訊號。 ^

1245179 六、申請專利範圍 9.如申請專利範圍第1項所述之方法，其中該pCI pME控 制裔具有一事件暫存器，當該虛擬pME訊號被驅動 (asserted)時，該事件暫存器能被該pc丨pME控制器設 定（set) ’但是當該虛擬pME訊號被反驅動（de — asserted)時’該事件暫存器卻未能對應地被清除 (c 1 eared) ’該方法另包含有以該計算機系統之一程式 清除該事件暫存器。 10·如，申請專利範圍第9項所述之方法，其中該程式係為 該計异機系統之一裝置驅動程式（de v i ce dr i ver)。 1 1 · 一計算機系統，其包含有: 一快速週邊元件互速（PCI Express)根複合體（R⑽ Compl ex)，用來產生複數個PM—PME封包; 一序列電路(sequential circuit)，電連接於該pCI Express根複合體，用來將該複數個PM—繼^ 虛擬 Ρ Μ E訊號（P s e u d 〇 - P Μ E s i g n a 1); 、 一週邊元件互連（PCI)電源管理事件（PME)控制器， 其包含有一事件暫存器，其中該事件暫存器係用來向該 計算機系統報告一電源管理事件； 一虛擬Ρ Μ E線（Pseud〇-PME line) ’分別電連接於兮序 列電路之輸出端與該PCI PME控制器之pME輸入端:^中 當該虛擬PME訊號之電壓由一第一位準轉變為一第二"位

1245179 六、申請專利範圍 準，該事件暫存器就被設定（set);以及 一記憶體，其包含有程式碼，其中當該虛擬PME訊號之電 壓由該第二位準轉變為該第一位準時，該計算機系統執 行該記憶體中之程式碼，以清除（c 1 ear)該事件暫存 器； 其中該虛擬PME訊號之電壓之第一位準與第二位準係與 PCI規格相容。 1 2 .如申請專利範圍第1 1項所述之計算機系統，該計算機 系統另包含有一計時器，電連接於該序列電路，以控制 該虛擬PME訊號之電壓於何時由該第二位準轉變為該第一 位準。