CN1601991A - 一种处理同步系统主备倒换的装置及方法 - Google Patents

一种处理同步系统主备倒换的装置及方法 Download PDF

Info

Publication number
CN1601991A
CN1601991A CN 03160023 CN03160023A CN1601991A CN 1601991 A CN1601991 A CN 1601991A CN 03160023 CN03160023 CN 03160023 CN 03160023 A CN03160023 A CN 03160023A CN 1601991 A CN1601991 A CN 1601991A
Authority
CN
China
Prior art keywords
signal
masterslave switchover
core
synchronizing signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 03160023
Other languages
English (en)
Other versions
CN1324859C (zh
Inventor
戴谌
马德煦
吕炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN 03160023 priority Critical patent/CN1324859C/zh
Publication of CN1601991A publication Critical patent/CN1601991A/zh
Application granted granted Critical
Publication of CN1324859C publication Critical patent/CN1324859C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Abstract

本发明公开了一种处理同步系统主备倒换的装置和方法，包括有互锁逻辑模块、三态门控制模块和主备倒换逻辑模块；互锁逻辑模块接收主备倒换信号，并控制输出所述两块核心板的主备状态信号，使两块核心板成互锁逻辑；三态门控制模块接收两块核心板的同步信号，及作为使能信号的主备状态信号，从而控制两块核心板输出到线路板的同步信号；主备倒换逻辑模块用于判断所述主备倒换信号是否出现在同步信号的高电平区间，如果是，缓存主备倒换信号，等待同步信号转为低电平时将主备倒换信号发往所述互锁逻辑模块，如果不是，直接把主备倒换信号发往所述互锁逻辑模块。本发明保证了在同步信号的低电平区间进行主备倒换。

Description

一种处理同步系统主备倒换的装置及方法
技术领域
本发明涉及通讯技术领域，尤其涉及一种同步系统中用于主备核心板倒换的装置及方法。
背景技术
目前，随着宽带网络的发展，用户不仅对网络服务的内容提出了高要求，对网络服务的质量也越来越重视，这对通讯设备的可靠性提出了越来越高的要求。为了提高系统的可靠性，最常用的是采用核心板主备的工作方式，在主用核心板工作发生故障时，通过主备倒换，把业务转移到正常的备用核心板上。现在的通讯系统一般都是同步系统，除了时钟信号外，还有同步信号，同步信号通常由单板上的可编程逻辑器件根据时钟信号产生，每隔特定个时钟周期的低电平出一个时钟周期高电平，整个系统的芯片都以同步信号的高电平为参考，协调相互间的工作。主用板和备用板都有独立的时钟源和同步信号产生逻辑，在正常工作状态时，主用核心板、备用核心板和线路板采用主用核心板提供的时钟，主用核心板和线路板采用主用核心板产生的同步信号，备用核心板采用备用核心板产生的同步信号。在核心板主备倒换的过程中，同步信号需要进行切换，因为切换时半导体器件会有一定程度的延时，当切换发生在同步信号的高电平区间时，会引起线路板无法收到核心板输出的同步信号的高电平，导致线路板的工作时序紊乱，系统不能正常工作，主备倒换失败。
发明内容
本发明所要解决的技术问题是提供一种处理同步系统主备倒换的装置，可解决切换发生在同步信号的高电平区间时主备板倒换失败的问题。
本发明所要解决的另一技术问题是提供一种处理同步系统主备倒换的方法，可解决切换发生在同步信号的高电平区间时主备板倒换失败的问题。
为达到上述目的，本发明通过如下方式实现：
本发明公开了一种处理同步系统主备倒换的装置，用于切换两块核心板及其向线路板输出的同步信号，包括有互锁逻辑模块、三态门控制模块和主备倒换逻辑模块；
所述的互锁逻辑模块，用于接收主备倒换信号，并控制输出所述两块核心板的主备状态信号，使两块核心板成互锁逻辑；
所述三态门控制模块，用于接收所述两块核心板的同步信号，及作为使能信号的主备状态信号，从而控制所述两块核心板输出到线路板的同步信号；
所述主备倒换逻辑模块，用于判断所述主备倒换信号是否出现在同步信号的高电平区间，如果是，缓存主备倒换信号，等待同步信号转为低电平时将主备倒换信号发往所述互锁逻辑模块，如果不是，直接把主备倒换信号发往所述互锁逻辑模块。
其上所述的装置中，所述的互锁逻辑模块包括两个与非门，两块核心板的主备倒换信号分别输入所述两个与非门，每个与非门输出的主备状态信号都作为另一个与非门的输入。
其上所述的装置中，在所述三态门控制模块中，作为使能信号的主备状态信号为低电平有效。
其上所述的装置中，在所述三态门控制模块中，当使能信号为低电平时，主用核心板输出同步信号，同时备用核心板输出为开路。
其上所述的装置中，在所述主备倒换逻辑模块中，等待同步信号转为低电平的时间为3个时钟周期。
本发明还公开了一种处理同系统主备倒换的方法，用于切换两块核心板及其向线路板输出的同步信号，包括如下步骤：
步骤1，使主用板和备用板的主备状态信号成互锁逻辑；
步骤2，主用板和备用板的同步信号输出经三态门控制；
步骤3，监控各单板的主备倒换信号和同步信号；
步骤4，根据同步信号的电平，锁存或传递主备倒换信号。
其上所述的方法中，在步骤4中，是通过一主备倒换逻辑，判断所述主备倒换信号是否出现在同步信号的高电平区间，如果是，缓存主备倒换信号，等待3个时钟周期后将主备倒换信号发往所述互锁逻辑，如果不是，直接把主备倒换信号发往所述互锁逻辑。
其上所述的方法中，所述的互锁逻辑包括两个与非门，主备核心板的主备倒换信号分别输入所述两个与非门，每个与非门输出的主备状态信号都作为另一个与非门的输入。
其上所述的方法中，所述的三态门中，作为使能信号的主备状态信号为低电平有效。
其上所述的方法中，当使能信号为低电平时，主用核心板输出同步信号，同时备用核心板输出为开路。
本发明的有益效果为：本发明的技术方案避免了在同步信号的高电平区间进行主备板倒换，主备板倒换发生在同步信号的低电平区间，从而保证了同步系统在主备倒换时同步信号的稳定性，能够保证线卡收到同步信号的高电平，确保了主备倒换时整个系统的稳定，从而确保了主备倒换可以成功完成。在具体实现时，新增加的逻辑功能可以做在原先产生同步信号的可编程逻辑器件中，不需要增加额外的器件，降低了系统的复杂度，提高了系统的可靠性。
附图说明
图1为本发明的主备倒换装置示意图；
图2为本发明方法的流程图；
图3为本发明中主备状态信号互锁逻辑的原理图；
图4为本发明中控制同步信号输出的三态门的示意图；
图5为本发明主备倒换过程中同步信号的切换时序图。
具体实施方式
下面根据附图和实施例对本发明作进一步详细说明：
请参照图1所示为本发明的主备倒换装置示意图，主备倒换装置40包括有互锁逻辑模块401、三态门控制模块402和主备倒换逻辑模块403。主备倒换逻辑模块403监控各单板的主备倒换信号A2、B2和同步信号A3、B3，用于判断所述主备倒换信号A2、B2是否出现在同步信号A3、B3的高电平区间，如果是，缓存主备倒换信号A2、B2，等待同步信号转为低电平时将主备倒换信号A2、B2发往所述互锁逻辑模块401，如果不是，直接把主备倒换信号A2、B2发往所述互锁逻辑模块401；互锁逻辑模块401用于接收主备倒换信号A2、B2，并控制输出所述两块核心板的主备状态信号A1、B1，使两块核心板成互锁逻辑；三态门控制模块402用于接收所述两块核心板的同步信号A3、B3，及作为使能信号的主备状态信号A1、B1，从而控制所述两块核心板输出到线路板的同步信号A3、B3。
请参照图2为本发明方法的流程图，包括如下步骤：
步骤101，主用板和备用板的主备状态信号成互锁逻辑，参照图3，主备状态信号A1、B1分别表示核心板20、核心板30的主备状态，若为“0”，表示该单板为主用板，若为“1”，表示该单板为备用板，主备倒换信号A2、B2在平时保持为“1”，主备状态信号A1、B1分别进入相对板的与非门，形成互锁逻辑，确保两个主备状态信号A1、B1中一个为“1”，另一个为“0”，也就是确保一块板为主用，另一块板为备用，主备倒换时，通过软件将主用板的主备倒换信号变为“0”，过一段时间后，将其变回“1”，因为互锁逻辑的作用，原先的主用板变为备用板，原先的备用板变为主用板；
步骤102，主用板和备用板的同步信号输出经三态门控制，参照图4，主用核心板20和备用核心板30的同步信号输出A3、B3都经过三态门，三态门的使能信号为其所控制核心板的主备状态信号，低电平有效，因此主用核心板输出的是本板的同步信号，而备用核心板输出的是三态，这两路输出在背板10上连接在一起，提供给线路板，
步骤103，监控各单板的主备倒换信号和同步信号，现在假设核心板20为主用板，核心板30为备用板，参照图5，在主备倒换时，因为半导体器件的工作延时，核心板A三态门的关断时间为tdis，从核心板20切换成备用到核心板30切换成主用的反应时间为tdelay，核心板30三态门的开启时间为ten，所以从核心板20的同步信号输出A3被截止到核心板30的同步信号输出B3被打开所需的时间为t＝ten+tdelay-tdis，在这段时间里，线路卡收不到任何一块核心板发出的同步信号，ten、tdelay、fdis的数值取决于具体采用的器件，在实际工作环境下，t的数值可以从几ns到十几ns，有可能超过一个时钟周期的长度，所以如果主备倒换发生在同步信号的高电平区间，会导致各线路板无法收到同步信号的高电平，造成线路板的时序紊乱，整个系统发生崩溃，因此，本发明中采用了监控单板的同步信号和主备倒换信号的方法；
步骤104，根据同步信号的电平，锁存或传递主备倒换信号，当发现主用核心板的主备倒换信号出现在同步信号的高电平区间时，锁存主备倒换信号，等待3个时钟周期后，再发往互锁逻辑，触发主备倒换，从而保证了主备倒换发生在同步信号的低电平区间，能够保证线卡收到同步信号的高电平，确保了主备倒换时整个系统的稳定。

Claims (10)

1、一种处理同步系统主备倒换的装置，用于切换两块核心板及其向线路板输出的同步信号，其特征在于，包括有互锁逻辑模块、三态门控制模块和主备倒换逻辑模块；
所述的互锁逻辑模块，用于接收主备倒换信号，并控制输出所述两块核心板的主备状态信号，使两块核心板成互锁逻辑；
所述三态门控制模块，用于接收所述两块核心板的同步信号，及作为使能信号的主备状态信号，从而控制所述两块核心板输出到线路板的同步信号；
所述主备倒换逻辑模块，用于判断所述主备倒换信号是否出现在同步信号的高电平区间，如果是，缓存主备倒换信号，等待同步信号转为低电平时将主备倒换信号发往所述互锁逻辑模块，如果不是，直接把主备倒换信号发往所述互锁逻辑模块。
2、根据权利要求1所述的装置，其特征在于，所述的互锁逻辑模块包括两个与非门，两块核心板的主备倒换信号分别输入所述两个与非门，每个与非门输出的主备状态信号都作为另一个与非门的输入。
3、根据权利要求1所述的装置，其特征在于，在所述三态门控制模块中，作为使能信号的主备状态信号为低电平有效。
4、根据权利要求3所述的装置，其特征在于，在所述三态门控制模块中，当使能信号为低电平时，主用核心板输出同步信号，同时备用核心板输出为开路。
5、根据权利要求1所述的装置，其特征在于，在所述主备倒换逻辑模块中，等待同步信号转为低电平的时间为3个时钟周期。
6、一种处理同系统主备倒换的方法，用于切换两块核心板及其向线路板输出的同步信号，其特征在于，包括如下步骤：
步骤1，使主用板和备用板的主备状态信号成互锁逻辑；
步骤2，主用板和备用板的同步信号输出经三态门控制；
步骤3，监控各单板的主备倒换信号和同步信号；
步骤4，根据同步信号的电平，锁存或传递主备倒换信号。
7、根据权利要求6所述的方法，其特征在于，在步骤4中，通过一主备倒换逻辑，判断所述主备倒换信号是否出现在同步信号的高电平区间，如果是，缓存主备倒换信号，等待3个时钟周期后将主备倒换信号发往所述互锁逻辑，如果不是，直接把主备倒换信号发往所述互锁逻辑。
8、根据权利要求6所述的方法，其特征在于，所述的互锁逻辑包括两个与非门，主备核心板的主备倒换信号分别输入所述两个与非门，每个与非门输出的主备状态信号都作为另一个与非门的输入。
9、根据权利要求6所述的方法，其特征在于，所述的三态门中，作为使能信号的主备状态信号为低电平有效。
10、根据权利要求9所述的方法，其特征在于，当使能信号为低电平时，主用核心板输出同步信号，同时备用核心板输出为开路。
CN 03160023 2003-09-22 2003-09-22 一种处理同步系统主备倒换的装置及方法 Expired - Lifetime CN1324859C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03160023 CN1324859C (zh) 2003-09-22 2003-09-22 一种处理同步系统主备倒换的装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03160023 CN1324859C (zh) 2003-09-22 2003-09-22 一种处理同步系统主备倒换的装置及方法

Publications (2)

Publication Number Publication Date
CN1601991A true CN1601991A (zh) 2005-03-30
CN1324859C CN1324859C (zh) 2007-07-04

Family

ID=34660770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03160023 Expired - Lifetime CN1324859C (zh) 2003-09-22 2003-09-22 一种处理同步系统主备倒换的装置及方法

Country Status (1)

Country Link
CN (1) CN1324859C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921326B (zh) * 2006-08-29 2010-05-12 华为技术有限公司 一种主备倒换的控制方法、装置及系统
CN101242310B (zh) * 2008-03-21 2010-09-08 北京佳讯飞鸿电气股份有限公司 一种通信接口板主备用切换方法
CN101252372B (zh) * 2008-04-10 2011-05-04 烽火通信科技股份有限公司 一种双星型系统中主备主控盘倒换方法
CN101557299B (zh) * 2008-04-11 2011-11-30 中兴通讯股份有限公司 基于对象的主备倒换方法
CN112332811A (zh) * 2020-11-27 2021-02-05 温州大学 一种同步信号发生电路
CN112332814A (zh) * 2020-11-27 2021-02-05 温州大学 一种并联系统同步电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921326B (zh) * 2006-08-29 2010-05-12 华为技术有限公司 一种主备倒换的控制方法、装置及系统
CN101242310B (zh) * 2008-03-21 2010-09-08 北京佳讯飞鸿电气股份有限公司 一种通信接口板主备用切换方法
CN101252372B (zh) * 2008-04-10 2011-05-04 烽火通信科技股份有限公司 一种双星型系统中主备主控盘倒换方法
CN101557299B (zh) * 2008-04-11 2011-11-30 中兴通讯股份有限公司 基于对象的主备倒换方法
CN112332811A (zh) * 2020-11-27 2021-02-05 温州大学 一种同步信号发生电路
CN112332814A (zh) * 2020-11-27 2021-02-05 温州大学 一种并联系统同步电路
CN112332814B (zh) * 2020-11-27 2023-03-14 温州大学 一种并联系统同步电路
CN112332811B (zh) * 2020-11-27 2023-03-14 温州大学 一种同步信号发生电路

Also Published As

Publication number Publication date
CN1324859C (zh) 2007-07-04

Similar Documents

Publication Publication Date Title
CN1716212A (zh) 一种灾难恢复系统及方法
CN1324859C (zh) 一种处理同步系统主备倒换的装置及方法
CN1874453A (zh) 可实现待机低功耗且快速启动的电视机
CN1652061A (zh) 主机板及其电源控制装置
CN1463081A (zh) 通信设备中实现主备设备快速倒换的方法
CN1128558C (zh) 基站控制维护模块备份系统
CN100338967C (zh) 一种在wcdma系统基站内实现时钟冗余备份的方法和装置
CN1248425C (zh) 一种通讯设备中的主备倒换方法
CN2854946Y (zh) 一种会议系统主机及由其构成的电子会议系统
CN1960276A (zh) 远程控制系统及方法
CN1092864C (zh) 主备份倒换装置
CN1710864A (zh) 可升级通信系统及通信系统的升级方法
CN1619467A (zh) 计算机系统及电源管理状态切换方法
CN1152583C (zh) 复位控制电路及其实现方法
CN1921476A (zh) 用于窄带通信设备之间的业务级联方法及级联系统
CN1458766A (zh) 用于pci卡批量测试的pci总线扩展方法及测试装置
CN2640135Y (zh) 连接高速以太网与hart总线的网络互联单元
CN2849832Y (zh) 屏蔽门中央接口盘电路
CN1299464C (zh) 在同步系统中实现时钟主备用的方法和装置
CN2864761Y (zh) 电源开关控制设备
CN1592132A (zh) 一种级连单板主备连动倒换的方法
CN1433224A (zh) 自动选择同步时钟脉冲源的isdn专用小型交换机
CN1265300C (zh) 一种紧凑型外围部件互连总线系统中控制平面的实现方法
CN1172450C (zh) 网络设备中提供时钟的方法及其装置
CN209086699U (zh) 一种可实现失效备援的双主控系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070704