CN1494002A - 用于中断的动态优先权排序的方法及装置 - Google Patents

用于中断的动态优先权排序的方法及装置 Download PDF

Info

Publication number
CN1494002A
CN1494002A CNA031584578A CN03158457A CN1494002A CN 1494002 A CN1494002 A CN 1494002A CN A031584578 A CNA031584578 A CN A031584578A CN 03158457 A CN03158457 A CN 03158457A CN 1494002 A CN1494002 A CN 1494002A
Authority
CN
China
Prior art keywords
interrupt
source
interrupt request
request
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031584578A
Other languages
English (en)
Other versions
CN1272720C (zh
Inventor
安南・C・蒙特里欧
安南·C·蒙特里欧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
WORTHEN ELECTRICAL CO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WORTHEN ELECTRICAL CO filed Critical WORTHEN ELECTRICAL CO
Publication of CN1494002A publication Critical patent/CN1494002A/zh
Application granted granted Critical
Publication of CN1272720C publication Critical patent/CN1272720C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本发明公开了一种可以借助动态选择优先权等级来处理来源中断的方法及装置，应用在具有至少两个不同中断请求连接的系统，其可以在不同的优先权等级处理中断，以响应在这些不同连接上所允许的中断。其将一特定中断源所允许的中断耦合至这些请求连接中，并通过软件控制等选取一特定连接。借助提供每一特定中断源一组相关控制位，可实现中断源与中断请求连接间的选择性的耦合。该组控制位可由每一可选择的不同优先权的一个中断屏蔽位所组成，也可选择防止一中断源同时耦合至不兼容的中断请求连接。

Description

用于中断的动态优先权排序的方法及装置
技术领域
本发明涉及计算机系统，尤其涉及可提供应用硬件机制执行的中断程序的计算机系统，即用于中断的动态优先权排序的方法及装置。
背景技术
大多数的微处理器，甚至更一般的计算机系统，都会提供至少两种不同等级的中断优先权(interruptpriority)，可称为高优先权(High Priority)及低优先权(Low Priority)。为了简化起见，此处着重对仅具有此两种等级的中断优先权的系统来进行说明。低优先权的中断会优先于微处理器程序代码的正常执行流程，而高优先权的中断则优先于程序代码的正常执行流程，以及低优先权的中断。
通常，带宽相对较低的事件(如键盘及鼠标的工作)，会被分配为低优先权的中断，而带宽较高的事件，如对USB缓冲处理、MP3缓冲处理或绘图卡的响应，会被分配为高优先权的中断。
中断源(interrupt source)常在集成电路(integrated circuit，IC)的制造过程中，被预先分配到低或高的中断接脚。因此，在IC所用的软件完整开发出来以前，事件的优先权便以硬件接线的方式，有效地纳入许多IC的设计中。预先分配中断优先权的做法会造成系统设计的问题，特别是对于不能简单归类为高带宽或低带宽的中断，或是等级会改变的中断而言。
例如，通用异步收发器UART  (Universal Asynchronous Receiver/Transmitter)需要比键盘(低优先权中断)高得多的带宽，但是比起绘图控制器装置(高优先权中断)所需的带宽，又低了许多。如果UART中断所分配的中断优先权与绘图控制器装置相同，则当UART中断服务例程(InterruptService Routine，ISR)执行时，绘图控制器的对应ISR将有无法适时处理的危险。反之，如果UART中断所分配的中断优先权与带宽较低的装置(如键盘)相同，则键盘的中断会使UART的ISR无法收到适时地处理。
由于现有公知技术在IC制造过程中，会强迫设计者排出中断的优先级，潜在地导致软件开发上的严重问题，所以需要一种改进的方法及装置，来控制中断优先权的分配方式。
发明内容
本发明的主要目的，在于提供一种用以将中断请求连接至计算机的方法及装置。
为了实现上述目的，本发明提供一种为计算机中断源提供一可选择的优先权等级的方法，包含：(a)根据一第一中断优先权，处理在一第一中断请求连接所允许的中断；(b)根据一不同的第二中断优先权，处理在一不同的第二中断请求连接所允许的中断；(c)提供对应于一特定中断源的一或多个中断请求控制位，这些中断请求控制位具有一可在软件控制下进行选择的状态；以及(d)根据该中断请求控制位的状态，对该特定中断源上所出现的允许一中断请求，响应以：(i)在允许该特定中断源的该中断请求的期间，若相对应的该中断请求控制位处于一第一状态，则允许该第一中断请求连接上的一中断请求，以及(ii)在允许该特定中断源的该中断请求的期间，若该对应中断请求控制位处于一不同的第二状态，则允许该第二中断请求连接上的一中断请求。
本发明还提供一种用来提供一具有一可选择的优先权等级的中断源输入的计算机装置，包含：(a)一第一中断请求连接，配置为当该第一请求连接出现一适当的中断请求信号时，起始位在一第一优先权等级的一中断服务例程；(b)一第二中断请求连接，配置为当该第二请求连接出现一适当的中断请求信号时，起始位在一不同的第二优先权等级的一中断服务例程；(c)一中断源，用来接收来自于一特定中断源的至少一中断请求信号；(d)一或多个控制位，相关于该中断源；以及(e)一逻辑电路，配置为当该相关控制位处于一第一状态时，将该中断源上所允许的一中断连接至该第一中断请求连接，而当该相关控制位处于一不同的第二状态时，则将该中断连接至该第二中断请求连接。
也就是说，本发明的一具体实施例，为一种使微处理器中断源可选择其优先权等级的方法。该方法包括根据第一优先权及第二优先权，处理对应的第一请求连接(指传输第一请求的管道)及第二请求连接(指传输第一请求的管道)上的中断，以及提供对应于一特定中断源且具有以软件进行选择(software-selectable)的状态的请求控制位。该方法还包括依据该控制位的状态，响应在一特定中断源所允许的中断请求；若控制位处于第一状态，则允许第一请求连接上的中断；以及若控制位处于另一不同状态，则允许第二请求连接上的中断。
本发明的另一具体实施例，则包括提供一可选择优先权等级的中断请求输入的计算机装置。该装置包括一第一中断请求连接，用以在出现适当的中断请求信号时，启动一位居第一优先权等级的中断服务例程，以及一第二中断请求连接，用以在出现适当的中断请求信号时，启动一位居第二优先权等级的中断服务例程。该装置还包括一中断源、关联于该中断源的一或多个控制位以及一逻辑电路，若控制位处于第一状态，则该逻辑电路将一来自该中断源的中断耦合至第一请求连接，而若控制位处于第二状态，则该逻辑电路将该中断耦合至第二请求连接。
附图说明
本发明的实施例与细节在参照附图及相关说明后，将更容易理解。在本说明书中，相同的参考图号表示相同的结构或功能。
图1为现有技术中的中断请求连接的方框图；
图2为本发明用于动态选择中断优先权选择的中断请求连接逻辑的方框图；
图3为显示防止具不兼容优先权的中断同时允许的硬件逻辑电路的简化方框图；
图4为显示在具有多重不同优先权的中断的系统中，可选择优先权的中断的方框图；
图5为显示扩充图3的电路，以用于图4的电路的方框图。
具体实施方式
图1显示中断源通常是如何连接到一般常用微处理器的高优先权及低优先权中断的接脚。Ik表示一中断源(或说是中断源连接)K。图中显示了N个高优先权与M个低优先权中断源的连接。N个高优先权中断源以一第一高优先权中断源I0102、一第二高优先权中断源I1104及一最后高优先权中断源IN-1106来表示。同样地，M个低优先权中断接脚以一标号为IN的第一低优先权中断源108(该第一中断紧接着最后一个高优先权中断IN-1)、一标号为IN+1的第二低优先权中断源110及一标号为IN+M-1的最后低优先权中断源112来表示。因此，全部N+M个中断源就可显示出来，而中断源Ik则借助范围从0到N+M-1的下标K来作区别。
每个中断源通常具有一相关的屏蔽位(mask bit)，或者说，相关于该特定中断请求源的一单独屏蔽位，在此以分别标号成MH，0、MH，1及MH，N-1的高优先权屏蔽位114、116及118，与分别标号成ML，N、ML，N+1及ML，N+M-1的低优先权屏蔽位120、122及124来代表。这些屏蔽位通常配置在缓存器中，可由微处理器的地址/数据总线来控制。
屏蔽位会借助适当的硬件逻辑电路，如与门(AND gate)126，而使来自于相关中断源的中断或是允许(enable)或是禁止(disable)。MH，K代表高优先权中断屏蔽缓存器的一位K，而ML，K则代表低优先权中断屏蔽缓存器的一位K。H_int表示一连接，其连接至微处理器的一高优先权中断请求连接，L_int则表示一连接至微处理器的一低优先权中断请求连接的连接。处于允许状态(如对应的屏蔽位被设为1)时，由任一个高优先权中断源102、104、…106所允许的中断(如借助设定一中断允许位)，将被耦合至一高优先权中断接脚128(H_int)(使H_int也被设定)。这样的连接可借助适当的硬件逻辑电路来实现，如或门(OR gate)130。同样地，若设定任一个已允许的低优先权中断源的位，适当的逻辑电路也可使一低优先权中断接脚132(L_int)被设定。
一个例子是，可将键盘及鼠标连接到低优先权中断IN与IN+1，而将USB及MP3中断连接到高优先权中断I0与I1。但一般而言，在一具两种优先权等级的系统中，可能有N种高优先权中断及M种低优先权中断，其中N及M相互独立。
若任一中断源允许一中断，且对应的屏蔽缓存器被允许(如被设为1)，则配合硬件逻辑电路，该中断会被耦合至高优先权中断请求连接128(H_int)，或低优先权中断请求连接132(L_int)，而允许微处理器内的中断。因此，该中断将借助一软件中断服务例程(ISR)来处理。
如图2，其中断源的标号，范围从0到N+M-1，与图1电路中所显示的相类似。图2的N+M个中断源以一第一中断源I0202、一第二中断源I1204及一最后中断源IN+M-1206来表示。如图所示，在软件控制下，任一中断源所产生的中断可被选择性地允许，以允许高优先权中断连接128(H_int)或低优先权中断连接132(L_int)。此种软件控制，可借助设定(在软件控制下)每个中断源的两个相关屏蔽位(高优先权屏蔽位及低优先权屏蔽位)的值来进行。
图2的实施例中，高优先权屏蔽位MH，K总共有N+M个，而低优先权屏蔽位ML，K总共也有N+M个，使得屏蔽位的总数为2(N+M)。这些屏蔽位构成控制位，可为N+M个中断请求连接的每一个，选择一优先权等级。图2所示的电路包含两倍于图1电路的屏蔽位。N+M个高优先权屏蔽位表示为位MH，0208、MH，1210及...MH，N+M-1212。
中断源的控制及允许可借助任何适当的控制方式(如逻辑电路)来提供。在上述例子中，逻辑电路为与门126与或门230的结合。图2的或门230所具有的输入可能是图1的或门130的二倍，因为每个中断源(如图示)耦合至中断请求连接H_int 128及L_int 130。当然，本发明并不需要为每个中断源提供用来允许中断优先权的可选性的控制位。事实上，在实际的应用中，根据不同中断源所连接到不同装置的个别特性不同，本发明的应用可以是只有一部分的中断源被允许其中断优先权的可选性(只有一部份的中断源可以在不只一种中断优先权中择一使用)。
对于一特定中断源，允许高与低优先权屏蔽同时被允许是完全可以接受的，不过这要视运用这种双优先权中断输入源的计算机系统的细节而定。例如，这类系统可在起始ISR的执行时，先响应高优先权的中断，并将高与低优先权屏蔽的位都清除。因此，在某些系统中，同时允许高与低优先权的中断，等同于只有允许高优先权的中断。即使对于扩充为具多重不同优先权等级的系统而言，也可允许一个以上的优先权等级同时产生。一个例子是，允许多个优先权等级，等同于仅允许其中的优先权等级最高的。因此，在某些系统设计中，可同时允许中断优先权等级的任意特定组合。
然而，在其它的系统设计中，对于特定的中断源，防止同时允许一个以上的优先权等级是有用的。这样的防止功能可以用软件来实施。例如，对于任何特定的中断源，用以设定中断屏蔽的位的软件可配置为一次只设定一个位，并且先清除该特定中断源的所有其它的屏蔽位。
此种防止同时允许不兼容的中断优先权等级的功能也可用硬件来实施。图3显示一种用硬件来完成此功能的方式。如图3所示，高与低优先权屏蔽位(MH，K及ML，K)并不会直接从数据及地址总线写到缓存器。而是一高优先权屏蔽位K的允许写入(write enable)会被译码为信号ENH，K302，而用来写入一低优先权屏蔽位的仿真允许写入信号，则相似地被解码为ENL，K。中断允许位(一般借助数据总线来允许)表示为D306。这三个关联于某特定中断源的信号，由一组合逻辑电路方框312进行处理，以单独允许一低优先权的中断处理、一高优先权的中断处理或两者都不允许。对一特定的中断源K而言，组合逻辑电路方框312会使缓存器308中的高优先权屏蔽位MH，K与缓存器310中的低优先权屏蔽位ML，K被设为互斥(mutually exclusive)。此处可利用任何适当的逻辑电路，来实现上述的互斥状态。
如图3所示，借助一时脉信号ENH，K|(D&ENL，K)将值为D&～(D&ENL，K)的数据送入缓存器308，即可在缓存器308中设定高优先权屏蔽位MH，K。同样地，借助一时脉信号ENL，K|(D&ENH，K)将值为D&～(D&ENH，K)的数据送入缓存器310，即可于缓存器310中设定低优先权屏蔽位ML，K。这是可防止同时允许一种以上优先权等级的中断的一种方式。熟悉计算机设计技术的人应会了解到，有许多其它可能的实施方式，并且很容易就能设计出理想的组合逻辑电路方框312，以实现上述的功能。
系统可采用具有多重等级的中断优先权。就处理器响应一特定等级的中断优先权的方式而言，其指导规则可能会相当复杂，但一个简单的情况是，每个较高等级的中断将中断微处理器程序的执行，并且也将中断任何依一较低等级的中断而执行的ISR。上述实施中断的方法可延伸至具有多重等级的中断优先权的系统，这与所具有的优先权等级的数目无关，也与处理器用以处理不同等级优先权的逻辑电路无关。
图4所示的例子，提供了J个不同优先权等级的中断请求连接，以INT1430、INT2432及INTJ434来表示。此例也提供N个中断源(或说是中断源连接)，以I0402、I1404及IN-1406来表示。在此例的实施方式下，控制位可允许每个中断源选择性地被允许，以将一中断请求信号耦合至J个不同优先权等级的中断请求连接中的任意一个。为实现上述功效，此实施例会对每个中断源Ik，就J个优先权等级中的每一个分别提供一中断屏蔽位，所以屏蔽位的总数会等于N乘以J。屏蔽位以MA，B的形式来表示，其中A为中断优先权下标(范围从1到J)，而B为中断源下标(范围从0到N-1)。因此，M1，0408、M1，1410及M1，N-1412表示屏蔽位，当其被设定时，会允许对应的中断源I0402、I1404或IN-1406，以耦合到第一优先权中断请求连接INT1430。此处可使用任何适合的硬件逻辑电路来实现此目的。
图4中，上述的耦合借助与门126与一或门436来实现，类似于图2的电路。相似的硬件逻辑电路用来将来自于一中断源Ik的中断，耦合到第二优先权中断请求连接INT2432。可设定一适当的屏蔽位，如M2，0414、M2，1416及M2，N-1418所示，来允许上述的耦合。对于第J个优先权中断请求连接INTJ434而言，耦合同样借助一适当的屏蔽位(如MJ，0420、MJ，1422、MJ，N-1424所示)来允许。
当然，图4显示一般的情况，而在某些具体实施例中，将允许一部份所选取的中断源Ik，而仅耦合至计算机的J个优先权中断请求连接中所选取的部分。现说明图4所示情况的另一种实施例，其中某些中断源不具有可选择的优先权，某些具有可从部分的可用中断请求优先权中选取的优先权，而某些则具有可从任何可用中断请求优先权中选取的优先权。考虑一个具有N个中断源(I0到IN-1)及J个不同优先权中断请求连接(INT1到INTJ)的系统，其中N大于J。首先，某些中断源是不可选择的。例如，每个中断源I1到IJ可借助仅能耦合(若适当的屏蔽位被允许)至一单一的优先权中断请求连接，而给予固定的优先权。例如，I1可能只耦合至INT1，I2只耦合至INT2，这样到最后IJ只耦合至INTJ。接着，超出IJ(称为IJ+1，IJ+2，...，IN-1)的一群中断源会被允许，以选择性地耦合至J个优先权中断请求连接中的任一个(如图4所示的用于所有中断源的情况)。最后，I0会被允许，以选择性地耦合至J个可用的优先权中断请求连接的一子集合，如INT1、INT3、INT5及INTJ。上述的例子提出了广泛的变化方式，其中某些中断源可被赋予有限制的优先权可选择性，其它中断源可被赋予最大的优先权可选择性，而另外的则给予固定的优先权。
许多技术可用来允许一特定中断源IK的一组相关控制位，以使此特定中断源可选择性地耦合至优先权中断请求连接，如果需要还可避免冲突，如中断源同时耦合至不兼容的中断请求连接。以软件为基础实现这些目的的技术的一例子，其包含对用于设定及清除每个中断源的控制位的软件进行配置，用来在每当有一中断源要耦合至一中断请求连接时，除了其中一适当的位会被设定外，该中断源的所有相关控制位(如屏蔽位)都会被清除。
图5可用于图4所示电路的一硬件技术的方框图，该硬件技术可防止一中断源IK同时耦合至不兼容的多个优先权中断请求连接。图5很明显是上述图3的硬件技术直接的延伸。
一般而言，一中断源IK的一组相关控制位，并不需为每个可选择优先权的中断请求连接都提供一单独的位。例如，不用为J个优先权中断中的每一个提供个别的允许位(如图4所示)，IK所需的一组控制位可由一多个位的二进制数的位组成。该多个位的二进制数可以用硬件来译码，以避免有任何可能的值会将IK同时耦合至不兼容的中断请求连接。在此技术实例的简化版中，IK的相关二进制数(控制位)会使IK能耦合至一组一或多个兼容的优先权中断请求连接，其对应于该二进制数的数值。因此，如二进制数1001会译码为将IK上的中断耦合至INT9。另一例中，二进制数1001会解碼为将IK同时耦合至INT3及INT5(假设这些是相容的)。至少有一个值，如0000，会保留为无效状态(null state)，用来将与任何优先权中断请求连接的耦合禁止。因此，当对应于一特定中断源的控制位被设定为无效状态时，所有来自该中断源的中断会被处理器忽略。在上述方式中，一个四位的二进制数所构成的控制位，足以选择性地将IK耦合至多达15个不同优先权中断请求连接的其中一个，并在无效状态中将任何耦合禁止，用来防止相关的中断源IK同时被耦合至互相不兼容的优先权中断请求连接。
本发明不受上述具体实施例的限制，其中的任何或全部的实例组件都可以用不同但等效的组件来代替，且所述组件及/或等效组件的每一功能性组合，可视为本发明的另一种具体实施例。因此，上述组件的每一功能性组合，以及此种组件的等效组件的每一功能性组合，均为本发明的具体实施例，这当然排除了那些只构成公知技术例子的组合。

Claims (10)

1、一种为计算机中断源提供一可选择的优先权等级的方法，其特征在于包含：
(a)根据一第一中断优先权，处理在一第一中断请求连接所允许的中断；
(b)根据一不同的第二中断优先权，处理在一不同的第二中断请求连接所允许的中断；
(c)提供对应于一特定中断源的一或多个中断请求控制位，这些中断请求控制位具有一可在软件控制下进行选择的状态；以及
(d)根据该中断请求控制位的状态，对该特定中断源上所出现的允许一中断请求，响应以：
(i)在允许该特定中断源的该中断请求的期间，若相对应的该中断请求控制位处于一第一状态，则允许该第一中断请求连接上的一中断请求，以及
(ii)在允许该特定中断源的该中断请求的期间，若该对应中断请求控制位处于一不同的第二状态，则允许该第二中断请求连接上的一中断请求。
2、如权利要求1所述的方法，其特征在于：所述步骤(c)还包括提供相关于该特定中断请求源的一单独屏蔽位，用来允许每个可选择的中断优先权等级。
3、如权利要求2所述的方法，其特征在于：所述步骤(c)还包括使用一逻辑电路，在同时允许多个不同优先权等级的中断的情况下，防止该屏蔽位被设定到某一特定中断请求源。
4、如权利要求1所述的方法，其特征在于，还包括：
(f)提供多个中断源；
(g)相对应于这些中断源中的每一个，都提供一组一或多个中断请求控制位，其中每组中断请求控制位都具有可在软件控制下进行选择的一状态；
(h)根据对应的多个中断优先权等级，处理在多个不同中断请求连接所允许的中断；以及
(i)依该相关控制位的该状态所指示的，将每一中断源耦合至一对应的中断请求连接。
5、如权利要求4所述的方法，其特征在于：所述以软件配置处理其中与每一这些中断源相作用的该组相关控制位，用来将该中断源上的一中断耦合至这些不同中断请求连接中的某一个，或完全不耦合至这些不同中断请求连接中的任何一个。
6、一种用以提供一具有一可选择的优先权等级的中断源输入的计算机装置，其特征在于包含：
(a)一第一中断请求连接，配置为当该第一请求连接出现一适当的中断请求信号时，起始位于一第一优先权等级的一中断服务例程；
(b)一第二中断请求连接，配置为当该第二请求连接出现一适当的中断请求信号时，起始位于一不同的第二优先权等级的一中断服务例程；
(c)一中断源，用来接收来自于一特定中断源的至少一中断请求信号；
(d)一或多个控制位，相关于该中断源；以及
(e)一逻辑电路，配置为当该相关控制位处于一第一状态时，将该中断源上所允许的一中断耦合至该第一中断请求连接，而当该相关控制位处于一不同的第二状态时，则将该中断耦合至该第二中断请求连接。
7、如权利要求6所述的计算机装置，其特征在于，还包括：
(f)多个中断源；以及
(g)相关于每一不同中断源的不同的一组一或多个中断控制位。
8、如权利要求6所述的计算机装置，其特征在于：所述每组中断控制位可配置为多个不同状态，这些状态至少包含包括该相关中断源与该第一中断请求连接耦合的一第一状态，以及该相关中断源与该第二中断请求连接耦合的一第二状态。
9、如权利要求8所述的计算机装置，其特征在于：所述每组中断控制位包括与用这些中断请求连接成一对一对应的多数中断请求屏蔽位，这些中断请求屏蔽与这些中断源间的对应关系是可选择的(selectable)。
10、如权利请求6所述的计算机装置，其特征在于，还包含：一逻辑电路，其配置使得这些中断控制位的状态不会使得相关的该中断源耦合到多个不同中断请求连接。
CNB031584578A 2003-01-31 2003-09-10 用于中断的动态优先权排序的方法及装置 Expired - Fee Related CN1272720C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/356,130 US6928502B2 (en) 2003-01-31 2003-01-31 Method and apparatus for processing interrupts at dynamically selectable prioritization levels
US10/356,130 2003-01-31

Publications (2)

Publication Number Publication Date
CN1494002A true CN1494002A (zh) 2004-05-05
CN1272720C CN1272720C (zh) 2006-08-30

Family

ID=32770723

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031584578A Expired - Fee Related CN1272720C (zh) 2003-01-31 2003-09-10 用于中断的动态优先权排序的方法及装置

Country Status (3)

Country Link
US (1) US6928502B2 (zh)
CN (1) CN1272720C (zh)
TW (1) TWI220228B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101382923B (zh) * 2007-09-06 2010-04-14 联想(北京)有限公司 虚拟机系统及其客户操作系统的中断处理方法
CN102855156A (zh) * 2011-06-30 2013-01-02 重庆重邮信科通信技术有限公司 一种中断控制器及中断控制方法
CN104484159A (zh) * 2005-10-18 2015-04-01 高通股份有限公司 用于数字信号处理器的共享中断控制方法及系统
CN105656472A (zh) * 2015-12-30 2016-06-08 中国电力科学研究院 一种优先权判断电路
CN114077225A (zh) * 2020-08-11 2022-02-22 北京机械设备研究所 一种通用化嵌入式伺服控制器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4017646B2 (ja) * 2003-06-20 2007-12-05 富士通株式会社 割り込み制御方法、割り込み制御装置及び割り込み制御プログラム
US7206884B2 (en) * 2004-02-11 2007-04-17 Arm Limited Interrupt priority control within a nested interrupt system
US9753765B1 (en) * 2004-03-22 2017-09-05 Altera Corporation Multi-processor integrated circuits
CN101128808A (zh) * 2005-02-28 2008-02-20 皇家飞利浦电子股份有限公司 具有中断控制器的数据处理系统和中断控制方法
US7380040B2 (en) * 2005-04-14 2008-05-27 Texas Instruments Incorporated Software programmable dynamic arbitration scheme
US7404025B2 (en) * 2005-04-14 2008-07-22 Texas Instruments Incorporated Software programmable dynamically reconfigurable scheme for controlling request grant and masking for ultra high priority accessor during arbitration
US7719230B2 (en) 2006-10-27 2010-05-18 Snap-On Incorporated Kit of power tools
US7979618B2 (en) * 2007-07-12 2011-07-12 Samsung Electronics Co., Ltd. Image forming apparatus and control method thereof
JP4897851B2 (ja) * 2009-05-14 2012-03-14 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システム及びコンピュータ・システムの制御方法
TWI507920B (zh) * 2014-08-20 2015-11-11 Quanta Comp Inc 電子裝置及避免多個輸入裝置互相干擾的方法
GB2550904B (en) * 2016-05-27 2020-07-15 Arm Ip Ltd Methods and Apparatus for Creating Module Instances

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5083261A (en) * 1983-11-03 1992-01-21 Motorola, Inc. Dynamically alterable interrupt priority circuit
JP2855298B2 (ja) * 1990-12-21 1999-02-10 インテル・コーポレーション 割込み要求の仲裁方法およびマルチプロセッサシステム
US5781187A (en) * 1994-05-31 1998-07-14 Advanced Micro Devices, Inc. Interrupt transmission via specialized bus cycle within a symmetrical multiprocessing system
FI108478B (fi) * 1998-01-21 2002-01-31 Nokia Corp Sulautettu jõrjestelmõ
US6295573B1 (en) * 1999-02-16 2001-09-25 Advanced Micro Devices, Inc. Point-to-point interrupt messaging within a multiprocessing computer system

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104484159A (zh) * 2005-10-18 2015-04-01 高通股份有限公司 用于数字信号处理器的共享中断控制方法及系统
CN104484159B (zh) * 2005-10-18 2019-07-19 高通股份有限公司 用于数字信号处理器的共享中断控制方法及系统
CN101382923B (zh) * 2007-09-06 2010-04-14 联想(北京)有限公司 虚拟机系统及其客户操作系统的中断处理方法
CN102855156A (zh) * 2011-06-30 2013-01-02 重庆重邮信科通信技术有限公司 一种中断控制器及中断控制方法
CN102855156B (zh) * 2011-06-30 2015-05-27 重庆重邮信科通信技术有限公司 一种中断控制器及中断控制方法
CN105656472A (zh) * 2015-12-30 2016-06-08 中国电力科学研究院 一种优先权判断电路
CN105656472B (zh) * 2015-12-30 2018-10-16 中国电力科学研究院 一种优先权判断电路
CN114077225A (zh) * 2020-08-11 2022-02-22 北京机械设备研究所 一种通用化嵌入式伺服控制器
CN114077225B (zh) * 2020-08-11 2023-11-14 北京机械设备研究所 一种通用化嵌入式伺服控制器

Also Published As

Publication number Publication date
CN1272720C (zh) 2006-08-30
US20040153596A1 (en) 2004-08-05
TWI220228B (en) 2004-08-11
TW200414054A (en) 2004-08-01
US6928502B2 (en) 2005-08-09

Similar Documents

Publication Publication Date Title
CN1272720C (zh) 用于中断的动态优先权排序的方法及装置
CN1251077C (zh) 实现数据处理中的中断的方法和数据处理系统
CN1199115C (zh) 执行中断目的地重新指向的机制
EP0192944B1 (en) Data processing system with a main processor and a co-processor sharing the same resources
EP1058890B1 (en) System and method for dynamic priority conflict resolution in a multi-processor computer system having shared memory resources
CN1624674A (zh) Pci express链路的动态重新配置
CN1326568A (zh) 经平台总线传送和接收网络协议顺应信号包的方法和设备
CN107743621B (zh) 集成电路输入及输出
US7610454B2 (en) Address decoding method and related apparatus by comparing mutually exclusive bit-patterns of addresses
JP3515591B2 (ja) 二進数を固定値と比較する並列化大きさ比較器
US5526496A (en) Method and apparatus for priority arbitration among devices in a computer system
CN1308828C (zh) 用于处理事件的方法和装置
EP4035016A1 (en) Processor and interrupt controller therein
CN100345128C (zh) 基于动态优先级的总线仲裁器和动态改变优先级的方法
US4722072A (en) Priority resolution in bus orientated computer systems
CN1307699A (zh) 与计算机外围设备通信和初始化计算机外围设备的系统、设备和方法
CN1535427A (zh) 用于芯片上系统设计的有效中断系统
CN110928816B (zh) 一种片上可配置中断控制系统电路
CN1790283A (zh) 计算机系统、故障容许系统及控制方法和程序
US20050120155A1 (en) Multi-bus I2C system
CN1746868A (zh) 防止写入禁设值到寄存器中的半导体器件
US20010049762A1 (en) Operation processing apparatus
CN100351827C (zh) 引脚共用系统
CN1904869B (zh) 一种从多个有效中断中查找最高优先级中断的方法和装置
US8764874B2 (en) Arrangement, method, integrated circuit and device for routing requests

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KY WIRE ELECTRIC CO., LTD.

Free format text: FORMER OWNER: WORTHEN ELECTRICAL CO.

Effective date: 20131015

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131015

Address after: The Cayman Islands, British West Indies

Patentee after: Ky Wire Electric Co., Ltd.

Address before: American California

Patentee before: Worthen Electrical Co.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160801

Address after: American California

Patentee after: Intel Corporation

Address before: The Cayman Islands, British West Indies

Patentee before: Ky Wire Electric Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060830

Termination date: 20170910

CF01 Termination of patent right due to non-payment of annual fee