CN1913747A - 利用微通孔的行/列在bga互连栅格上建立pcb布线通道(微通孔通道) - Google Patents

利用微通孔的行/列在bga互连栅格上建立pcb布线通道(微通孔通道) Download PDF

Info

Publication number
CN1913747A
CN1913747A CN200610153429.XA CN200610153429A CN1913747A CN 1913747 A CN1913747 A CN 1913747A CN 200610153429 A CN200610153429 A CN 200610153429A CN 1913747 A CN1913747 A CN 1913747A
Authority
CN
China
Prior art keywords
hole
circuit board
micro
pcb
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610153429.XA
Other languages
English (en)
Other versions
CN1913747B (zh
Inventor
P·J·布朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of CN1913747A publication Critical patent/CN1913747A/zh
Application granted granted Critical
Publication of CN1913747B publication Critical patent/CN1913747B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种具有微通孔的印刷电路板，所述微通孔用于将选定行或列的部分触点连接到板上的第一内层，从而在用于连接剩余触点的穿板通孔的选定行或列和适用于所述印刷电路板的BGA封装之间，建立板的第二和后续内层上的布线通道。

Description

利用微通孔的行/列在BGA互 连栅格上建立PCB布线通道(微通孔通道)
相关申请的交叉参考
本申请涉及以下已转让给本受让人的美国专利申请：
申请号10/991,360，提交时间2004年11月19日，发明人Paul Brown，发明名称OFF-WIDTH PITCH FOR IMPROVED CIRCUIT CARDROUTING；以及
申请号11/041,727，提交时间2005年1月25日，发明人Alex Chan，发明名称OFF-GRID DECOUPLING OF BALL GRID ARRAY(BGA)DEVICES。
技术领域
本发明涉及提高从区域阵列封装(BGA和CGA)提取信号以及在印刷电路板(PCB或电路板)对信号布线的效率，其中电路器件都安装在所述印刷电路板上。
背景技术
已得到广泛认可的是，区域阵列连接(引脚总数)的增加可转换为印刷电路板布线层和布线电路数目的增加，其中布线层是支持器件贯穿(escape)所需要的。进一步提高布线效率的动机源于典型布线方法所需要的附加层的成本和复杂度。
一方面，在区域阵列引脚总数可以相对少的情况下，更高效率的布线方法的实现只是受到成本节约的驱动，成本节约与最终得到较少层总数PCB相关。
当引脚总数增加到1000以上时，高层数PCB的制作能力的限制，使得动机转向于将全部层的总数最小化，从而改进给定设计的PCB的质量和可靠性，同时也使设计得益于成本的节约。
最后，另一方面，区域阵列技术跟随这样一个设计趋向，那就是更高的引脚总数(＞2500)和更小的引脚间距(＜0.8mm)，所述趋向可能一点用都没有，对这里讨论的布线解决方案没有改进。
现有技术已经对于按列排列的电源和地线使用共享导通孔，以便形成布线通道(即共享通孔行和相邻行之间的更大空间)，其中连接能通过该通道布线。(参见图1)。
现有技术的解决方案在区域阵列器件的电源和地线的引脚配置(pinout)外形上有额外的限制，就是必须严格遵守特殊的引脚配置模式，该模式在极端的情况下通过某种区域阵列封装样式可能实现不了。一般地，从信号完整性的观点来看，这些额外的限制是不合乎要求的。此外，该解决方案涉及共用相邻的电源和地线引脚，这也是会对器件功能性起负面影响的不利实施。
发明内容
本发明目的在于提供一种改进的PCB和BGA封装，该封装利用微通孔的行/列，以在BGA中建立印刷线路板(PWB)布线通道，该通道与BGA互连通孔耦合。通过印刷电路板互连结构的智能重组而建立的简单模式已被定义，它允许贯穿密度的增加，而这使得在更少的层上进行区域阵列器件的布线。这些模式提供了导通孔和微通孔互连的新型组合，使每一个互连的强度一致，从而达到用传统方法的任何一种互连所不能实现的布线能力。
通过每隔一行建立散置于规则导通孔列/行中的微通孔列/行，在这些位置上的导通孔的列和行便能被消除。结果，布线通道建立在印刷电路板的第一内层。这些通道具有若干可促进布线密实化的特性：它们比利用传统通孔布线通道建立的通道更宽，从而允许更大量走线的通过。另外，本发明的微通孔不再存在于第一内层上，这意味着所有后续层上的一半互连被消除，使得采用该技术的区域的互连密度变稀，成为原来的一半。因此，在所有后续层上，必须等于BGA互连间距的PWB表层互连间距(P)被展宽到2P，大大提高了这些区域的布线容量。
虽然在理论上，本发明可适应任何引脚配置外形，在实际中，优选地用导通孔对电源和地线连接进行布线，将微通孔留给传送信号的连接。假设每隔一通孔被指定为导通孔，该优选方案给指定的引脚配置强加的限制不会过于繁重。
附图说明
参考以下详细说明和附图，本发明的上述和其它目的、优点和特点将变得显而易见，其中：
图1是现有技术中印刷电路板PCB解决方案的图解说明；
图2a、2b和2c分别是结合本发明的PCB的1、2和3层的图解说明(用虚结构线(FCL)来描述原始的BGA间距和突出在互连间距的互连转换的效果和由此引起的布线通道宽度)；图2d、2e和2f与图2a、2b和2c相同，只是将虚结构线移除。
图3a是未改变的区域阵列(BGA)引脚区域的图解说明；
图3b是最佳BGA引脚配置的图解说明，其中，为相应的微通孔预留优先的信号引脚(白色)；
图3c是对应于信号引脚位置的未来通道位置的图解说明；以及
图3d是导通孔互连所需的引脚的剩余引脚位置的图解说明。
具体实施方式
图1是结合了现有技术解决方案中的印刷电路板(PCB)表层的俯视图。球栅阵列(BGA)球形接触焊点10通过链接11连接到穿板(through-board)通孔12。为了提供布线通道20，球形接触焊点15和16的选定行通过链接17和18连接到公用穿板通孔19，其中该通孔在这里被指定为共享穿板通孔。该解决方案的缺点参见前面的论述。
本发明在图2a、2b和2c来说明。(原有标记的元件与图1的元件相对应)示出第一个三层电路板是为了说明BGA封装的规格。
通过每隔一行建立散置于规则导通孔的列/行中的微通孔列和/或行，在这些位置上导通孔的列和行便可被消除。在图2a中，微通孔的列MVC1、MVC2、MVC3......散置于各列规则导通孔C1、C2、C3......中。在该实施例中，微通孔没有配备象规则导通孔那样的、到接触焊点的链接。但是，在本发明的规划中，微通孔也可配备有接触焊点。在这种情况下，微通孔在焊接图案中带有接触焊点。图2a、2b和2c中包含有淡灰色的正方形，那是虚结构线FCL，表示原来的BGA间距。这些结构线FCL在图2d、2e和2f中是为了突出在互连间距变换上的效果和最后得到的通道宽度。
图2b示出印刷电路板的第一内层，以及展现微通孔MV怎样在第一内层和来自第二层微通孔MV的电路布线CR-1、CR-2......CR-N之间端接。在第二和后续层中建立的电路布线通道RC-1、RC-2......RC-N在图2c中示出。结果，布线通道建立在印刷电路板的第一内层上(参见图3b)。这些电路布线通道具有若干可促进布线致密化的特性：它们比利用传统导通孔布线通道建立的通道更宽，从而允许更大量走线的通过。另外，本发明采用的微通孔不再存在于第一内层，这意味着在所有后续层上的一半互连被消除，使得采用该技术的区域的互连密度变稀，成为原来的一半(参见图2c)。因此在所有后续层上，必须等于BGA互连间距(参见图2a)的PWB表层互连间距(P)被展宽到2P(参见图2c)，大大提高了这些区域的布线容量。通过利用连续的微通孔行或列将会达到更宽的间距。
如上所述，本发明可适用任何引脚配置外形，实际上最好是将电源和地线连接用导通孔进行布线，将微通孔留给传送信号的连接。假设每隔一通孔被指定为导通孔，该优选对指定的引脚配置强加的限制不会过于繁重。
图3a、3b、3c和3d是BGA装置引脚分配和利用印刷电路板上的微通孔来设置电源和地线引脚连接的示意图。
图3a示出未改变的区域阵列(BGA)引脚区域，在该实施例中它是典型的正方形，但可设想其它几何图形。图3b公开了最佳BGA引脚配置，其中优先的信号引脚SP(白色部分)对应于图2a-2f所示的印刷电路板上的微通孔。图3c示出对应于印刷电路板上的信号引脚位置的未来通道位置。最后，为需要通孔互连的引脚而保留的引脚位置在图3d中示出。(为了示图的简明，其它引脚未示出)
应当理解，能使该栅格变换方法中的建立和相关布线自动化的软件工具是本发明的特征。该工具也可被区域阵列装置的设计者所使用，从而实现上述最佳引脚配置。
本发明的优点在于它建立了有效的布线通道，对信号完整性或芯片去耦解决方案的不利影响最小。
该解决方案的更多优点包括：
1.提供为利用现有印刷板技术的高引脚数目的装置(即，＞1200个引脚)布线的能力。这就保证了供给，同时把高复杂度基底的成本减少了50％之多。
2.简化了芯片贯穿并增加了布线灵活性，从而减少设计时间和上市的整体时间。
3.假设高引脚总数器件通常不需要使层数高于实际设计布线需要的数目，该解决方案将该影响减到最低，使得设计更高效且成本更合算。
尽管本发明就优选实施方案进行了描述，应当理解，本发明的其它实施例、改进和修改对于本领域技术人员来说是显而易见的。
同时该实施例可以对电源和地线连接的布局有所限制。由于一半位置典型地可用于电源和地线，以及仅最多三分之一连接典型地用于电源和地线，该限制不应该太麻烦。

Claims (5)

1.一种分层的印刷电路板(PCB)，具有连接到穿板通孔的外表面触点行和列组成的阵列以及选定的微通孔行或列，所述微通孔将一部分选定行或列中的所述触点连接到所述印刷电路板的第一内层上的电路，从而在用于连接剩余触点的穿板通孔的选定行或列之间，建立所述印刷电路板的第二和后续内层上的布线通道。
2.一种分层的印刷电路板(PCB)，具有连接到穿板通孔的外表面触点行和列组成的阵列以及选定的微通孔行或列，所述微通孔将一部分选定行或列的所述触点连接到所述印刷电路板的第一内层上的电路，从而在用于连接剩余触点的穿板通孔的选定行或列和适用于所述印刷电路板的球栅阵列封装之间，建立所述印刷电路板的第二和后续内层上的布线通道。
3.根据权利要求2的印刷电路板，其特征在于，布置电源和地线连接引脚，以使它们不落在具有所述微通孔连接的行中。
4.一种适用于具有微通孔的电路板的球栅阵列封装，使用所述微通孔将信号连接的一部分连接到所述电路板的第一内层用于布线，从而在所述电路板的后续内层上的穿板通孔之间建立布线通道。
5.根据权利要求4的球栅阵列/柱栅阵列封装，所述封装特征在于，布置电源和地线连接引脚，以使它们不落在具有所述微通孔连接的行中。
CN200610153429.XA 2005-08-10 2006-08-10 利用微通孔的行/列在bga互连栅格上建立pcb布线通道(微通孔通道) Expired - Fee Related CN1913747B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/200,041 2005-08-10
US11/200,041 US7368667B2 (en) 2005-08-10 2005-08-10 Using rows/columns of micro-vias to create PCB routing channels in BGA interconnect grid (micro-via channels)

Publications (2)

Publication Number Publication Date
CN1913747A true CN1913747A (zh) 2007-02-14
CN1913747B CN1913747B (zh) 2011-05-11

Family

ID=37492109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610153429.XA Expired - Fee Related CN1913747B (zh) 2005-08-10 2006-08-10 利用微通孔的行/列在bga互连栅格上建立pcb布线通道(微通孔通道)

Country Status (3)

Country Link
US (1) US7368667B2 (zh)
EP (1) EP1753275A3 (zh)
CN (1) CN1913747B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636038B (zh) * 2008-07-24 2011-08-24 通用汽车环球科技运作公司 具有增强机械强度的印刷电路板球栅阵列系统
CN106409697A (zh) * 2016-11-03 2017-02-15 盛科网络（苏州）有限公司 芯片内高速差分信号的管脚排布方法
CN107734842A (zh) * 2017-09-22 2018-02-23 郑州云海信息技术有限公司 一种提升高密度孔印刷电路板信赖性的方法
WO2022170814A1 (zh) * 2021-02-09 2022-08-18 海信视像科技股份有限公司 显示装置及其光机组件
WO2024109670A1 (zh) * 2022-11-25 2024-05-30 维沃移动通信有限公司 电路板组件及电路板组件的制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278268B (en) * 2006-02-23 2007-04-01 Via Tech Inc Arrangement of non-signal through vias and wiring board applying the same
EP1978560A1 (fr) * 2007-04-04 2008-10-08 Stmicroelectronics SA Plaque de connexion électrique et assemblage d'une telle plaque et d'un composant semi-conducteur comprenant une puce de circuits intégrés.
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
US8273994B2 (en) * 2009-12-28 2012-09-25 Juniper Networks, Inc. BGA footprint pattern for increasing number of routing channels per PCB layer
WO2013111194A1 (ja) 2012-01-27 2013-08-01 パナソニック株式会社 多層プリント基板
US8715006B2 (en) 2012-06-11 2014-05-06 Tyco Electronics Corporation Circuit board having plated thru-holes and ground columns
CN107426916B (zh) * 2017-09-19 2019-05-31 北京嘉楠捷思信息技术有限公司 Pcb的结构及设计方法
JP7123692B2 (ja) * 2018-08-13 2022-08-23 株式会社日本マイクロニクス 配線基板設計支援装置、配線基板ビア配置方法及び配線基板ビア配置プログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232564B1 (en) * 1998-10-09 2001-05-15 International Business Machines Corporation Printed wiring board wireability enhancement
US6534872B1 (en) * 1998-10-13 2003-03-18 Sun Microsystems, Inc. Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging
US6198635B1 (en) * 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like
US6207476B1 (en) * 1999-06-10 2001-03-27 Vlsi Technology, Inc. Methods of packaging an integrated circuit and methods of forming an integrated circuit package
JP2001053437A (ja) * 1999-08-06 2001-02-23 Shinko Electric Ind Co Ltd 多層回路基板
US7256354B2 (en) * 2000-06-19 2007-08-14 Wyrzykowska Aneta O Technique for reducing the number of layers in a multilayer circuit board
US6388890B1 (en) * 2000-06-19 2002-05-14 Nortel Networks Limited Technique for reducing the number of layers in a multilayer circuit board
US6768206B2 (en) * 2002-05-07 2004-07-27 Kabushiki Kaisha Toshiba Organic substrate for flip chip bonding

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636038B (zh) * 2008-07-24 2011-08-24 通用汽车环球科技运作公司 具有增强机械强度的印刷电路板球栅阵列系统
CN106409697A (zh) * 2016-11-03 2017-02-15 盛科网络（苏州）有限公司 芯片内高速差分信号的管脚排布方法
CN107734842A (zh) * 2017-09-22 2018-02-23 郑州云海信息技术有限公司 一种提升高密度孔印刷电路板信赖性的方法
WO2022170814A1 (zh) * 2021-02-09 2022-08-18 海信视像科技股份有限公司 显示装置及其光机组件
WO2024109670A1 (zh) * 2022-11-25 2024-05-30 维沃移动通信有限公司 电路板组件及电路板组件的制备方法

Also Published As

Publication number Publication date
EP1753275A3 (en) 2009-01-21
EP1753275A2 (en) 2007-02-14
US7368667B2 (en) 2008-05-06
US20070034405A1 (en) 2007-02-15
CN1913747B (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
CN1913747A (zh) 利用微通孔的行/列在bga互连栅格上建立pcb布线通道(微通孔通道)
CN1805664A (zh) 用于改良的电路板布线的非标准宽度间距
US5742097A (en) Multilevel semiconductor integrated circuit device
CN1942046A (zh) 产生pcb布线通道的交替微过孔及贯通板的过孔
DE102005060081B4 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
CN1951161A (zh) 区域阵列零件的共用通路退耦
CN1842248A (zh) 球栅阵列偏栅去耦的设备及方法
CN111430340B (zh) 一种led显示单元组及显示面板
CN1203546C (zh) 有机芯片载体的高密度设计
CN100525578C (zh) 用于提高电路板的定线密度的方法和这种电路板
US6919635B2 (en) High density microvia substrate with high wireability
US7161812B1 (en) System for arraying surface mount grid array contact pads to optimize trace escape routing for a printed circuit board
US7394026B2 (en) Multilayer wiring board
KR102254166B1 (ko) 볼 그리드 어레이 인쇄회로기판
CN114758584B (zh) 一种突破驱动ic扫描行数限制的拼接led透明显示屏
CN220856575U (zh) 显示面板、显示装置和电子设备
US8013253B2 (en) Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip
JP3664743B2 (ja) バーンインボード
CN1689154A (zh) 倒装芯片管芯键合焊盘、管芯键合焊盘布局及布线优化
JP2000012727A (ja) 半導体装置
KR100715970B1 (ko) 메모리 모듈
CN1306610C (zh) 芯片的导线布局结构
JPH11260955A (ja) 多層回路基板
CN117457661A (zh) 一种显示模块及显示面板
JPH0234185B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110511

Termination date: 20160810