CN1904708A - 像素结构的制造方法 - Google Patents

Abstract

一种像素结构的制造方法，首先在基板上形成栅极。接着在基板上形成栅绝缘层覆盖栅极。于栅绝缘层上及栅极上方依次形成图案化半导体层与图案化金属层。在基板上形成第一绝缘层以覆盖图案化金属层。接着，图案化第一绝缘层暴露出部分图案化金属层。之后，在基板上形成像素电极，且此像素电极与被暴露出之图案化金属层接触，并同时移除了位于栅极上方的图案化金属层与部分厚度的图案化半导体层，以定义出源极、漏极以及通道层，且像素电极与漏极电连接。本发明之方法可以降低工艺所需之光刻掩膜数目，并提高薄膜晶体管与利用其制造之像素结构的制造合格率。

Description

像素结构的制造方法

技术领域

本发明涉及一种像素结构(pixel structure)的制造方法，且特别是涉及一种利用四道光刻掩膜(four-photomask)的像素结构的制造方法。

背景技术

薄膜晶体管液晶显示器(thin film transistor liquid crystal display，TFT-LCD)主要由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，其中薄膜晶体管阵列基板是由多个以阵列排列之薄膜晶体管，以及与每一个薄膜晶体管对应设置之像素电极(pixel electrode)所组成。而上述薄膜晶体管包括栅极、通道层、漏极与源极，且薄膜晶体管与像素电极构成像素结构。其中，薄膜晶体管用来作为液晶显示单元的开关元件。

在制造薄膜晶体管时，最重要的考虑之一就是减少工艺的数目，进而降低制造之成本。特别是若能减少工艺所需的光刻掩膜数目，则可有效地降低制造成本。一般而言，制造薄膜晶体管的光刻掩膜一般为五到七道，但为了提高工艺效率，四道光刻掩膜工艺已成为新一代薄膜晶体管之制造的趋势。

美国专利US 6,653,028提出一种利用四道光刻掩膜进行薄膜晶体管之工艺，图1A～1E为公知制造薄膜晶体管之步骤流程剖面图。

请参照图1A，首先在基板100上形成栅极110，再依次形成栅绝缘层120、通道材质层130、欧姆接触材质层140、金属层150以及光刻胶层160。

请参照图1B，接着对光刻胶层160进行曝光以及显影，以形成图案化光刻胶层160a。此图案化光刻胶层160a覆盖在即将形成薄膜晶体管之主动区域170上。值得注意的是，此图案化光刻胶层160a是使用半透光(half-tone)光刻掩膜进行曝光，因此图案化光刻胶层160a之中间厚度d1比两侧厚度d2薄。

图2为半透光光刻掩膜之示意图。请参照图2，半透光光刻掩膜200上包括了透光区A、非透光区B与半透光区C。其中在非透光区B与半透光区C中的基板210上设计有遮光图案220。当利用此光刻掩膜200进行曝光工艺时，半透光区C是对应图1B所示之图案化光刻胶层160a覆盖之主动区域170的中间位置。因为半透光区C之曝光强度比非透光区B的曝光强度高，且半透光区C之曝光强度比透光区A的曝光强度低，所以在曝光以及显影后便可形成如图1B所示之具有不同厚度的图案化光刻胶层160a。

请继续参照图1C，以图案化光刻胶层160a为蚀刻掩膜，进行蚀刻工艺以移除主动区域170外之金属层150，而形成图案化金属层150a。

请参照图1D，继续以图案化光刻胶层160a为蚀刻掩膜，进行另一蚀刻工艺移除主动区域170以外的欧姆接触材质层140与通道材质层130，而形成欧姆接触层140a与通道层130a。于此同时，因为位于主动区域170上之图案化光刻胶层160a之中间厚度d1较薄，所以图案化光刻胶层160a的中间部分与位于其底下的图案化金属层150a会同时被移除，而定义出源极150a’与漏极150a”。

请参照图1E，再继续进行蚀刻工艺，移除位于源极150a’与漏极150a”之间的欧姆接触层140a与部分厚度之通道层130a后，再移除图案化光刻胶层160a，即形成薄膜晶体管300。

然而，在上述薄膜晶体管300的制造过程中，需使用到半透光光刻掩膜200之作法，不但会增加光刻掩膜设计上之难度。而且在半透光光刻掩膜200之遮光图案220的边缘，容易于曝光时产生绕射现象，而使曝光图案的精度降低。此外，仅利用图案化光刻胶层160a进行多次蚀刻工艺，对于薄膜晶体管300在制造过程中的保护有可能不足够，因而造成薄膜晶体管300与利用其制造之像素结构(图中未标出)的制造合格率下降。

发明内容

本发明的目的是提供一种利用四道光刻掩膜工艺的像素结构的制造方法，其适于降低工艺所需之光刻掩膜数目，并提高薄膜晶体管与利用其制造之像素结构的制造合格率。

本发明提出一种像素结构的制造方法，其先在基板上形成栅极。接着在基板上形成栅绝缘层覆盖栅极。于栅绝缘层上与栅极上方依次形成图案化半导体层与图案化金属层。在基板上形成第一绝缘层以覆盖图案化金属层。接着，图案化第一绝缘层暴露出部分图案化金属层。之后，在基板上形成像素电极，且此像素电极与被暴露出之图案化金属层接触，并同时移除了位于栅极上方之图案化金属层与部分厚度的图案化半导体层，以定义出源极、漏极以及通道层，且像素电极会与漏极电连接，而栅极、源极与漏极构成薄膜晶体管。

本发明又提出一种四道光刻掩膜像素结构的制造方法，其包括下列步骤。首先，进行第一道光刻掩膜工艺，以在基板上形成栅极。接着，在基板上形成栅绝缘层以覆盖栅极。继之，进行第二道光刻掩膜工艺，以于栅绝缘层上与栅极上方依次形成图案化半导体层与图案化金属层。再来，在基板上形成第一绝缘层以覆盖图案化金属层。继之，进行第三道光刻掩膜工艺，以图案化第一绝缘层，进而暴露出部分图案化金属层。之后，进行第四道光刻掩膜工艺，以在基板上形成像素电极，且像素电极与被暴露出之图案化金属层接触，并同时移除了位于栅极上方之图案化金属层与部分厚度的图案化半导体层，以定义出源极、漏极以及通道层，且像素电极会与漏极电连接，而栅极、源极与漏极构成薄膜晶体管。

在本发明之实施例中，例如还包括在薄膜晶体管上形成另一绝缘层。在薄膜晶体管上形成另一绝缘层之方法例如为先在基板上形成第二绝缘层，其覆盖上述薄膜晶体管与像素电极。接着，于第二绝缘层上形成光刻胶层。然后，对光刻胶层进行背面曝光工艺以及显影工艺，以形成图案化光刻胶层，此图案化光刻胶层覆盖住薄膜晶体管。之后，利用图案化光刻胶层作为蚀刻掩膜，以移除覆盖在像素电极上之第二绝缘层，而保留下覆盖在薄膜晶体管上之第二绝缘层。

在本发明之实施例中，上述之图案化半导体层例如包括图案化通道材质层与图案化欧姆接触材质层，且图案化通道材质层之材质例如为非晶硅，而图案化欧姆接触材质层之材质例如为经掺杂的非晶硅。

在本发明之实施例中，上述在基板上形成像素电极之方法包括进行溅镀工艺与图案化工艺。

在本发明之实施例中，上述像素电极之材质例如为铟锡氧化物(indium tin oxide，ITO)或铟锌氧化物(indium zinc oxide，IZO)。

在本发明之实施例中，上述基板之材质例如为玻璃。

在本发明之实施例中，上述栅绝缘层之材质例如为氮化硅或氧化硅。

在本发明之实施例中，上述栅极材料层之材质例如为金属。

本发明采用四道光刻掩膜之工艺，与公知的五道光刻掩膜工艺相比不但可节省光刻掩膜之成本，且不需使用半透光光刻掩膜之作法，可帮助工艺合格率之提高。此外，与公知的四道光刻掩膜工艺相比，本发明之方法减轻了对薄膜晶体管之源极、漏极与通道层(半导体层)造成的蚀刻伤害。

为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

图1A～1E为公知中制造薄膜晶体管之步骤流程剖面图。

图2为半透光光刻掩膜之示意图。

图3A～3M为本发明一较佳实施例中一种像素结构的制造方法之步骤流程剖面示意图。

图4A～4C为本发明一较佳实施例中在薄膜晶体管上覆盖另一绝缘层之制造流程的剖面示意图。

主要元件标记说明

100：基板

110：栅极

120：栅绝缘层

130：通道材质层

130a：通道层

140：欧姆接触材质层

140a：欧姆接触层

150：金属层

150a：图案化金属层

150a’：源极

150a”：漏极

160：光刻胶层

160a：图案化光刻胶层

170：主动区域

200：半透光光刻掩膜

210：透明基板

220：遮光图案

300：薄膜晶体管

400：基板

410：栅极材料层

410’：栅极

420、422、424、426：图案化光刻胶层

424a、424b、462、464：开口

430：栅绝缘层

440：半导体层

440’：图案化半导体层

440’a：通道层

442：通道材质层

442’：图案化通道材质层

444：欧姆接触材质层

444’：图案化欧姆接触材质层

450：金属层

450’：图案化金属层

450’a：源极

450’b：漏极

460：绝缘层

460’：图案化绝缘层

470：透明导电层

470a：像素电极

500：薄膜晶体管

610：绝缘层

610’：经蚀刻的绝缘层

620：光刻胶层

620’：图案化光刻胶层

630：背面曝光工艺

d1、d2：厚度

A：透光区

B：非透光区

C：半透光区

具体实施方式

本发明所提出之薄膜晶体管液晶显示器之像素结构的制造方法完全不需使用半透光光刻掩膜，即可利用四道光刻掩膜完成像素结构之制造。而所制成之具有多个像素结构的基板可以用任何方式与彩色滤光基板及液晶层搭配，以构成薄膜晶体管液晶显示面板。以下之说明为本发明之较佳实施例，但并非用以限定本发明。

图3A～3M为本发明一较佳实施例中一种像素结构的制造方法之步骤流程剖面示意图。

首先在基板400上形成栅极410’(如图3C所示)。在一实施例中，形成栅极410’的方法例如是采用图3A～图3C之步骤。请先参照图3A，在基板400上形成栅极材料层410，其中，形成栅极材料层410之方法例如为溅镀(sputtering)。而基板400之材质例如为玻璃，且栅极材料层410之材质例如为金属。

接着如图3B所示，进行第一道光刻掩膜工艺，以在栅极材料层410上形成图案化光刻胶层420。之后，利用图案化光刻胶层420作为掩膜进行蚀刻工艺，以图案化此栅极材料层410而形成栅极410’，如图3C所示。上述蚀刻工艺例如是干式蚀刻工艺或湿式蚀刻工艺。在形成栅极410’后，再移除图案化光刻胶层420。

之后，请参照图3D，在基板400上形成栅绝缘层430以覆盖栅极410’。在一较佳实施例中，形成此栅绝缘层430之方法例如为化学气相沉积法(chemical vapor deposition，CVD)，且栅绝缘层430的材质例如为氮化硅或氧化硅。

接着，于栅绝缘层430上与栅极410’上方依次形成图案化半导体层与图案化金属层(如图3G所示)。在一实施例中，形成之方法例如是采用图3E～图3G之步骤。

请先参照图3E，于栅绝缘层430上依次形成半导体层440与金属层450。在一较佳实施例中，形成此半导体层440之方法例如为化学气相沉积法，且半导体层440例如包括通道材质层442与欧姆接触材质层444。通道材质层442之材质例如为非晶硅，而欧姆接触材质层444之材质例如为经掺杂的非晶硅。而形成金属层450之方法例如为溅镀。

然后，图案化此金属层450与半导体层440以形成图案化金属层450’与图案化半导体层440’(如图3G所示)。在一实施例中，上述图案化步骤如图3F～3G所示。请先参照图3F，在一实施例中，进行第二道光刻掩膜工艺，以在金属层450上形成图案化光刻胶层422。接着，以图案化光刻胶层422为蚀刻掩膜，对金属层450与半导体层440进行蚀刻工艺。之后，再移除图案化光刻胶层422，而形成如图3G所示之图案化金属层450’与图案化半导体层440’。其中，图案化半导体层440’包括图案化通道材质层442’与图案化欧姆接触材质层444’。

接着，请参照图3H，在基板400上形成绝缘层460以覆盖图案化金属层450’。在一实施例中，形成绝缘层460之方法例如为化学气相沉积法，而绝缘层460之材质例如为氧化硅。

再来，对绝缘层460进行图案化工艺。在一实施例中，图案化绝缘层460之步骤如图3I～3J所示。请先参照图3I，进行第三道光刻掩膜工艺以形成图案化光刻胶层424，其中图案化光刻胶层424暴露部分之绝缘层460。更详细而言，图案化光刻胶层424具有开口424a与开口424b，其中开口424a的位置是对应在后续形成的薄膜晶体管的通道上方。而开口424b的位置是对应在后续形成的薄膜晶体管的漏极上方。

接着，请再参照图3I，以图案化光刻胶层424为蚀刻掩膜，对绝缘层460进行蚀刻工艺，以形成图案化绝缘层460’，其具有开口462与开口464，且开口462与开口464会暴露出图案化金属层450’。之后，移除图案化光刻胶层424，而得到如图3J所示之结构。

然后，在基板400上形成像素电极，且像素电极与被暴露出之图案化金属层450’接触，在一较佳实施例中，于基板400上形成像素电极之方法包括进行溅镀工艺与图案化工艺，其形成之方法例如是采用图3K～图3M之步骤。

首先，请参照图3K，在基板400上形成透明导电层470，且透明导电层470会与被暴露出之图案化金属层450’接触。在一较佳实施例中，在基板400上形成透明导电层470之方法包括进行溅镀工艺，且透明导电层470之材质例如为铟锡氧化物(indium tin oxide，ITO)或铟锌氧化物(indiumzinc oxide，IZO)。值得注意的是，上述透明导电层470会通过开口462与开口464而与图案化金属层450’电接触。

之后，对透明导电层470进行图案化工艺。在一实施例中，图案化透明导电层470之步骤如图3L～3M所示。请先参照图3L，进行第四道光刻掩膜工艺，以在透明导电层470上形成图案化光刻胶层426，其中图案化光刻胶层426具有开口426a，且此开口426a会对应于图案化绝缘层460’之开口462的位置。接着，以此图案化光刻胶层426为蚀刻掩膜进行蚀刻工艺，以移除未被光刻胶层426覆盖的透明导电层470，以定义出像素电极470a。特别是，此蚀刻工艺同时移除了开口426a所暴露出之透明导电层470、图案化金属层450’与部分厚度的图案化半导体层440’外，同时定义出源极450’a、漏极450’b以及通道层440’a，且像素电极470a会与漏极450’b电连接，而栅极410’、源极450’a与漏极450’b构成薄膜晶体管500，如图3M所示。接着再移除此图案化光刻胶层426。此薄膜晶体管500可作为控制像素电极470a之开关元件，且薄膜晶体管500和像素电极470a构成像素结构。

由所述可知，本发明仅需利用四道光刻掩膜即可完成像素结构的制造。而且，在本发明之工艺中，由于不需使用半透光光刻掩膜，因此可降低光刻掩膜设计所需之成本，而且各工艺中所使用之图案化光刻胶层并没有局部厚度较薄的情形，因而可充分发挥蚀刻掩膜之功能，以免于在蚀刻步骤中对已经形成之结构造成蚀刻伤害。所以本发明之方法减轻了对薄膜晶体管之源极、漏极与通道层(半导体层)造成的蚀刻伤害，故有助于合格率之提高。

此外，在本发明之一较佳实施例中，于形成薄膜晶体管500之后，还包括在薄膜晶体管500上形成另一绝缘层。图4A～4C为本发明一较佳实施例中在薄膜晶体管上覆盖另一绝缘层之制造流程的剖面示意图。

请参照图4A，首先，在基板400上形成绝缘层610，其覆盖上述薄膜晶体管500与像素电极470a。形成绝缘层610之方法例如为化学气相沉积法，且绝缘层610之材质例如为氧化硅。

请再参照图4A，继续于绝缘层610上形成光刻胶层620。然后，再对光刻胶层620进行背面曝光工艺630以及显影工艺，以形成如图4B所示之图案化光刻胶层620’，且此图案化光刻胶层620’覆盖住薄膜晶体管500。

之后，如图4B所示，利用图案化光刻胶层620’作为蚀刻掩膜，进行蚀刻工艺以移除覆盖在像素电极470a上之绝缘层610，而保留下覆盖在薄膜晶体管500上之经蚀刻的绝缘层610’，如图4C所示。

综上所述，本发明像素结构的制造方法包括下列优点：

(1)本发明利用四道光刻掩膜即可制造像素结构，与公知的五道光刻掩膜工艺相比可简化工艺，并降低光刻掩膜之成本。

(2)本发明不需使用半透光光刻掩膜，所以可避免在半透光光刻掩膜上之图案的边缘产生曝光精度较差的问题。有助于工艺合格率之提高。

(3)本发明之工艺对于薄膜晶体管之源极、漏极与通道层(半导体层)能够提供更好之保护。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明的保护范围当视权利要求所界定者为准。

Claims (22)

1.一种像素结构的制造方法，其特征是包括：

在基板上形成栅极；

在该基板上形成栅绝缘层以覆盖该栅极；

于该栅绝缘层上及该栅极上方依次形成图案化半导体层与图案化金属层；

在该基板上形成第一绝缘层以覆盖该图案化金属层；

图案化该第一绝缘层，进而暴露出部分该图案化金属层；以及

在该基板上形成像素电极，且该像素电极与被暴露出之该图案化金属层接触，并同时移除了位于该栅极上方的该图案化金属层与部分厚度的该图案化半导体层，以定义出源极、漏极以及通道层，且该像素电极会与该漏极电连接，而该栅极、该源极与该漏极构成薄膜晶体管。

2.根据权利要求1所述的像素结构的制造方法，其特征是还包括在该薄膜晶体管上形成另一绝缘层。

3.根据权利要求2所述的像素结构的制造方法，其特征是在该薄膜晶体管上形成另一绝缘层之方法包括：

在该基板上形成第二绝缘层，其覆盖该薄膜晶体管与该像素电极；

于该第二绝缘层上形成光刻胶层；

对该光刻胶层进行背面曝光工艺以及显影工艺，以形成图案化光刻胶层，该图案化光刻胶层覆盖住该薄膜晶体管；以及

利用该图案化光刻胶层作为蚀刻掩膜，以移除覆盖在该像素电极上的该第二绝缘层，而保留下覆盖在该薄膜晶体管上之第二绝缘层。

4.根据权利要求1所述的像素结构的制造方法，其特征是该图案化半导体层包括图案化通道材质层与图案化欧姆接触材质层。

5.根据权利要求4所述的像素结构的制造方法，其特征是该图案化通道材质层之材质包括非晶硅。

6.根据权利要求4所述的像素结构的制造方法，其特征是该图案化欧姆接触材质层之材质包括经掺杂的非晶硅。

7.根据权利要求1所述的像素结构的制造方法，其特征是在该基板上形成该像素电极之方法包括进行溅镀工艺与图案化工艺。

8.根据权利要求1所述的像素结构的制造方法，其特征是该像素电极之材质包括铟锡氧化物(indium tin oxide，ITO)或铟锌氧化物(indium zincoxide，IZO)。

9.根据权利要求1所述的像素结构的制造方法，其特征是该基板之材质包括玻璃。

10.根据权利要求1所述的像素结构的制造方法，其特征是该栅绝缘层之材质包括氮化硅或氧化硅。

11.根据权利要求1所述的像素结构的制造方法，其特征是该栅极材料层之材质包括金属。

12.一种四道光刻掩膜像素结构的制造方法，其特征是包括：

进行第一道光刻掩膜工艺，以在基板上形成栅极；

在该基板上形成栅绝缘层以覆盖该栅极；

进行第二道光刻掩膜工艺，以于该栅绝缘层上及该栅极上方依次形成图案化半导体层与图案化金属层；

在该基板上形成第一绝缘层以覆盖该图案化金属层；

进行第三道光刻掩膜工艺，以图案化该第一绝缘层，进而暴露出部分该图案化金属层；以及

进行第四道光刻掩膜工艺，以在该基板上形成像素电极，且该像素电极与被暴露出之该图案化金属层接触，并同时移除了位于该栅极上方之该图案化金属层与部分厚度的该图案化半导体层，以定义出源极、漏极以及通道层，且该像素电极会与该漏极电连接，而该栅极、该源极与该漏极构成薄膜晶体管。

13.根据权利要求12所述的四道光刻掩膜像素结构的制造方法，其特征是还包括在该薄膜晶体管上形成另一绝缘层。

14.根据权利要求13所述的四道光刻掩膜像素结构的制造方法，其特征是在该薄膜晶体管上形成另一绝缘层之方法包括：

在该基板上形成第二绝缘层，其覆盖该薄膜晶体管与该像素电极；

于该第二绝缘层上形成光刻胶层；

对该光刻胶层进行背面曝光工艺以及显影工艺，以形成图案化光刻胶层，该图案化光刻胶层覆盖住该薄膜晶体管；以及

利用该图案化光刻胶层作为蚀刻掩膜，以移除覆盖在该像素电极上之该第二绝缘层，而保留下覆盖在该薄膜晶体管上之该第二绝缘层。

15.根据权利要求12所述的四道光刻掩膜像素结构的制造方法，其特征是该图案化半导体层包括图案化通道材质层与图案化欧姆接触材质层。

16.根据权利要求15所述的四道光刻掩膜像素结构的制造方法，其特征是该图案化通道材质层之材质包括非晶硅。

17.根据权利要求15所述的四道光刻掩膜像素结构的制造方法，其特征是该图案化欧姆接触材质层之材质包括经掺杂的非晶硅。

18.根据权利要求12所述的四道光刻掩膜像素结构的制造方法，其特征是在该基板上形成该像素电极之方法包括进行溅镀工艺与图案化工艺。

19.根据权利要求12所述的四道光刻掩膜像素结构的制造方法，其特征是该像素电极之材质包括铟锡氧化物(indium tin oxide，ITO)或铟锌氧化物(indium zinc oxide，IZO)。

20.根据权利要求12所述的四道光刻掩膜像素结构的制造方法，其特征是该基板之材质包括玻璃。

21.根据权利要求12所述的四道光刻掩膜像素结构的制造方法，其特征是该栅绝缘层之材质包括氮化硅或氧化硅。

22.根据权利要求12所述的四道光刻掩膜像素结构的制造方法，其特征是该栅极材料层之材质包括金属。

Images